GOA电路及显示装置的制作方法

本发明涉及显示技术领域，尤其涉及一种goa电路及显示装置。

背景技术：

液晶显示器(liquidcrystaldisplay，lcd)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(pda)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。

主动矩阵式液晶显示器(activematrixliquidcrystaldisplay，amlcd)是目前最常用的显示装置，所述主动矩阵式液晶显示器包含多个像素，每个像素电性连接一个薄膜晶体管(tft)，薄膜晶体管的栅极(gate)连接至水平扫描线，漏极(drain)连接至垂直方向的数据线，源极(source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有tft打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。

阵列基板行驱动(gatedriveronarray，goa)技术是利用现有的薄膜晶体管液晶显示器的阵列(array)制程将栅极行扫描驱动电路制作在tft阵列基板上，实现对栅极逐行扫描的驱动方式。goa技术能减少外接集成电路板(integratedcircuit，ic)的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

现有的goa电路一般包括：每一级goa单元均包括：上拉控制模块、上拉模块、级传模块、下拉模块、自举模块及下拉维持模块，其中上拉控制模块用于在扫描阶段控制上拉模块打开，所述上拉模块用于输出级传信号及扫描信号，下拉膜用于在非扫描阶段控制所述上拉模块关闭，所述自举模块用于在扫描阶段维持所述上拉模块保持打开，所述下拉维持模块用于在非扫描阶段维持所述上拉模块保持关闭，其中所述上拉模块利用时钟信号产生并输出级传信号及扫描信号，所述下拉模块通过预设低电平下拉所述扫描信号的输出端的电位使得上拉模块保持关闭，现有技术中时钟信号的低电平一般均低于下拉模块采用的预设低电平，在下拉过程中，由于时钟信号的低电平与预设低电平之间的拉扯，会导致预设低电平的无法保持稳定，导致goa电路无法保持稳定工作。

技术实现要素：

本发明的目的在于提供一种goa电路，能够减少goa电路中的电位拉扯，提升goa电路的稳定性。

本发明的目的还在于提供一种显示装置，能够减少goa电路中的电位拉扯，提升goa电路的稳定性。

为实现上述目的，本发明提供了一种goa电路，包括多级goa单元，每一级goa单元均包括：上拉控制模块、上拉模块、级传模块、下拉模块、自举模块及下拉维持模块；

设n为正整数，在第n级goa单元中：

所述上拉控制模块电性连接第一节点并接入第n-1级goa单元的级传信号和第n-1级goa单元的扫描信号，用于在第n-1级goa单元的级传信号控制下，将第n-1级goa单元的扫描信号输出至第一节点；

所述上拉模块与第一节点电性连接并接入时钟信号，用于在第一节点的控制下，利用时钟信号输出扫描信号；

所述级传模块与第一节点电性连接并接入时钟信号，用于在第一节点的控制下，利用时钟信号输出级传信号；

所述下拉模块与第一节点电性连接并接入第n+1级goa单元的扫描信号、第一低电平、第二低电平及扫描信号，用于在第n+1级goa单元的扫描信号的控制下下拉第一节点的电位至第一低电平以及在第n+1级goa单元的扫描信号的控制下下拉扫描信号的电位至第二低电平；

所述自举模块与第一节点电性连接，用于在扫描信号输出期间使得所述第一节点的电位抬升并维持抬升后的电位；

所述下拉维持单元电性连接第一节点并接入扫描信号、第n-1级goa单元的级传信号、第一低电平及第二低电平，用于在扫描信号的非输出期间，将第一节点及第n-1级goa单元的级传信号维持在第一低电平，将扫描信号维持在第二低电平；

所述时钟信号的低电平与第二低电平相等，所述第一低电平小于第二低电平。

所述上拉控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的栅极接入第n-1级goa单元的级传信号，源极接入第n-1级goa单元的扫描信号，漏极电性连接第一节点。

所述上拉模块包括：第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接第一节点，源极接入时钟信号，漏极输出扫描信号。

所述级传模块包括：第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接第一节点，源极接入时钟信号，漏极输出级传信。

所述下拉模块包括第四薄膜晶体管及第五薄膜晶体管；

所述第四薄膜晶体管的栅极接入第n+1级goa单元的扫描信号，源极电性连接第一节点，漏极接入第一低电平；

所述第五薄膜晶体管的栅极接入第n+1级goa单元的扫描信号，源极接入扫描信号，漏极接入第二低电平。

所述自举模块包括自举电容，所述自举电容的第一端电性连接第一节点，第二端接入扫描信号。

所述下拉维持模块包括第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管及反相器；

所述第六薄膜晶体管的栅极电性连接所述反相器的输出端，源极接入扫描信号，漏极接入第二低电平；

所述第七薄膜晶体管的栅极电性连接所述反相器的输出端，源极电性连接第一节点，漏极接入第一低电平；

所述第八薄膜晶体管的栅极电性连接所述反相器的输出端，源极接入第n-1级goa单元的级传信号，漏极接入第一低电平；

所述反相器的输入端电性连接第一节点；

所述反相器包括：第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管及第十二薄膜晶体管；

所述第九薄膜晶体管的栅极和源极均接入反相信号，漏极电性连接第十二薄膜晶体管的栅极；

所述第十薄膜晶体管的栅极电性连接第一节点，源极电性连接第十二薄膜晶体管的栅极，漏极接入第一低电平；

所述第十一薄膜晶体管的栅极电性连接第一节点，源极电性连接第十二薄膜晶体管的漏极，漏极接入第一低电平；

所述第十二薄膜晶体管的源极接入反相信号；

所述第十二薄膜晶体管的漏极为所述反相器的输出端，所述第十薄膜晶体管的栅极为所述反相器的输入端。

在第一级goa单元中，采用启动信号替代所述第n-1级goa单元的扫描信号及第n-1级goa单元的级传信号输入到上拉控制单元，在最后一级goa单元中，采用启动信号替代所述第n+1级goa单元的扫描信号输入到下拉单元中。

在相邻的两级goa单元中，其上拉模块接入的时钟信号的相位相反。

本发明还提供一种显示装置包括上述的goa电路。

本发明的有益效果：本发明提供了一种goa电路，包括多级goa单元，每一级goa单元均包括：上拉控制模块、上拉模块、级传模块、下拉模块、自举模块及下拉维持模块，其中，所述上拉模块在第一节点的控制下，利用时钟信号输出扫描信号；所述下拉模块在下一级goa单元的扫描信号的控制下将第一节点和扫描信号的电位分别下拉至第一低电平和第二低电平；所述下拉维持单元在扫描信号的非输出期间，将第一节点及上一级级goa单元的级传信号维持在第一低电平，将扫描信号维持在第二低电平；所述时钟信号的低电平与第二低电平相等，所述第一低电平小于第二低电平，通过设置时钟信号的低电平与第二低电平相等并在扫描信号的非输出期间使得上一级级goa单元的级传信号维持在第一低电平，能够减少goa电路中的电位拉扯，提升goa电路的稳定性。本发明还提供一种显示装置，能够减少goa电路中的电位拉扯，提升goa电路的稳定性。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为本发明的goa电路的一级goa单元的电路图；

图2为本发明的goa电路的工作时序图；

图3为本发明的goa电路的第一级goa单元的电路图；

图4为本发明的goa电路的最后一级goa单元的电路图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图1，本发明提供一种goa电路，包括多级goa单元，每一级goa单元均包括：上拉控制模块100、上拉模块200、级传模块300、下拉模块400、自举模块500及下拉维持模块600；

设n为正整数，在第n级goa单元中：

所述上拉控制模块100电性连接第一节点q(n)并接入第n-1级goa单元的级传信号st(n-1)和第n-1级goa单元的扫描信号g(n-1)，用于在第n-1级goa单元的级传信号st(n-1)控制下，将第n-1级goa单元的扫描信号g(n-1)输出至第一节点q(n)；

所述上拉模块200与第一节点q(n)电性连接并接入时钟信号ck，用于在第一节点q(n)的控制下，利用时钟信号ck输出扫描信号g(n)；

所述级传模块300与第一节点q(n)电性连接并接入时钟信号ck，用于在第一节点q(n)的控制下，利用时钟信号ck输出级传信号st(n)；

所述下拉模块400与第一节点q(n)电性连接并接入第n+1级goa单元的扫描信号g(n+1)、第一低电平vssq、第二低电平vssg及扫描信号g(n)，用于在第n+1级goa单元的扫描信号g(n+1)的控制下下拉第一节点q(n)的电位至第一低电平vssq以及在第n+1级goa单元的扫描信号g(n+1)的控制下下拉扫描信号g(n)的电位至第二低电平vssg；

所述自举模块500与第一节点q(n)电性连接，用于在扫描信号g(n)输出期间使得所述第一节点q(n)的电位抬升并维持抬升后的电位；

所述下拉维持单元600电性连接第一节点q(n)并接入扫描信号g(n)、第n-1级goa单元的级传信号st(n-1)、第一低电平vssq及第二低电平vssg，用于在扫描信号g(n)的非输出期间，将第一节点q(n)及第n-1级goa单元的级传信号st(n-1)维持在第一低电平vssq，将扫描信号g(n)维持在第二低电平vssg；

所述时钟信号ck的低电平与第二低电平vssg相等，所述第一低电平vssq小于第二低电平vssg。

具体地，请参阅图1，在本发明的第一实施例中，所述上拉控制模块100包括第一薄膜晶体管t1，所述第一薄膜晶体管t1的栅极接入第n-1级goa单元的级传信号st(n-1)，源极接入第n-1级goa单元的扫描信号g(n-1)，漏极电性连接第一节点q(n)。

具体地，请参阅图1，在本发明的第一实施例中，所述上拉模块200包括：第二薄膜晶体管t2，所述第二薄膜晶体管t2的栅极电性连接第一节点q(n)，源极接入时钟信号ck，漏极输出扫描信号g(n)。

具体地，请参阅图1，在本发明的第一实施例中，所述级传模块300包括：第三薄膜晶体管t3，所述第三薄膜晶体管t3的栅极电性连接第一节点q(n)，源极接入时钟信号ck，漏极输出级传信号st(n)。

具体地，请参阅图1，在本发明的优选实施例中，所述下拉模块400包括第四薄膜晶体管t4及第五薄膜晶体管t5；

所述第四薄膜晶体管t4的栅极接入第n+1级goa单元的扫描信号g(n+1)，源极电性连接第一节点q(n)，漏极接入第一低电平vssq；

所述第五薄膜晶体管t5的栅极接入第n+1级goa单元的扫描信号g(n+1)，源极接入扫描信号g(n)，漏极接入第二低电平vssg。

具体地，请参阅图1，在本发明的优选实施例中，所述自举模块500包括自举电容c1，所述自举电容c1的第一端电性连接第一节点q(n)，第二端接入扫描信号g(n)。

具体地，请参阅图1，在本发明的优选实施例中，所述下拉维持模块600包括第六薄膜晶体管t6、第七薄膜晶体管t7、第八薄膜晶体管t8及反相器601；

所述第六薄膜晶体管t6的栅极电性连接所述反相器601的输出端，源极接入扫描信号g(n)，漏极接入第二低电平vssg；

所述第七薄膜晶体管t7的栅极电性连接所述反相器601的输出端，源极电性连接第一节点q(n)，漏极接入第一低电平vssq；

所述第八薄膜晶体管t8的栅极电性连接所述反相器601的输出端，源极接入第n-1级goa单元的级传信号st(n-1)，漏极接入第一低电平vssq；

所述反相器601的输入端电性连接第一节点q(n)。

进一步地，如图1所述，所述反相器601为达灵顿结构反相器，具体包括：第九薄膜晶体管t9、第十薄膜晶体管t10、第十一薄膜晶体管t11及第十二薄膜晶体管t12；

所述第九薄膜晶体管t9的栅极和源极均接入反相信号lc，漏极电性连接第十二薄膜晶体管t12的栅极；

所述第十薄膜晶体管t10的栅极电性连接第一节点q(n)，源极电性连接第十二薄膜晶体管t12的栅极，漏极接入第一低电平vssq；

所述第十一薄膜晶体管t11的栅极电性连接第一节点q(n)，源极电性连接第十二薄膜晶体管t12的漏极，漏极接入第一低电平vssq；

所述第十二薄膜晶体管t12的源极接入反相信号lc；

所述第十二薄膜晶体管t12的漏极为所述反相器601的输出端，所述第十薄膜晶体管t10的栅极为所述反相器601的输入端。

优选地，本发明的goa电路中所述的所有薄膜晶体管均为金属氧化物半导体薄膜晶体管、多晶硅薄膜晶体管或非晶硅薄膜晶体管，且均为n型薄膜晶体管。

具体地，在相邻的两级goa单元中，其上拉模块200接入的时钟信号ck的相位相反。如图2所示，在本发明的优选实施例，所述第n级goa单元中接入的高频时钟信号ck为第一高频时钟信号ck1及第二高频时钟信号ck2中的一个，所述第n+1级goa单元中接入的高频时钟信号ck为第一高频时钟信号ck1及第二高频时钟信号ck2中的另一个，其中，所述第一高频时钟信号ck1及第二高频时钟信号ck2中的相位相反。

进一步地，在本发明的优选实施例中，奇数级的goa单元接入第一高频时钟信号ck1，偶数级的goa单元接入第二高频时钟信号ck2。

优选地，在本发明的优选实施例中，所述时钟信号ck的低电平与第二低电平vssg均为-5v，所述第一低电平vssq为-10v。

值得一提的是，如图3所示，为了实现电路的正常启动，本发明的goa电路的第一级goa单元中，采用启动信号stv替代所述第n-1级goa单元的级传信号st(n-1)及第n-1级goa单元的扫描信号g(n-1)输入所述上拉控制单元100，实现电路的正常工作，对应到本发明的优选实施例中，即为第一级goa单元中，所述第一薄膜晶体管t1的栅极和源极均接入启动信号stv，所述第八薄膜晶体管t8的源极接入启动信号stv，如图4所示，在最后一级goa单元中采用启动信号stv替代所述第n+1级goa单元的扫描信号g(n+1)输入到下拉单元400中，对应到本发明的优选实施例中，即为最后一级goa单元中，第四薄膜晶体管t4及第五薄膜晶体管t5的栅极接入启动信号stv。优选地，所述启动信号的脉冲周期等于一帧时长。

需要说明的是，请参阅图1及图3，以本发明的优选实施例为例，本发明的goa电路的工作过程如下：

阶段1、预充电阶段：第n-1级goa单元的级传信号st(n-1)为高电位，第n-1级goa单元的扫描信号g(n-1)为高电位，所述第一薄膜晶体管t1打开，第n-1级goa单元的扫描信号g(n-1)输入第一节点q(n)，使得第一节点q(n)抬升至高电位，第一高频时钟信号ck1输出低电平；

阶段2、输出阶段：第n-1级goa单元的级传信号st(n-1)为低电位，第n-1级goa单元的扫描信号g(n-1)为低电位，所述第一薄膜晶体管t1关闭，自举电容c1使得第一节点q(n)抬升的更高，第一高频时钟信号ck1输出高电平，所述第二薄膜晶体管t2及第三薄膜晶体管t3均打开，分别输出高电平的扫描信号g(n)和级传信号st(n)；

阶段3、下拉阶段：第n+1级goa单元的扫描信号g(n+1)为高电位，第四薄膜晶体管t4及第五薄膜晶体管t5打开，将第一节点q(n)下拉至第一低电平vssq，将扫描信号g(n)下拉至第二低电平vssg；此时，第一高频时钟信号ck1输出低电平，且第一高频时钟信号ck1的低电平和第二低电平vssg均为-5v，能够避免第一高频时钟信号ck1的低电平和第二低电平vssg之间的电位拉扯，保证goa电路的工作稳定性。

阶段4、下拉维持阶段：第一节点q(n)为低电位，第十薄膜晶体管t10、第十一薄膜晶体管t11关闭，反相信号lc为高电平，第九薄膜晶体管t9及第十二薄膜晶体管t12导通，第六薄膜晶体管t6、第七薄膜晶体管t7及第八薄膜晶体管t8导通，将第一节点q(n)和第n-1级goa单元的级传信号st(n-1)维持在第一低电位vssq，将扫描信号g(n)维持在第二低电平vssg，此时第一薄膜晶体管t1及第三薄膜晶体管t3的栅源极电压均为0v，第二薄膜晶体管t2的栅源极电压小于0v，第一薄膜晶体管t1、第二薄膜晶体管t2及第三薄膜晶体管t3均可以处于较佳的关闭状态，尤其是第二薄膜晶体管t2栅源极电压小于0v，比现有技术关闭的更好。

此外，本发明还提供一种显示装置，、包括上述的goa电路。。

综上所述，本发明提供了一种goa电路，包括多级goa单元，每一级goa单元均包括：上拉控制模块、上拉模块、级传模块、下拉模块、自举模块及下拉维持模块，其中，所述上拉模块在第一节点的控制下，利用时钟信号输出扫描信号；所述下拉模块在下一级goa单元的扫描信号的控制下将第一节点和扫描信号的电位分别下拉至第一低电平和第二低电平；所述下拉维持单元在扫描信号的非输出期间，将第一节点及上一级级goa单元的级传信号维持在第一低电平，将扫描信号维持在第二低电平；所述时钟信号的低电平与第二低电平相等，所述第一低电平小于第二低电平，通过设置时钟信号的低电平与第二低电平相等并在扫描信号的非输出期间使得上一级级goa单元的级传信号维持在第一低电平，能够减少goa电路中的电位拉扯，提升goa电路的稳定性。本发明还提供一种显示装置，能够减少goa电路中的电位拉扯，提升goa电路的稳定性。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。