像素电路、显示面板、显示装置和像素驱动方法与流程

本发明涉及显示技术领域，特别涉及一种像素电路、显示面板、显示装置和像素驱动方法。

背景技术：

有机发光二极管(organiclight-emittingdiode，简称oled)能够发光是由驱动晶体管在饱和状态时产生的电流所驱动，当输入相同的灰阶电压时，不同的阈值电压会产生不同的驱动电流，则造成电流的不一致性。

传统的2t1c像素电路亮度均匀性一直很差，为解决该问题，目前比较好的解决的方法就是在像素内加入补偿电路，通过补偿电路消除驱动晶体管的阈值电压对驱动电流的影响。目前，具有阈值补偿功能的像素电路，其补偿原理如下：首先，利用补偿电路获取驱动晶体管的阈值电压，并将其写入至存储电容；然后，向存储电容的一端写入数据电压，并基于电容的自举作用以将存储电容的另一端(该端与驱动晶体管的栅极连接)的电压上拉以得到一个补偿电压；最后，利用该补偿电压来控制驱动晶体管输出驱动电流，以实对驱动晶体管进行阈值补偿。

然而，在实际应用中发现，在基于电容的自举作用将存储电容的另一端上拉至补偿电压时，由于存储电容与驱动晶体管自身的寄生电容构成串联，因此存储电容通过自举所得到的补偿电压会受到存储电容和驱动晶体管自身的寄生电容的影响，实际得到的补偿电压与理想的补偿电压存在偏差，从而导致无法进行精准补偿。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路、显示面板、显示装置和像素驱动方法。

为实现上述目的，本公开实施例提供了一种像素电路，包括：数据补偿电路、存储电路、驱动晶体管和复制晶体管，所述复制晶体管与所述驱动晶体管的结构相同；

所述复制晶体管的栅极、所述驱动晶体管的栅极、所述数据补偿电路和所述存储电路连接于第一节点，所述复制晶体管的第一极和所述复制晶体管的第二极均与所述数据补偿电路连接，所述驱动晶体管的第一极与发光器件的第一极连接，所述驱动晶体管的第二极与第二电源端连接；

所述数据补偿电路，与所述第一电源端、数据线、第一控制信号线、第二控制信号线、第三控制信号线连接，用于在初始化阶段时响应于所述第二控制信号线所提供的第二控制信号和所述第三控制信号线所提供的第三控制信号的控制，将所述第一电源端提供的第一电压写入至所述第一节点；以及，用于在数据写入及补偿阶段时响应于所述第三控制信号和所述第一控制信号线所提供的第一控制信号的控制，将所述数据线所提供的数据电压写入至所述复制晶体管的第一极以探测所述复制晶体管的阈值电压，并向所述第一节点写入补偿电压以供所述存储电路进行存储，所述补偿电压等于所述数据电压与所述复制晶体管的阈值电压之和；

所述存储电路，与所述第二电源端连接，用于在发光阶段时向所述第一节点提供所述补偿电压；

所述驱动晶体管，用于在所述发光阶段时根据所述补偿电压输出相应的驱动电流，以驱动发光器件发光。

在一些实施例中，所述数据补偿电路包括：数据写入子电路和初始化及补偿子电路；

所述数据写入子电路，与所述第一控制信号线连接，用于在所述数据写入及补偿阶段时响应于所述第一控制信号的控制，将所述数据电压写入至所述复制晶体管的第一极；

所述初始化及补偿子电路，与所述第二控制信号线和第三控制信号线连接，用于在初始化阶段时响应于所述第二控制信号和所述第三控制信号的控制，将所述第一电压写入至所述第一节点，以对所述第一节点处进行初始化；以及用于在所述数据写入及补偿阶段时，响应于所述第三控制信号的控制，根据所述复制晶体管的第二极输出的信号向所述第一节点写入所述补偿电压。

在一些实施例中，所述数据写入子电路包括：第一晶体管；

所述第一晶体管的控制极与所述第一控制信号线连接，所述第一晶体管的第一极与所述数据线连接，所述第一晶体管的第二极与所述复制晶体管的第一极连接。

在一些实施例中，所述初始化及补偿子电路包括：第二晶体管和第三晶体管；

所述第二晶体管的控制极与所述第二控制信号线连接，所述第二晶体管的第一极与所述第一电源端连接，所述第二晶体管的第二极与所述复制晶体管的第二极连接；

所述第三晶体管的控制极与所述第三控制信号线连接，所述第三晶体管的第一极与所述复制晶体管的第二极连接，所述第三晶体管的第二极与所述第一节点连接。

在一些实施例中，所述存储电路包括：存储电容；

所述存储电容的第一端与所述第一节点连接，所述存储电容的第二端与所述第二电源端连接。

在一些实施例中，还包括：发光控制电路，所述发光控制电路与所述驱动晶体管的第一极连接；

所述发光控制电路，与第四控制信号线连接，用于在所述发光阶段时响应于所述第四控制信号线所提供的第四控制信号的控制，使得所述驱动晶体管输出的所述驱动电流能够流过所述发光器件；以及在其他阶段时，使得所述驱动晶体管输出的电流无法流过所述发光器件。

在一些实施例中，所述发光控制电路包括：第四晶体管；

所述第四晶体管控制极与所述第四控制信号线连接，所述第四晶体管的第一极与所述第一电源端连接，所述第四晶体管的第二极与所述驱动晶体管的第一极连接；

所述第四控制信号线和所述第三控制信号线为同一控制信号线。

在一些实施例中，所述复制晶体管的栅极与所述驱动晶体管的栅极同层设置；

所述复制晶体管的第一极、所述复制晶体管的第二极、所述驱动晶体管的第一极、所述驱动晶体管的第二极，四者同层设置；

所述复制晶体管的有源层与所述复制晶体管的有源层同层设置。

在一些实施例中，所述像素电路中的全部晶体管同时为n型晶体管或同时为p型晶体管。

第二方面，本公开实施例还提供了一种显示面板，包括：如上述的像素电路。

第三方面，本公开实施例还提供了一种显示装置，包括：如上述的显示面板。

第四方面，本公开实施例还提供了一种像素驱动方法，所述像素驱动方法基于上述的像素电路，所述像素驱动方法包括：

在初始化阶段，所述数据补偿电路响应于所述第二控制信号和所述第三控制信号的控制，将所述第一电压写入至所述第一节点；

在数据写入及补偿阶段，所述数据补偿电路响应于所述第一控制信号和所述第三控制信号的控制，将所述数据电压写入至所述复制晶体管的第一极以探测所述复制晶体管的阈值电压，并向所述第一节点写入补偿电压以供所述存储电路进行存储；

在发光阶段，所述存储电路向所述第一节点提供所述补偿电压，所述驱动晶体管根据所述补偿电压输出相应的驱动电流，以驱动所述发光器件发光。

附图说明

图1为现有技术中提供的一种像素电路的电路结构示意图；

图2为图1所示像素电路的工作时序图；

图3为本公开实施例提供的一种像素电路的电路结构示意图；

图4为本公开实施例提供的另一种像素电路的电路结构示意图；

图5为图4所示像素电路的一种工作时序图；

图6为本公开实施例所提供的一种像素驱动方法的流程图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种像素电路、显示面板、显示装置和像素驱动方法进行详细描述。

图1为现有技术中提供的一种像素电路的电路结构示意图，图2为图1所示像素电路的工作时序图，如图1和图2所示，以图1中全部的晶体管均同时为n型晶体管为例。

在第一阶段p1时，扫描信号线scan提供高电平信号，控制信号线s1提供高电平信号，控制信号线s2提供高电平信号，数据线data提供参考电压vref；此时，参考电压vref通过晶体管t1写入至节点a，第一电压vdd通过晶体管t2和晶体管t3写入至节点c，并再通过晶体管t4写入至节点b。此时，节点a的电压为vref，节点b和节点c的电压为vdd。

在第二阶段p2时，扫描信号线scan提供高电平信号，控制信号线s1提供低电平信号，控制信号线s2提供高电平信号，数据线data提供参考电压vref。此时，晶体管t3截止，此时vdd不再向节点b和节点c进行充电，因此节点b和节点c通过驱动晶体管dtft进行放电，两节点的电压开始下降，当节点b和节点c的电压下降至vss+vth时，驱动晶体管dtft截止。此时，节点a的电压维持vref，存储电容c1两端电压差(节点a与节点b的电压差)为vref-vss-vth，其中vth为驱动晶体管dtft的阈值电压。

在第三阶段p3时，扫描信号线scan提供高电平信号，控制信号线s1提供低电平信号，控制信号线s2提供低电平信号，数据线data提供数据电压vdata。此时，由于晶体管t4截止，因此节点b处于浮接(floating)状态。在数据线将数据电压vdata通过晶体管t1写入至节点a时，存储电容c1通过自举作用以维持两端电压差不变，在不考虑驱动晶体管dtft自身的寄生电容cgd和cgs的情况下，此时节点b的电压跳变为vss+vth+vdata-vref。

在第四阶段p4时，扫描信号线scan提供低电平信号，控制信号线s1提供高电平信号，控制信号线s2提供低电平信号，数据线data提供参考电压vref。

此时，驱动晶体管dtft的栅源电压vgs＝vth+vdata-vref，根据驱动晶体管dtft的饱和驱动电流公式可得：

i＝k*(vgs-vth)²

＝k*(vth+vdata-vref-vth)²

＝k*(vdata-vref)²

其中，i为驱动晶体管dtft输出的驱动电流，k为一常量。通过上式可见，驱动晶体管输出的驱动电流与数据电压vdata和参考电压vref相关，与驱动晶体管dtft的阈值电压无关，从而实现了阈值补偿。

然而，在实际补偿过程中，在第三阶段p3，当数据线data向节点a写入数据电压时，节点b处的电压会因存储电容c1的自举而上升，但是由于驱动晶体管的寄生电容cgd和cgs与存储电容c1串联，寄生电容cgd和cgs会产生分压作用，使得节点b处的电压vb仅能上升至因此，在第四阶段t4时，驱动晶体管dtft的栅源电压vgs＝vb-vss

根据驱动晶体管dtft的饱和驱动电流公式可得：

此时，通过上式可见，驱动晶体管输出的驱动电流虽然与驱动晶体管的阈值电压无关，但是与存储电容c1、寄生电容cgd和cgs相关。

因此，当存在工艺偏差，使得显示面板中不同像素区域内的存储电容c1、寄生电容cgd和cgs不同时，此时即使给出相同的数据电压vdata和参考电压vref，不同像素区域内的驱动晶体管仍会产生不同的驱动电流，即现有的像素电路无法进行精准补偿。

为解决现有技术中存在的上述技术问题，本公开提供了一种像素电路，可实现对驱动晶体管的阈值电压进行精准补偿。

需要说明的是，本公开中的发光器件可以是现有技术中包括led(lightemittingdiode，发光二极管)或oled(organiclightemittingdiode，有机发光二极管)在内的电流驱动型发光器件，在下述实施例中是以发光器件为oled为例进行的说明。

另外，本公开中的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。晶体管一般包括三个极：栅极、源极和漏极，晶体管中的源极和漏极在结构上是对称的，根据需要两者是可以互换的。在本发明中，控制极是指晶体管的栅极，第一极和第二极中的一者为源极，另一者为漏极。

图3为本公开实施例提供的一种像素电路的电路结构示意图，如图3所示，该像素电路包括：数据补偿电路1、存储电路2、驱动晶体管dtft和复制晶体管ctft，复制晶体管ctft与驱动晶体管dtft的结构相同。

复制晶体管ctft的栅极、驱动晶体管dtft的栅极、数据补偿电路1和存储电路2连接于第一节点n1，复制晶体管ctft的第一极和复制晶体管ctft的第二极均与数据补偿电路1连接，驱动晶体管dtft的第一极与发光器件oled的第一极连接，发光器件oled的第二极与第一电源端连接，驱动晶体管dtft的第二极与第二电源端连接。

数据补偿电路1与第一电源端、数据线data、第一控制信号线cl1、第二控制信号线cl2、第三控制信号线cl3连接，数据补偿电路1用于在初始化阶段时响应于第二控制信号线cl2所提供的第二控制信号和第三控制信号线cl3所提供的第三控制信号的控制，将第一电源端提供的第一电压写入至第一节点n1；以及，用于在数据写入及补偿阶段时响应于第三控制信号和第一控制信号线cl1所提供的第一控制信号的控制，将数据线data所提供的数据电压写入至复制晶体管ctft的第一极以探测复制晶体管ctft的阈值电压，并向第一节点n1写入补偿电压以供存储电路2进行存储，补偿电压等于数据电压与复制晶体管ctft的阈值电压之和；

存储电路2与第二电源端连接，存储电路2用于在发光阶段时向第一节点n1提供补偿电压。

驱动晶体管dtft用于在发光阶段时根据补偿电压输出相应的驱动电流，以驱动发光器件oled发光。

在本公开中，复制晶体管ctft与驱动晶体管dtft的结构相同具体是指两个晶体管的形状、尺寸以及所使用的材料均大致相同，从而保证该两个晶体管在完成制备时的阈值电压相同。作为一种优选方案，复制晶体管ctft和驱动晶体管dtft可采用相同的制备工艺且同时进行制备，以能保证两者结构相同。另外，在后续使用过程中，复制晶体管ctft的栅极与驱动晶体管dtft的栅极相连，且两者距离较近(位于同一像素中)，因此在同一时刻两者的阈值电压漂移量也是相同，即在任意时刻复制晶体管ctft与驱动晶体管dtft的阈值电压均相同。

实际生产过程中，同一像素电路内的复制晶体管ctft和驱动晶体管dtft距离较近，因此在制备工艺上很容易实现两者结构完全相同。另外，为保证复制晶体管ctft和驱动晶体管dtft在使用过程中阈值电压漂移量始终相同，可使得两者的位置尽量靠近。

在一些实施例中，复制晶体管ctft的栅极与驱动晶体管dtft的栅极同层设置；复制晶体管ctft的第一极、复制晶体管ctft的第二极、驱动晶体管dtft的第一极、驱动晶体管dtft的第二极，四者同层设置；复制晶体管ctft的有源层与复制晶体管ctft的有源层同层设置。即可采用相同的晶体管制备工艺以同时制备出复制晶体管ctft和驱动晶体管dtft，此时能尽可能的减小制备过程中的工艺误差，以保证所制备出的复制晶体管ctft和驱动晶体管dtft，两者虽位置不同，但结构完全相同。

需要说明的是，本公开中的“同层设置”是指位于同一功能膜层结构中；其中，同层设置的不同结构的制备材料是相同的，因而可采用一次构图工艺得以同时制备；同层设置的不同结构与衬底之间的距离可以相同，也可以不同。

在本公开中，以第一电源端提供第一电压vdd，第二电源端提供第二电压vss为例。图3所示像素电路的工作过程如下：

在初始化阶段，数据补偿电路1响应于第二控制信号和第三控制信号的控制，将第一电压写入至第一节点n1，以对第一节点n1处的电压进行重置处理。

在数据写入及补偿阶段，数据线data向数据补偿电路1提供数据电压vdata，数据补偿电路1响应于第一控制信号和第三控制信号的控制，将数据电压vdata写入至复制晶体管ctft的第一极以探测复制晶体管ctft的阈值电压vth_ctft，并向第一节点n1写入补偿电压以供存储电路2进行存储。

与现有技术中不同的是，在本公开中基于数据电压来探测复制晶体管ctft的阈值电压vth_ctft，并将大小等于数据电压vdata与复制晶体管ctft的阈值电压vth_ctft之和的补偿电压写入至第一节点n1，以供存储电路2进行存储。在向第一节点n1写入补偿电压的过程中，即便驱动晶体管dtft自身存在寄生电容cgd和cgs，但该寄生电容cgd和cgs也不会对补偿电压的写入过程产生影响，因此补偿电压可以精准写入至第一节点n1。

在发光阶段，存储电路2向第一节点n1提供补偿电压，驱动晶体管dtft根据补偿电压输出相应的驱动电流，以驱动发光器件oled发光。

此时，驱动晶体管dtft的栅源电压vgs＝vdata+vth_ctft-vss，根据驱动晶体管dtft的饱和驱动电流公式可得：

i＝k*(vgs-vth_dtft)²

＝k*(vdata+vth_ctft-vss-vth_dtft)²

其中，vth_dtft为驱动晶体管dtft的阈值电压，根据前述分析可见，vth_dtft＝vth_ctft；因此，驱动电流i＝k*(vdata-vss)²。

根据上式子可见，驱动晶体管dtft输出的驱动电流与数据电压vdata相关，与驱动晶体管dtft的阈值电压vth_dtft无关，从而实现了对驱动晶体管dtft进行阈值补偿。

基于上述内容可见，本公开的技术方案可实现将大小等于数据电压vdata与复制晶体管ctft的阈值电压vth_ctft之和的补偿电压精准写入至第一节点n1，在发光阶段时根据该补偿电压来控制驱动晶体管dtft发光，可实现对驱动晶体管dtft的阈值电压进行精准补偿。

在一些实施例中，像素电路还包括：发光控制电路3，发光控制电路3与驱动晶体管dtft的第一极连接；发光控制电路3还与第四控制信号线cl4连接，用于在发光阶段时响应于第四控制信号线cl4所提供的第四控制信号的控制，使得驱动晶体管dtft输出的驱动电流能够流过发光器件oled；以及在其他阶段时，使得驱动晶体管dtft输出的电流无法流过发光器件oled。

在本公开中，通过设置发光控制电路3以控制驱动晶体管dtft所输出电流的流向，可防止发光器件oled在除发光阶段之外的其他阶段出现误发光的现象。

需要说明的是，附图中所示发光控制电路3与发光器件oled构成并联的情况，仅起到示意性作用，其不会对本公开的技术方案产生限制。在本公开中，发光控制电路3还可设置于驱动晶体管dtft的第一极与发光器件oled的第一极之间，具体描述可参见后续内容。

图4为本公开实施例提供的另一种像素电路的电路结构示意图，如图4所示，图4所示像素电路为基于图3所示像素电路的一种可选具体化方案。

其中，可选地，数据补偿电路1包括：数据写入子电路101和初始化及补偿子电路102。

数据写入子电路101与第一控制信号线cl1连接，数据写入子电路101用于在数据写入及补偿阶段时响应于第一控制信号的控制，将数据电压写入至复制晶体管ctft的第一极。

初始化及补偿子电路102与第二控制信号线cl2和第三控制信号线cl3连接，初始化及补偿子电路102用于在初始化阶段时响应于第二控制信号和第三控制信号的控制，将第一电压写入至第一节点n1，以对第一节点n1处进行初始化；以及用于在数据写入及补偿阶段时，响应于第三控制信号的控制，根据复制晶体管ctft的第二极输出的信号向第一节点n1写入补偿电压。

在一些实施例中，数据写入子电路101包括：第一晶体管t1，第一晶体管t1的控制极与第一控制信号线cl1连接，第一晶体管t1的第一极与数据线data连接，第一晶体管t1的第二极与复制晶体管ctft的第一极连接。

在一些实施例中，初始化及补偿子电路102包括：第二晶体管t2和第三晶体管t3；第二晶体管t2的控制极与第二控制信号线cl2连接，第二晶体管t2的第一极与第一电源端连接，第二晶体管t2的第二极与复制晶体管ctft的第二极连接；第三晶体管t3的控制极与第三控制信号线cl3连接，第三晶体管t3的第一极与复制晶体管ctft的第二极连接，第三晶体管t3的第二极与第一节点n1连接。

在一些实施例中，存储电路2包括：存储电容c2；存储电容c2的第一端与第一节点n1连接，存储电容c2的第二端与第二电源端连接。

在一些实施例中，发光控制电路3包括：第四晶体管t4；第四晶体管t4控制极与第四控制信号线连接，第四晶体管t4的第一极与第一电源端连接，第四晶体管t4的第二极与驱动晶体管dtft的第一极连接,第四控制信号线和第三控制信号线cl3为同一控制信号线(统一为第三控制信号线cl3)。

按照晶体管特性，可将晶体管分为n型晶体管和p型晶体管；当晶体管为n型晶体管时，其导通电压为高电平电压，截止电压为低电平电压；当晶体管为p型晶体管时，其导通电压为低电平电压，截止电压为高电平电压。为便于本领域技术人员理解，在下面描述中，将以像素电路中的全部晶体管同时为n型晶体管为例，进行示例性描述。其中，第一电源端提供第一电压vdd，第二电源端提供第二电压vss(vss取值约为0v)。

图5为图4所示像素电路的一种工作时序图，如图5所示，该像素电路的工作过程包括三个阶段：初始化阶段、数据写入及补偿阶段和发光阶段。

其中，在初始化阶段t1，第一控制信号线cl1提供的第一控制信号处于低电平状态，第二控制信号线cl2提供的第二控制信号处于高电平状态，第三控制信号线cl3提供的第三控制信号处于高电平状态。此时，第二晶体管t2、第三晶体管t3和第四晶体管t4均导通，第一晶体管t1截止。

由于第二晶体管t2和第三晶体管t3导通，因此第一电压vdd可通过第二晶体管t2和第三晶体管t3写入至第一节点n1，第一节点n1和第二节点n2的电压均为vdd。

需要说明的是，虽然此时驱动晶体管dtft会处于导通状态且输出有电流，但是由于第四晶体管t4导通(发光器件oled被短路)，因此驱动晶体管dtft所输出的电流会通过第四晶体管t4流向第一电源端，而不会流过发光器件oled，驱动晶体管dtft不会出现误发光。

在数据写入及补偿阶段t2，第一控制信号线cl1提供的第一控制信号处于高电平状态，第二控制信号线cl2提供的第二控制信号处于低电平状态，第三控制信号线cl3提供的第三控制信号处于高电平状态，数据线data提供数据电压vdata；此时，第一晶体管t1、第三晶体管t3和第四晶体管t4均导通，第二晶体管t2截止。

由于在初始化阶段结束t1时，第一节点n1处的电压为vdd，因此在在数据写入及补偿阶段的初始时刻，复制晶体管ctft处于导通状态。又由于第一晶体管t1导通、第三晶体管t3导通且第二晶体管t2截止，因此第一节点n1通过第三晶体管t3、复制晶体管ctft和第一晶体管t1与数据线data之间形成通路，第一节点n1可通过该通路进行放电，第一节点n1处的电压开始下降；当第一节点n1处的电压下降至vdata+vth_ctft时，复制晶体管ctft截止，放电结束。其中，上述放电过程不会受到驱动晶体管dtft自身的寄生电容cgd和cgs的影响。

上述第一节点n1处的电压从vdd下降至vdata+vth_ctft的过程，可看作为初始化及补偿子电路102根据复制晶体管ctft的第二极所输出的信号感测复制晶体管ctft的阈值电压vth_ctft，以及向第一节点n1精准写入补偿电压vdata+vth_ctft的过程。

此时，存储电容c2两端的电压差为vdata+vth_ctft-vss，即存储电容c2完成对补偿电压进行存储。

在发光阶段t3，第一控制信号线cl1提供的第一控制信号处于低电平状态，第二控制信号线cl2提供的第二控制信号处于低电平状态，第三控制信号线cl3提供的第三控制信号处于低电平状态；此时，第一晶体管t1、第二晶体管t2、第三晶体管t3和第四晶体管t4均截止。

此时，存储电容c2维持第一节点n1处的电压为vdata+vth_ctft，即存储电容c2向第一节点n1提供补偿电压。

此时，驱动晶体管dtft的栅源电压vgs＝vdata+vth_ctft-vss，根据驱动晶体管dtft的饱和驱动电流公式可得：

i＝k*(vgs-vth_dtft)²

＝k*(vdata+vth_ctft-vss-vth_dtft)²

＝k*(vdata-vss)²

根据上式子可见，驱动晶体管dtft输出的驱动电流与数据电压vdata相关，与驱动晶体管dtft的阈值电压vth_dtft无关，从而实现了对驱动晶体管dtft进行阈值补偿。

需要说明的是，上述第四晶体管t4控制极与第四控制信号线连接，第四晶体管t4的第一极与第一电源端连接，第四晶体管t4的第二极与驱动晶体管dtft的第一极连接，第四控制信号线和第三控制信号线cl3为同一控制信号线的情况，其为本公开中的一种优选实施方案，其可使得像素电路中所需配置的控制信号线的种类减少，降低驱动控制过程的复杂度。

在本公开中，第四晶体管t4也可设置于驱动晶体管dtft的第一极与发光器件oled的第一极之间(此种情况未给出相应附图)。具体地，第四晶体管t4的第一极与发光器件oled的第一极，第四晶体管t4的第二极与驱动晶体管dtft的第一极连接，第四晶体管t4的控制极所连接的第四控制信号线为与第一控制信号线cl1～第三控制信号线cl3不同的一个控制信号线，此时第四晶体管t4受控于第四控制信号线所提供的第四控制信号，第四晶体管t4仅在发光阶段导通以将驱动晶体管dtft输出的驱动电流传输给发光器件oled，第四晶体管t4在初始化阶段和数据写入及补偿阶段截止以使得驱动晶体管dtft的第一极与发光器件oled的第一极之间断路，从而防止发光器件oled误发光。

另外，上述像素电路中的全部晶体管同时为n型晶体管的情况，其为本公开中的优选实施方案，此时像素电路中的全部晶体管可采用相同的制备工艺得以同时制备，从而能缩短制备周期。当然，在本公开中，像素电路中的全部晶体管也可同时为p型晶体管，此时也可采用相同的制备工艺以同时制备全部晶体管。

需要说明的是，本公开中的各晶体管可以分别独立选自n型晶体管或p型晶体管，根据晶体管的类型，通过配置相应的控制信号来控制各晶体管的状态以实现如上述的工作过程，其也属于本公开的保护范围。

图6为本公开实施例所提供的一种像素驱动方法的流程图，如图6所示，该像素驱动方法基于前述实施例所提供的像素电路，该像素驱动方法包括：

步骤s1、在初始化阶段，数据补偿电路响应于第二控制信号和第三控制信号的控制，将第一电压写入至第一节点。

步骤s2、在数据写入及补偿阶段，数据补偿电路响应于第一控制信号和第三控制信号的控制，将数据电压写入至复制晶体管的第一极以探测复制晶体管的阈值电压，并向第一节点写入补偿电压以供存储电路进行存储。

步骤s3、在发光阶段，存储电路向第一节点提供补偿电压，驱动晶体管根据补偿电压输出相应的驱动电流，以驱动发光器件发光。

对于上述步骤s1～步骤s3的具体描述，可参见前述实施例中相应内容，此处不再赘述。

本公开的技术方案可实现将大小等于数据电压与复制晶体管的阈值电压之和的补偿电压精准写入至第一节点，该写入过程不受驱动晶体管的寄生电容的影响，在发光阶段时根据该补偿电压来控制驱动晶体管发光，可实现对驱动晶体管的阈值电压进行精准补偿。

本公开实施例还提供了一种显示面板，该显示面板包括：像素电路；其中，该像素电路采用前述实施例所提供的像素电路。

本公开实施例还提供了一种显示装置，该显示装置包括：显示面板；其中，该显示面板采用前述实施例所提供的显示面板。

需要说明的是，本发明中的显示装置具体可以包括：电子纸、oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。