GOA电路及显示面板的制作方法

本申请涉及显示技术领域，具体涉及一种goa电路及显示面板。

背景技术：

goa(英文全称：gatedriveronarray，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。

在有机发光二极管显示面板中，goa电路输出的信号需要两种脉冲波形：一种为正脉冲波形，该波形可以使用常规的goa电路产生；另一种为负脉冲波形。然而，现有的goa电路为生成负脉冲波形的信号，其电路设计较为复杂。

技术实现要素：

本申请实施例的目的在于提供一种goa电路及显示面板，能够解决现有的goa电路为生成负脉冲波形的信号，其电路设计较为复杂的技术问题。

本申请实施例提供一种goa电路，包括：多级级联的goa单元，每一级goa单元均包括：输入模块、反相模块、维持模块、第一输出模块、第二输出模块、输出控制模块；

所述输入模块接入本级时钟信号以及上一级级传信号，并电性连接于第一节点，用于在所述本级时钟信号的控制下将所述上一级级传信号输出至所述第一节点；

所述反相模块电性连接于第二节点以及所述第一节点，用于在所述第一节点的电位控制下，控制所述第二节点的电位；

所述维持模块接入低电平信号，并电性连接于所述第二节点以及所述第一节点，用于在所述第二节点的电位控制下，维持所述第一节点的电位在所述低电平信号的电位；

所述第一输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；

所述第二输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级扫描信号；

所述输出控制模块接入第一高电平信号和第二高电平信号，并电性连接于所述第一节点、所述本级扫描信号以及所述本级级传信号，用于在所述第一节点的电位控制下，将所述本级级传信号上拉至所述第一高电平信号的电位，以及将所述本级扫描信号上拉至所述第二高电平信号的电位；

其中，所述第一高电平信号的电位大于所述第二高电平信号的电位，且所述本级时钟信号的高电位等于所述第一高电平信号的电位。

在本申请所述的goa电路中，所述输入模块包括第一晶体管；

所述第一晶体管的栅极电性连接于所述本级时钟信号，所述第一晶体管的源极电性连接于所述上一级级传信号，所述第一晶体管的漏极电性连接于所述第一节点。

在本申请所述的goa电路中，所述反相模块包括第二晶体管、第三晶体管、第四晶体管以及第五晶体管；

所述第二晶体管的栅极以及所述第三晶体管的栅极均电性连接于所述第一节点，所述第二晶体管的源极以及所述第三晶体管的源极均电性连接于所述低电平信号；所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第五晶体管的栅极电性连接，所述第四晶体管的栅极、所述第四晶体管的源极以及所述第五晶体管的源极均与所述高电平信号电性连接；所述第三晶体管的漏极以及所述第五晶体管的漏极均与所述第二节点电性连接。

在本申请所述的goa电路中，所述维持模块包括第六晶体管；

所述第六晶体管的栅极电性连接于所述第二节点，所述第六晶体管的源极电性连接于所述低电平信号，所述第六晶体管的漏极电性连接于所述第一节点。

在本申请所述的goa电路中，所述第一输出模块包括第七晶体管；

所述第七晶体管的栅极电性连接于所述第二节点，所述第七晶体管的源极电性连接于所述本级时钟信号，所述第七晶体管的漏极电性连接于所述本级级传信号。

在本申请所述的goa电路中，所述第二输出模块包括第八晶体管；

所述第八晶体管的栅极电性连接于所述第二节点，所述第八晶体管的源极电性连接于所述本级时钟信号，所述第八晶体管的漏极电性连接于所述本级扫描信号。

在本申请所述的goa电路中，所述输出控制模块包括第九晶体管以及第十晶体管；

所述第九晶体管的栅极以及所述第十晶体管的栅极均电性连接于所述第一节点，所述第九晶体管的源极电性连接于所述第一高电平信号，所述第十晶体管的源极电性连接于所述第二高电平信号，所述第九晶体管的漏极电性连接于所述本级级传信号，所述第十晶体管的漏极电性连接于所述本级扫描信号。

在本申请所述的goa电路中，所述goa电路还包括第十一晶体管；所述第十一晶体管的栅极以及源极均电性连接于复位信号，所述第十一晶体管的漏极电性连接于所述第一节点。

在本申请所述的goa电路中，所述goa电路还包括第一电容和第二电容；

所述第一电容的第一端电性连接于所述第一节点，所述第一电容的第二端电性连接于下一级级传信号；

所述第二电容的第一端电性连接于所述本级本级时钟信号，所述第二电容的第二端电性连接于所述本级级传信号。

本申请实施例还提供一种显示面板，包括以上所述的goa电路。

本申请实施例提供的goa电路及显示面板，采用较为简单的电路设计输出负脉冲波形信号，且通过改变时钟信号的高电位至第一高电平信号的电位，从而提升goa电路的输出能力；并通过第一电容和第二电容对该goa电路进行改善，使得goa电路更加稳定。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的goa电路的结构示意图；

图2为本申请实施例提供的goa电路中一goa单元的第一种电路示意图；

图3为本申请实施例提供的goa电路中一goa单元的信号时序图；

图4为本申请实施例提供的goa电路中一goa单元输出能力增强的原理时序示意图；

图5为本申请实施例提供的goa电路中一goa单元的第二种电路示意图；

图6为本申请实施例提供的goa电路中一goa单元的稳压原理时序示意图图；

图7为本申请实施例提供的goa电路中一goa单元的第三种电路示意图；以及

图8为本申请实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管均为n型晶体管，其中，n型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

请参阅图1，图1为本申请实施例提供的goa电路的结构示意图。如图1所示，本申请实施例提供的goa电路10包括多级级联的goa单元20。每一级goa单元20均用于输出一负脉冲波形的扫描信号以及一负脉冲波形的级传信号。其中，当该goa电路10工作时，第一级goa单元20接入起始信号stv，随后，第二级goa单元20、第三级goa单元20，……，最后一级goa单元20依次级传启动。

例如，以级联的第n-1级goa单元、第n级goa单元和第n+1级goa单元为例。当第n-1级goa单元工作时，第n-1级goa单元输出负脉冲波形的扫描信号以及负脉冲波形的级传信号，用于在发光二极管显示面板中控制发光二极管发光。随后，第n-1级goa单元的级传信号启动第n级goa单元，第n级goa单元输出负脉冲波形的扫描信号以及负脉冲波形的级传信号。最后，第n级goa单元的级传信号启动第n+1级goa单元，第n+1级goa单元输出负脉冲波形的扫描信号以及负脉冲波形的级传信号。

进一步的，请参阅图2，图2为本申请实施例提供的goa电路中一goa单元的第一种电路示意图。如图2所示，该goa单元20包括：输入模块101、反相模块102、维持模块103、第一输出模块104、第二输出模块105、输出控制模块106。

其中，输入模块101接入本级时钟信号ck(n)以及上一级级传信号cout(n-1)，并电性连接于第一节点a，用于在本级时钟信号ck(n)的控制下将上一级级传信号cout(n-1)输出至第一节点a。

其中，反相模块102电性连接于第二节点b以及第一节点a，用于在第一节点a的电位控制下，控制第二节点b的电位。

其中，维持模块103接入低电平信号vgl，并电性连接于第二节点b以及第一节点a，用于在第二节点b的电位控制下，维持第一节点a的电位在低电平信号vgl的电位。

其中，第一输出模块104接入本级时钟信号ck(n)，并电性连接于第二节点b，用于在第二节点b的电位控制下，输出本级级传信号cout(n)。

其中，第二输出模块105接入本级时钟信号ck(n)，并电性连接于第二节点b，用于在第二节点b的电位控制下，输出本级扫描信号g(n)。

其中，输出控制模块106接入第一高电平信号vgh1和第二高电平信号cgh2，并电性连接于第一节点a、本级扫描信号g(n)以及本级级传信号cout(n)，用于在第一节点a的电位控制下，将本级级传信号cout(n)上拉至第一高电平信号vgh1的电位，以及将本级扫描信号g(n)上拉至第二高电平信号vgh2的电位。

其中，第一高电平信号vgh1的电位大于第二高电平信号vgh2的电位，且本级时钟信号ck(n)的高电位等于第一高电平信号vgh1的电位。

在一些实施例中，输入模块101包括第一晶体管t1；第一晶体管t1的栅极电性连接于本级时钟信号ck(n)，第一晶体管t1的源极电性连接于上一级级传信号cout(n-1)，第一晶体管t1的漏极电性连接于第一节点a。

在一些实施例中，反相模块102包括第二晶体管t2、第三晶体管t3、第四晶体管t4以及第五晶体管t5；第二晶体管t2的栅极以及第三晶体管t3的栅极均电性连接于第一节点a，第二晶体管t2的源极以及第三晶体管t3的源极均电性连接于低电平信号vgl；第二晶体管t2的漏极、第四晶体管t4的漏极以及第五晶体管t5的栅极电性连接，第四晶体管t4的栅极、第四晶体管t4的源极以及第五晶体管t5的源极均与高电平信号vgh电性连接；第三晶体管t3的漏极以及第五晶体管t5的漏极均与第二节点b电性连接。

在一些实施例中，维持模块103包括第六晶体管t6；第六晶体管t6的栅极电性连接于第二节点b，第六晶体管t6的源极电性连接于低电平信号vgl，第六晶体管t6的漏极电性连接于第一节点a。

在一些实施例中，第一输出模块104包括第七晶体管t7；第七晶体管t7的栅极电性连接于第二节点b，第七晶体管t7的源极电性连接于本级时钟信号ck(n)，第七晶体管t7的漏极电性连接于本级级传信号cout(n)。

在一些实施例中，第二输出模块105包括第八晶体管t8；第八晶体管t8的栅极电性连接于第二节点b，第八晶体管t8的源极电性连接于本级时钟信号ck(n)，第八晶体管t8的漏极电性连接于本级扫描信号g(n)。

在一些实施例中，输出控制模块106包括第九晶体管t9以及第十晶体管t10；第九晶体管t9的栅极以及第十晶体管t10的栅极均电性连接于第一节点a，第九晶体管t9的源极电性连接于第一高电平信号vgh1，第十晶体管t10的源极电性连接于第二高电平信号vgh2，第九晶体管t9的漏极电性连接于本级级传信号cout(n)，第十晶体管t10的漏极电性连接于本级扫描信号g(n)。

需要说明的是，现有的goa电路生成正脉冲波形的信号，其采用的晶体管一般为n型晶体管，而现有的goa电路生成负脉冲波形的信号，其采用的晶体管一般为p型晶体管，其中，p型晶体管为在栅极为低电平时导通，在栅极为高电平时截止。也即，现有的发光二极管显示面板为同时生成正脉冲波形的信号和负脉冲波形的信号，其需要采用两种不同类型晶体管。

本申请实施例提供的goa电路10与现有的goa电路的区别在于：本申请实施例提供的goa电路10生成负脉冲波形的信号，其采用的晶体管均为n型晶体管，从而可以在发光二极管中使用同种类型的晶体管，简化工艺，且电路设计较为简单。

具体的，请结合图2、图3，图3为本申请实施例提供的goa电路中一goa单元的信号时序图。其中，该goa单元20的工作时序包括：第一时间段t1、第二时间段t2以及第三时间段t3。

具体的，在第一时间段t1，本级时钟信号ck(n)为高电位，使得第一晶体管t1打开，上一级级传信号cout(n-1)输出至第一节点a，使得第一节点a的电位为低电位。由于第一节点a的电位为高电位，使得第二晶体管t2以及第三晶体管t3关闭，进而使得第二节点b的电位为高电位。由于第二节点b的电位为高电位，使得第六晶体管t6、第七晶体管t7以及第八晶体管t8打开，本级级传信号cout(n)的电位为高电位，本级扫描信号g(n)的电位为高电位，低电平信号vgl经第六晶体管t6输出至第一节点a，以维持第一节点a的电位在低电平信号vgl的电位。由于第一节点a的电位为低电位，使得第九晶体管t9以及第十晶体管t10关闭。

在第二时间段t2，本级时钟信号ck(n)为低电位，使得第一晶体管t1关闭，第一节点a的电位为低电位。由于第一节点a的电位为低电位，使得第二晶体管t2以及第三晶体管t3关闭，进而使得第二节点b的电位为高电位。由于第二节点b的电位为高电位，使得第六晶体管t6、第七晶体管t7以及第八晶体管t8打开，本级级传信号cout(n)的电位为低电位，本级扫描信号g(n)的电位为低电位，低电平信号vgl经第六晶体管t6输出至第一节点a，以维持第一节点a的电位在低电平信号vgl的电位。由于第一节点a的电位为低电位，使得第九晶体管t9以及第十晶体管t10关闭。

在第三时间段t3，本级时钟信号ck(n)为高电位，使得第一晶体管t1打开，上一级级传信号cout(n-1)输出至第一节点a，使得第一节点a的电位为高电位。由于第一节点a的电位为高电位，使得第二晶体管t2以及第三晶体管t3打开，进而使得第二节点b的电位为低电位。由于第二节点b的电位为低电位，使得第六晶体管t6、第七晶体管t7以及第八晶体管t8关闭。由于第一节点a的电位为高电位，使得第九晶体管t9以及第十晶体管t10打开，本级级传信号cout(n)的电位为第一高电平信号vgh1的电位，本级扫描信号g(n)的电位为第二高电平信号vgh2的电位。

之后，第一晶体管t1不断被本级时钟信号ck(n)打开，上一级级传信号cout(n-1)不断输出至第一节点a，以维持第一节点a的电位在高电位，从而保证本级级传信号cout(n)长时间输出第一高电平信号vgh1的电位，以及保证本级扫描信号g(n)长时间输出第二高电平信号vgh2的电位。

进一步，请参阅图4，图4为本申请实施例提供的goa电路中一goa单元输出能力增强的原理时序示意图。结合图2、图4所示，本级扫描信号g(n)的上升时间由15.15us减小到了5.53us，提高了约三倍，这主要是因为随着本级时钟信号ck(n)的高电平和级传维持电压的提高，本级级传信号cout(n)的电位也会随之提高，随之提高了第九晶体管t9以及第十晶体管t10的开启程度，增强了输出能力。

另外，请参阅图5，图5为本申请实施例提供的goa电路中一goa单元的第二种电路示意图。其中，图5所示的电路与图2所示的电路的区别在于：图5所示的goa电路还包括：第一电容c1和第二电容c2。其中，第一电容c1的第一端电性连接于第一节点a，第一电容c1的第二端电性连接于下一级级传信号cout(n+1)。第二电容c2的第一端电性连接于本级本级时钟信号ck(n)，第二电容c2的第二端电性连接于本级级传信号。

具体的，请参阅图6，图6为本申请实施例提供的goa电路中一goa单元的稳压原理时序示意图。结合图5、图6所示，对于(a)部分，由于第一节点a的电位下降对本级级传信号cout(n)的耦合导致的，在本申请实施例中，在本级时钟信号ck(n)信号和本级级传信号cout(n)之间加入了第二电容c2，通过本级时钟信号ck(n)信号上升的变化来抵消第一节点a的电位对本级级传信号cout(n)的耦合，改善该点信号的幅值。对于(b)部分的下降，由于本级级传信号cout(n)对下一级goa单元中的第一节点a的充电导致的，在本申请实施例中，在下一级级传信号cout(n+1)和本级goa单元中的第一节点之间连接第一电容c1，通过下一级级传信号cout(n+1)上升的电位耦合第一节点a，使得第一节点a的电位短时间提高，保证第九晶体管t9和第十晶体管t10开启的更完善，增强第九晶体管t9和第十晶体管t10的输出能力，来改善级传信号的稳定性。

本申请实施例的goa电路通过添加第一电容c1和第二电容c2，使得级传信号更加稳定，同时输出信号的上升时间也从30.68us降低到了15.15us，提高了约一倍。

另外，请参阅图7，图7为本申请实施例提供的goa电路中一goa单元的第三种电路示意图。其中，图7所示的电路与图2所示的电路的区别在于：图5所示的goa电路还包括：第十一晶体管t11；第十一晶体管t11的栅极以及源极均电性连接于复位信号r，第十一晶体管t11的漏极电性连接于第一节点a。

具体的，结合图3、图7所示，本申请实施例提供的goa电路在开始工作时，通过每一级goa单元中的第十一晶体管t11对每一级goa单元进行复位，从而提高goa电路的稳定性。具体的，在复位阶段t0，复位信号r的电位为高电位，第十一晶体管t11打开，进而使得第一节点a的电位为高电位。由于第一节点a的电位为高电位，使得第二晶体管t2以及第三晶体管t3打开，进而使得第二节点b的电位为低电位。由于第二节点b的电位为低电位，使得第六晶体管t6、第七晶体管t7以及第八晶体管t8关闭。由于第一节点a的电位为高电位，使得第九晶体管t9以及第十晶体管t10打开，本级级传信号cout(n)的电位为高电位，本级扫描信号g(n)的电位为高电位。

请参阅图8，图8为本申请实施例提供的显示面板的结构示意图。如图8所示，该显示面板包括显示区域100以及集成设置在显示区域100边缘上的goa电路200；其中，该goa电路200与上述的goa电路的结构和原理类似，这里不再赘述。

以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。