一种像素电路、像素电路的驱动方法和显示面板与流程

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、像素电路的驱动方法和显示面板。

背景技术：

有机发光二极管(organiclight-emittingdiode,oled)显示面板在显示过程中，由于不同的像素电路的驱动晶体管的栅极电压写至数据电压的时间不同，导致显示面板进行画面切换时，切换前的一个画面不会立刻消失，而是随着下一个画面慢慢消失，使得oled显示面板上存在短期的残影现象。而像素电路中驱动晶体管栅极的漏电流现象使得短期残影现象更加明显，严重影响了显示效果。

技术实现要素：

本发明提供一种像素电路、像素电路的驱动方法和显示面板，以改善显示面板的残影现象。

第一方面，本发明实施例提供了一种像素电路，包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电补偿模块；

所述数据电压写入模块用于向所述驱动晶体管写入数据电压；

所述第一晶体管与所述驱动晶体管的栅极电连接，所述第一晶体管为补偿晶体管或复位晶体管；

所述存储模块与所述驱动晶体管电连接，用于存储所述驱动晶体管的栅极电压；

所述漏电补偿模块与所述驱动晶体管的栅极电连接，用于补偿所述驱动晶体管栅极的电位；

所述驱动晶体管用于根据其栅极电压输出驱动信号驱动所述发光模块发光。

可选地，所述第一晶体管为补偿晶体管；所述数据电压写入模块包括第二晶体管，所述发光模块包括发光二极管，所述存储模块包括第一电容，所述漏电补偿模块包括第三晶体管；所述像素电路还包括第四晶体管、第五晶体管和第一控制信号输入端；

所述第二晶体管的栅极和所述第一晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第二晶体管的第一极和所述第三晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极以及所述第四晶体管的第一极电连接；

所述驱动晶体管的第二极与所述第一晶体管的第二极以及所述第五晶体管的第一极电连接，所述第五晶体管的第二极与所述发光二极管的第一极电连接，所述驱动晶体管的栅极与所述第一电容的第一极、所述第一晶体管的第一极和所述第三晶体管的第二极电连接；所述第一电容的第二极和所述第四晶体管的第二极与所述像素电路的第一电源信号输入端电连接；所述第三晶体管的栅极与所述第一控制信号输入端电连接；

所述第四晶体管的栅极和所述第五晶体管的栅极与所述像素电路的发光控制信号输入端电连接；

所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

可选地，所述第一晶体管为复位晶体管；所述数据电压写入模块包括第二晶体管，所述发光模块包括发光二极管，所述存储模块包括第一电容，所述漏电补偿模块包括第三晶体管；所述像素电路还包括第四晶体管、第五晶体管、第六晶体管和第一控制信号输入端；

所述第二晶体管的栅极和所述第六晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第二晶体管的第一极和所述第三晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极以及所述第四晶体管的第一极电连接；所述第四晶体管的第二极和所述第一电容的第二极与所述像素电路的第一电源信号输入端电连接；

所述驱动晶体管的第二极与所述第五晶体管的第一极以及所述第六晶体管的第二极电连接，所述驱动晶体管的栅极与所述第一电容的第一极、所述第六晶体管的第一极、所述第一晶体管的第一极以及所述第三晶体管的第二极电连接；所述第一晶体管的第二极与所述像素电路的参考电压信号输入端电连接，所述第一晶体管的栅极与所述像素电路的第二扫描信号输入端电连接；所述第三晶体管的栅极与所述第一控制信号输入端电连接；

所述第四晶体管的栅极和所述第五晶体管的栅极与所述像素电路的发光控制信号输入端电连接；所述第五晶体管的第二极与所述发光二极管的第一极电连接，所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

可选地，所述第三晶体管的导通时间小于所述第二晶体管的导通时间，所述第三晶体管在所述第二晶体管导通期间导通。

可选地，所述第一控制信号输入端输入的第一控制信号电平的绝对值大于所述第一扫描信号输入端输入的第一扫描信号电平的绝对值。

可选地，像素电路还包括第七晶体管和第一电压信号输入端；所述第一晶体管为双栅晶体管；

所述第一晶体管包括第一子晶体管和第二子晶体管；所述第一子晶体管的第一栅极和所述第二子晶体管的第二栅极电连接，并作为所述第一晶体管的栅极；所述第一子晶体管的第一极为所述第一晶体管的第一极，所述第一子晶体管的第二极与所述第二子晶体管的第一极电连接；所述第二子晶体管的第二极为所述第一晶体管的第二极；

所述第七晶体管的第一极与所述第一晶体管的第二极或所述第一子晶体管的第二极电连接，所述第七晶体管的第二极与所述第一电压信号输入端电连接；所述第七晶体管的栅极与所述像素电路的第三扫描信号输入端电连接。

可选地，像素电路还包括第八晶体管和第二控制信号输入端；所述第一晶体管为双栅晶体管；

所述第一晶体管包括第一子晶体管和第二子晶体管；所述第一子晶体管的第一栅极和所述第二子晶体管的第二栅极电连接，并作为所述第一晶体管的栅极；所述第一子晶体管的第一极为所述第一晶体管的第一极，所述第一子晶体管的第二极与所述第二子晶体管的第一极通过所述第八晶体管电连接；所述第二子晶体管的第二极为所述第一晶体管的第二极；

所述第八晶体管的第一极与所述第一子晶体管的第二极电连接，所述第八晶体管的第二极与所述第二子晶体管的第一极电连接，所述第八晶体管的栅极与所述第二控制信号输入端电连接。

可选地，像素电路还包括稳压二极管；

所述第一晶体管的第一极通过所述稳压二极管与所述驱动晶体管的栅极电连接；其中，所述稳压二极管的阳极与所述第一晶体管的第一极电连接，所述稳压二极管的阴极与所述驱动晶体管的栅极电连接。

第二方面，本发明实施例还提供了一种显示面板，包括本发明任意实施例提供的像素电路。

第三方面，本发明实施例还提供了一种像素电路的驱动方法，所述像素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电补偿模块，所述第一晶体管与所述驱动晶体管的栅极电连接；所述像素电路的驱动方法包括：

数据写入阶段，所述数据电压写入模块向所述驱动晶体管写入数据电压，所述存储模块存储所述驱动晶体管栅极的电压；

漏电补偿阶段，所述漏电补偿模块补偿所述驱动晶体管栅极的电位；所述漏电补偿阶段位于所述数据写入阶段内，所述漏电补偿阶段的时长小于所述数据写入阶段的时长；

发光阶段，所述驱动晶体管根据其栅极电压输出驱动信号驱动所述发光模块发光。

本发明实施例的技术方案，素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电补偿模块。在驱动晶体管的栅极写入电压时，漏电补偿模块对驱动晶体管的栅极进行漏电补偿，使驱动晶体管的栅极快速充电至当前帧的数据电压，减少了驱动晶体管栅极充电至当前帧的数据电压的充电时间，从而减少了显示面板上一帧数据电压的残留时间，进而减少了显示面板上一帧残影的残留时间，改善了显示面板的残影现象。同时，可以避免不同像素电路中驱动晶体管栅极的电位不一致导致的驱动晶体管为发光二极管提供的驱动电流不同，进而使不同像素电路中发光二极管发光亮度不同的问题，提高了显示面板的均一性。

附图说明

图1为本发明实施例提供的一种像素电路的电路结构示意图；

图2为对应图1的像素电路的一种时序图；

图3为本发明实施例提供的另一种像素电路的电路结构示意图；

图4为对应图3的像素电路的一种时序图；

图5为本发明实施例提供的另一种像素电路的电路结构示意图；

图6为对应图5的像素电路的一种时序图；

图7为本发明实施例提供的另一种像素电路的电路结构示意图；

图8为对应图7的像素电路的一种时序图；

图9为本发明实施例提供的另一种像素电路的电路结构示意图；

图10为对应图9的像素电路的一种时序图；

图11为本发明实施例提供的另一种像素电路的电路结构示意图；

图12为本发明实施例提供的另一种像素电路的电路结构示意图；

图13为本发明实施例提供的一种显示面板的结构示意图；

图14为本发明实施例提供的一种显示装置的结构示意图；

图15为本发明实施例提供的一种像素电路的驱动方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

现有技术中，oled显示面板在显示过程中，由于oled显示面板中不同的像素电路中驱动晶体管的初始栅源电压不同，不同的像素电路的驱动晶体管的栅极电压写至数据电压的时间不同，导致显示面板进行画面切换时，切换前的一个画面不会立刻消失，而是随着下一个画面慢慢消失，使得oled显示面板上存在短期的残影现象。一般情况下，像素电路中的驱动晶体管的栅极存在漏电流现象，在数据写入阶段，漏电流现象使驱动晶体管的栅极电位写至数据电压的时间比较长，从而使得显示面板的残影残留的时间更长，残影现象更加明显。驱动晶体管的栅极产生漏电流的原因有多种，例如，当像素电路包括阈值补偿晶体管时，阈值补偿晶体管串联在驱动晶体管的栅极和漏极之间。在阈值补偿阶段，阈值补偿晶体管导通，对写入数据电压后的驱动晶体管的阈值电压进行补偿，同时阈值补偿晶体管本身存在漏电流现象，使得驱动晶体管的栅极充电至数据电压的时间比较长，显示面板的残影残留的时间更长，残影现象更加明显。一般情况下，在确定驱动晶体管后，驱动晶体管的栅极电位与充电时间为一曲线，因此驱动晶体管的栅极充电至数据电压的时间可以确定。当驱动晶体管的栅极通过阈值补偿晶体管漏电流时，驱动晶体管的栅极充电至数据电压的时间大于曲线上驱动晶体管的栅极充电至数据电压对应的时间，因此显示面板的残影残留的时间更长。同理，当像素电路包括复位晶体管时，复位晶体管的漏极与驱动晶体管的栅极电连接，复位晶体管的源极与像素电路的参考电压信号输入端电连接。在复位晶体管对驱动晶体管的栅极进行复位后，复位晶体管截止，在驱动晶体管的栅极写入数据电压时，驱动晶体管的栅极电压通过复位晶体管以漏电流的形式漏电，同样使得显示面板的残影残留的时间更长，残影现象更加明显。

针对上述问题，本发明实施例提出一种像素电路，以提高显示面板显示的均一性，改善残影现象。

本发明实施例提供的像素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电补偿模块。数据电压写入模块用于向驱动晶体管写入数据电压。第一晶体管与驱动晶体管的栅极电连接，第一晶体管为补偿晶体管或复位晶体管。存储模块与驱动晶体管电连接，用于存储驱动晶体管的栅极电压。漏电补偿模块与驱动晶体管的栅极电连接，用于补偿驱动晶体管栅极的电位。驱动晶体管用于根据其栅极电压输出驱动信号驱动发光模块发光。

具体地，第一晶体管与驱动晶体管的栅极电连接，当第一晶体管为补偿晶体管时，第一晶体管向驱动晶体管的栅极写入补偿后的数据电压。当第一今天为复位晶体管时，第一晶体管向驱动晶体管的栅极写入复位电压。在第驱动晶体管的栅极写入电压时，漏电补偿模块对驱动晶体管的栅极进行漏电补偿，使驱动晶体管的栅极快速充电至当前帧的数据电压，减少了驱动晶体管栅极充电至当前帧的数据电压的充电时间，从而减少了显示面板上一帧数据电压的残留时间，进而减少了显示面板上一帧残影的残留时间，改善了显示面板的残影现象。同时，可以避免不同像素电路中驱动晶体管栅极的电位不一致导致的驱动晶体管为发光二极管提供的驱动电流不同，进而使不同像素电路中发光二极管发光亮度不同的问题，提高了显示面板的均一性。

示例性地，图1为本发明实施例提供的一种像素电路的电路结构示意图，如图1所示，第一晶体管t1为补偿晶体管，数据电压写入模块10包括第二晶体管t2，发光模块20包括发光二极管d1，存储模块30包括第一电容c1，漏电补偿模块40包括第三晶体管t3，像素电路还包括第四晶体管t4、第五晶体管t5和第一控制信号输入端ctrl1。

第二晶体管t2的栅极和第一晶体管t1的栅极与像素电路的第一扫描信号输入端scan1电连接，第二晶体管t2的第一极和第三晶体管t3的第一极与像素电路的数据信号输入端vdata电连接，第二晶体管t2的第二极与驱动晶体管tdr的第一极以及第四晶体管t4的第一极电连接。驱动晶体管tdr的第二极与第一晶体管t1的第二极以及第五晶体管t5的第一极电连接，第五晶体管t5的第二极与发光二极管d1的第一极电连接，驱动晶体管tdr的栅极与第一电容c1的第一极、第一晶体管t1的第一极和第三晶体管t3的第二极电连接，第一电容c1的第二极和第四晶体管t4的第二极与像素电路的第一电源信号输入端vdd电连接，第三晶体管t3的栅极与第一控制信号输入端ctrl1电连接，第四晶体管t4的栅极和第五晶体管t5的栅极与像素电路的发光控制信号输入端e1电连接。发光二极管d1的第二极与像素电路的第二电源信号输入端vss电连接。

图2为对应图1的像素电路的一种时序图。现结合图1和图2，以图1所述的像素电路中的晶体管为p行晶体管为例，说明该像素电路的工作原理。

参考图2，scan1为第一扫描信号输入端scan1输入的第一扫描信号的时序，ctrl1为第一控制信号输入端ctrl1输入的第一控制信号的时序，e1为发光控制信号输入端e1输入的第一发光控制信号的时序。

在第一阶段t11，scan1为低电平，e1为高电平。第一晶体管t1和第二晶体管t2导通，数据电压通过第二晶体管t2和第一晶体管t1写入至驱动晶体管tdr的栅极，并通过第一电容c1对数据电压进行存储。直至驱动晶体管tdr的栅极电位为vdata+vth，驱动晶体管tdr截止。其中的vth为驱动晶体管tdr的阈值电压。因此，在第一写入阶段t11，像素电路完成了数据电压的写入以及驱动晶体管tdr的阈值补偿。

在第一阶段t11期间，ctrl1包括低电平阶段，第三晶体管t3存在导通阶段。第三晶体管t3的导通时间小于第二晶体管t2的导通时间，第三晶体管t3在第二晶体管t2导通期间导通。在第三晶体管t3导通时，数据电压通过第三晶体管t3直接写入至驱动晶体管tdr的栅极，使驱动晶体管tdr的栅极快速写入当前帧补偿后的数据电压，驱动晶体管tdr截止。减少了驱动晶体管栅极tdr充电至当前帧补偿后的数据电压的充电时间，从而减少了显示面板上一帧数据电压的残留时间，进而减少了显示面板上一帧残影的残留时间，改善了显示面板的残影现象。

继续参考图2，ctrl1低电平阶段可以为第一阶段t11的最后一段，即ctrl1与scan1同时由低电平转变为高电平，因此可以通过scan1的跳变时刻确定ctrl1由低电平跳变为高电平的时刻，使得控制ctrl1时序更加容易。

另外，ctrl1低电平的开始时刻与驱动晶体管tdr栅极电位根据时间变化的曲线相关。当驱动晶体管tdr确定后，驱动晶体管tdr栅极电位的理论值根据时间变化的曲线为第一曲线。当驱动晶体管tdr栅极存在漏电流时，驱动晶体管tdr栅极电位的实际值根据时间变化的曲线为第二曲线。当第三晶体管t3导通时，驱动晶体管tdr栅极的电位通过第三晶体管t3充电的值与时间变化的曲线为第三曲线。为了在第一阶段t11结束时，驱动晶体管tdr栅极的电位达到理想电位(即为vdata+vth)，第三曲线恰好补偿第二曲线与第一曲线的差值，使得驱动晶体管tdr的栅极电位通过第三晶体管t3快速充电至驱动晶体管tdr栅极电位的理论值，既可以使驱动晶体管tdr的栅极快速充电至当前帧补偿后的数据电压，减少了驱动晶体管tdr栅极充电至当前帧补偿的数据电压的充电时间，从而减少了显示面板上一帧数据电压的残留时间，进而减少了显示面板上一帧残影的残留时间，改善了显示面板的残影现象。同时，可以避免不同像素电路中驱动晶体管tdr栅极的电位不一致导致的驱动晶体管tdr为发光二极管d1提供的驱动电流不同，进而使不同像素电路中发光二极管d1发光亮度不同的问题，提高了显示面板的均一性。

一般情况下，可以设置第一控制信号输入端ctrl1输入的第一控制信号ctrl1电平的绝对值大于第一扫描信号输入端scan1输入的第一扫描信号scan1电平的绝对值，使得第三晶体管t3的导通过程和截止过程均比第一晶体管t1和第二晶体管t2的导通过程和截止过程快，进而使得第三晶体管t3能够快速导通对驱动晶体管tdr的栅极进行充电，并且能够在充电结束后快速截止。

在第二阶段t12，scan1为高电平，ctrl1为高电平，e1为低电平。第一晶体管t1、第二晶体管t2和第三晶体管t3截止，第四晶体管t4和第五晶体管t5导通。驱动晶体管tdr的源极为变为第一电源信号vdd，驱动晶体管tdr导通，驱动晶体管tdr输出驱动电流至发光二极管d1，发光二极管d1根据驱动电流发光。

继续参考图1，第一晶体管t1可以为双栅晶体管。第一晶体管t1包括第一子晶体管t11和第二子晶体管t12。第一子晶体管t11的第一栅极和第二子晶体管t12的第二栅极电连接，并作为第一晶体管t1的栅极，第一子晶体管t11的第一极为第一晶体管t1的第一极，第一子晶体管t11的第二极与第二子晶体管t12的第一极电连接，第二子晶体管t12的第二极为第一晶体管t1的第二极。通过设置第一晶体管t1为双栅晶体管，可以减小驱动晶体管tdr的栅极通过第一晶体管t1的漏电流。

图3为本发明实施例提供的另一种像素电路的电路结构示意图。如图3所示，像素电路还包括第七晶体管t7。

第一晶体管t1为双栅晶体管，第一晶体管t1包括第一子晶体管t11和第二子晶体管t12。第一子晶体管t11的第一栅极和第二子晶体管t12的第二栅极电连接，并作为第一晶体管t1的栅极，第一子晶体管t11的第一极为第一晶体管t1的第一极，第一子晶体管t11的第二极与第二子晶体管t12的第一极电连接，第二子晶体管t12的第二极为第一晶体管t1的第二极。第七晶体管t7的第一极与第一子晶体管t11的第二极电连接，第七晶体管t7的第二极与第一电压信号输入端v1电连接，第七晶体管t7的栅极与像素电路的第三扫描信号输入端scan3电连接。

图4为对应图3的像素电路的一种时序图。现结合图3和图4，以图3所述的像素电路中的晶体管为p行晶体管为例，说明该像素电路的工作原理。

scan1为第一扫描信号输入端scan1输入的第一扫描信号的时序，scan3为第三扫描信号输入端scan3输入的第三扫描信号的时序，ctrl1为第一控制信号输入端ctrl1输入的第一控制信号的时序，e1为发光控制信号输入端e1输入的第一发光控制信号的时序。

在第一阶段t21，scan1为低电平，scan3为高电平，e1为高电平。第一晶体管t1和第二晶体管t2导通，数据信号通过第二晶体管t2和第一晶体管t1写入至驱动晶体管tdr的栅极，并通过第一电容c1对数据信号进行存储。直至驱动晶体管tdr的栅极电位为vdata+vth，驱动晶体管tdr截止。其中的vth为驱动晶体管tdr的阈值电压。因此，在第一阶段t11，像素电路完成了数据电压的写入以及驱动晶体管tdr的阈值补偿。

同理，在第一阶段t21期间，ctrl1包括低电平阶段，第三晶体管t3存在导通阶段。第三晶体管t3的导通时间小于第二晶体管t2的导通时间，第三晶体管t3在第二晶体管t2导通期间导通。通过第三晶体管t3使驱动晶体管tdr的栅极快速写入当前帧补偿后的数据电压，驱动晶体管tdr截止。减少了驱动晶体管栅极tdr充电至当前帧补偿后的数据电压的充电时间，从而减少了显示面板上一帧数据电压的残留时间，进而减少了显示面板上一帧残影的残留时间，改善了显示面板的残影现象。

在第二阶段t22，scan1为高电平，scan3为低电平，ctrl1为高电平，e1为高电平。第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5截止，第七晶体管t7导通。第一电压信号输入端v1通过第七晶体管t7输入第一电压信号v1至第一子晶体管t11的第二极a点，使第一子晶体管t11的第二极a点不再悬空，电位固定为v1，从而可以避免第一晶体管t1的栅极电位改变时，第一子晶体管t11的第二极a点因悬空导致的电位增大。一般情况下，第一电压信号v1可以为驱动晶体管tdr栅极数据写入后的电位，即在第一阶段t11结束时驱动晶体管tdr的栅极电位vdata+vth。当第一电压信号v1写入到第一子晶体管t11的第二极a点时，第一子晶体管t11的第二极a点的电位与驱动晶体管tdr的栅极电位相等，两者之间没有电压差，因此可以避免在第一子晶体管t11的第二极a点和驱动晶体管tdr的栅极之间形成漏电流，进而可以避免驱动晶体管tdr的栅极因漏电流导致的电位变化，使驱动晶体管tdr的栅极电位保持为vdata+vth，不仅可以抑制不同像素电路中因驱动晶体管tdr的栅极漏电流产生的驱动晶体管tdr的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管d1的发光亮度的差值增加，有利于提高显示面板显示的均一性。

需要说明的是，图3中的像素电路以p型晶体管为例进行说明。当像素电路中的晶体管为n型晶体管时，在第一阶段t21时，scan1为高电平，第一晶体管t1导通，在第一阶段t21结束后，scan1信号为由高电平变为低电平，此时第一晶体管t1的寄生电容导致第一子晶体管t11的第二极a点的电位减小。

在第三阶段t23，scan1为高电平，scan3为高电平，ctrl1为高电平，e1为低电平。第一晶体管t1、第二晶体管t2第三晶体管t3和第七晶体管t7截止，第四晶体管t4和第五晶体管t5导通。驱动晶体管tdr的源极为变为第一电源信号vdd，驱动晶体管tdr导通，驱动晶体管tdr输出驱动信号至发光二极管d1，发光二极管d1根据驱动信号发光。

另外，在其他实施例中，第七晶体管t7的第一极还可以与第一晶体管t1的第二极电连接。当第七晶体管t7导通时，第一电压信号输入端v1通过第七晶体管t7输入第一电压信号v1至第一晶体管t1的第二极。当第一电压信号v1为驱动晶体管tdr栅极数据写入后的电位时，第一晶体管t1的第二极与驱动晶体管tdr的栅极之间没有电压差，因此可以避免在第一晶体管t1的第二极和驱动晶体管tdr的栅极之间形成漏电流，进而可以避免驱动晶体管tdr的栅极因漏电流导致的电位变化，同样可以抑制不同像素电路中因驱动晶体管tdr的栅极漏电流产生的驱动晶体管tdr的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管d1的发光亮度的差值增加，有利于提高显示面板显示的均一性。

图5为本发明实施例提供的另一种像素电路的电路结构示意图。如图5所示，像素电路还包括第八晶体管t8和第二控制信号输入端ctrl2。

第一晶体管t1为双栅晶体管。第一晶体管t1包括第一子晶体管t11和第二子晶体管t12。第一子晶体管t11的第一栅极和第二子晶体管t12的第二栅极电连接，并作为第一晶体管t1的栅极，第一子晶体管t11的第一极为第一晶体管t1的第一极，第一子晶体管t11的第二极与第二子晶体管t12的第一极电连接，第二子晶体管t12的第二极为第一晶体管t1的第二极。第八晶体管t8的第一极与第一子晶体管t11的第二极电连接，第八晶体管t8的第二极与第二子晶体管t12的第一极电连接，第八晶体管t8的栅极与第二控制信号输入端ctrl2电连接。

图6为对应图5的像素电路的一种时序图。现结合图5和图6，以图5所述的像素电路中的晶体管为p行晶体管为例，说明该像素电路的工作原理。在图6中，scan1为第一扫描信号输入端scan1输入的第一扫描信号的时序，ctrl1为第一控制信号输入端ctrl1输入的第一控制信号的时序，ctrl2为第二控制信号输入端ctrl2输入的第一控制信号的时序，e1为发光控制信号输入端e1输入的第一发光控制信号的时序。

在第一阶段t31，scan1为低电平，ctrl2为低电平，e1为高电平。第八晶体管t8导通，数据电压通过第二晶体管t2、第一晶体管t1和第八晶体管t8写入至驱动晶体管tdr的栅极，并通过第一电容c1对数据信号进行存储。并且，在第一阶段t31期间内，ctrl1包括低电平阶段，具体过程与图2中的第一阶段t11相同，此处不再赘述。

在第二阶段t32，scan1为高电平，ctrl2为高电平，e1为高电平。第一晶体管t1、第二晶体管t2和第八晶体管t8截止。在scan1从低电平变为高电平的瞬间，第一晶体管t1的寄生电容导致第一子晶体管t11的第二极a点的电位发生改变，第一晶体管t1和驱动晶体管tdr之间形成电位差，从而形成漏电流。同时，ctrl2控制第八晶体管t8截止，从而切断了漏电流的路径，避免驱动晶体管tdr的栅极因漏电流导致的电位变化，同样可以抑制不同像素电路中因驱动晶体管tdr的栅极漏电流产生的驱动晶体管tdr的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管d1的发光亮度的差值增加，有利于提高显示面板显示的均一性。

一般情况下，ctrl2的电平绝对值大于scan1的电平绝对值，当ctrl2为高电平时，ctrl2可以使第八晶体管t8快速断开，从而可以实现快速切断驱动晶体管tdr的栅极漏电流的现象。

在第三阶段t33，scan1为高电平，ctrl2为高电平，e1为低电平。第四晶体管t4和第五晶体管t5导通。驱动晶体管tdr的源极为变为第一电源信号vdd，驱动晶体管tdr导通，驱动晶体管tdr输出驱动信号至发光二极管d1，发光二极管d1根据驱动信号发光。

图7为本发明实施例提供的另一种像素电路的电路结构示意图。如图7所示，像素电路还包括稳压二极管vt1。第一晶体管t1的第一极通过稳压二极管vt1与驱动晶体管tdr的栅极电连接。其中，稳压二极管vt1的阳极与第一晶体管t1的第一极电连接，稳压二极管vt1的阴极与驱动晶体管tdr的栅极电连接。

图8为对应图7的像素电路的一种时序图。现结合图7和图8，以图7所述的像素电路中的晶体管为p行晶体管为例，说明该像素电路的工作原理。

在第一阶段t41，scan1为低电平，e1为高电平。第一晶体管t1和第二晶体管t2导通。而且，数据信号通过第二晶体管t2和第一晶体管t1流至稳压二极管vt1的阳极时，稳压二极管vt1阳极电位大于阴极电位，稳压二极管vt1单向导通，数据信号通过稳压二极管vt1写入至驱动晶体管tdr的栅极，并通过第一电容c1对数据信号进行存储。直至驱动晶体管tdr的栅极电位为vdata+vth，驱动晶体管tdr截止。可以设置稳压二极管vt1的稳压值为vdata+vth。当驱动晶体管tdr的栅极电位为vdata+vth时，稳压二极管vt1阴极电位大于阳极电位，稳压二极管vt1保持驱动晶体管tdr的栅极电位为vdata+vth，因此可以抑制不同像素电路中因驱动晶体管tdr的栅极漏电流产生的驱动晶体管tdr的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管d1的发光亮度的差值增加，有利于提高显示面板显示的均一性。并且，在第一阶段t41期间内，ctrl1包括低电平阶段，具体过程与图2中的第一阶段t11相同，此处不再赘述。

在第二阶段t42，scan1为高电平，e1为低电平。第一晶体管t1和第二晶体管t2截止，第四晶体管t4和第五晶体管t5导通。驱动晶体管tdr的源极为变为第一电源信号vdd，驱动晶体管tdr导通，驱动晶体管tdr输出驱动信号至发光二极管d1，发光二极管d1根据驱动信号发光。

图9为本发明实施例提供的另一种像素电路的电路结构示意图。如图9所示，第一晶体管t1为复位晶体管。数据电压写入模块10包括第二晶体管t2，发光模块20包括发光二极管d1，存储模块30包括第一电容c1，漏电补偿模块40包括第三晶体管t3，像素电路还包括第四晶体管t4、第五晶体管t5、第六晶体管t6和第一控制信号输入端ctrl1。

第二晶体管t2的栅极和第六晶体管t6的栅极与像素电路的第一扫描信号输入端scan1电连接，第二晶体管t2的第一极和第三晶体管t3的第一极与像素电路的数据信号输入端vdata电连接，第二晶体管t2的第二极与驱动晶体管tdr的第一极以及第四晶体管t4的第一极电连接，第四晶体管t4的第二极和第一电容c1的第二极与像素电路的第一电源信号输入端vdd电连接。驱动晶体管tdr的第二极与第五晶体管t5的第一极以及第六晶体管t6的第二极电连接，驱动晶体管tdr的栅极与第一电容c1的第一极、第六晶体管t6的第一极、第一晶体管t1的第一极以及第三晶体管t3的第二极电连接，第一晶体管t1的第二极与像素电路的参考电压信号输入端vref电连接，第一晶体管t1的栅极与像素电路的第二扫描信号输入端scan2电连接，第三晶体管t3的栅极与第一控制信号输入端ctrl1电连接，第四晶体管t4的栅极和第五晶体管t5的栅极与像素电路的发光控制信号输入端e1电连接，第五晶体管t5的第二极与发光二极管d1的第一极电连接，发光二极管d2的第二极与像素电路的第二电源信号输入端vss电连接。

图10为对应图9的像素电路的一种时序图。现结合图9和图10，以图9所述的像素电路中的晶体管为p行晶体管为例，说明该像素电路的工作原理。

scan1为第一扫描信号输入端scan1输入的第一扫描信号的时序，scan2为第二扫描信号输入端scan2输入的第二扫描信号的时序，ctrl1为第一控制信号输入端ctrl1输入的第一控制信号的时序，e1为发光控制信号输入端e1输入的第一发光控制信号的时序。

在第一阶段t51，scan1为高电平，scan2为低电平，e1为高电平。第一晶体管t1导通，第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5和第六晶体管t6截止。参考电压信号输入端vref输入的参考电压信号通过第一晶体管t1输入至驱动晶体管tdr的栅极，对驱动晶体管tdr的栅极进行复位。

在第二阶段t52，scan1为低电平，scan2为高电平，e1为高电平。第二晶体管t2和第六晶体管t6导通，第一晶体管t1、第四晶体管t4和第五晶体管t5截止。数据电压通过第二晶体管t2、第六晶体管t6写入至驱动晶体管tdr的栅极，并通过第一电容c1对数据信号进行存储。并且，在第二阶段t52期间内，ctrl1包括低电平阶段，具体过程与图2中的第一阶段t11相同，此处不再赘述。

在第三阶段t53，scan1为高电平，scan2为高电平，e1为低电平。第一晶体管t1、第二晶体管t2、第三晶体管t3和第六晶体管t5截止，第四晶体管t4和第五晶体管t5导通。驱动晶体管tdr的源极为变为第一电源信号vdd，驱动晶体管tdr导通，驱动晶体管tdr输出驱动信号至发光二极管d1，发光二极管d1根据驱动信号发光。

本实施例的技术方案，像素电路包括第三晶体管，第三晶体管在第二晶体管导通期间导通，通过第三晶体管使驱动晶体管的栅极快速写入当前帧补偿后的数据电压，驱动晶体管截止。减少了驱动晶体管栅极充电至当前帧补偿后的数据电压的充电时间，从而减少了显示面板上一帧数据电压的残留时间，进而减少了显示面板上一帧残影的残留时间，改善了显示面板的残影现象。

继续参考图9，像素电路还可以包括第九晶体管t9。第九晶体管t9的栅极与第二扫描信号输入端scan2电连接，第九晶体管t9的第一极与参考电压信号输入端vref电连接，第九晶体管t9的第二极与发光二极管d11电连接。在复位阶段，第九晶体管t9导通，参考电压信号输入端vref输入的参考电压信号对发光二极管d11进行复位。

在上述技术方案的基础上，图11为本发明实施例提供的另一种像素电路的电路结构示意图。如图11所示，当第一晶体管t1为双栅晶体管时，像素电路还包括可以第七晶体管t7。第七晶体管t7的第一极与第一子晶体管t11的第二极电连接，第七晶体管t7的第二极与第一电压信号输入端v1电连接，第七晶体管t7的栅极与像素电路的第三扫描信号输入端scan3电连接。在第一阶段t51结束时，第一电压信号输入端v1通过第七晶体管t7输入第一电压信号v1至第一子晶体管t11的第二极a点，使第一子晶体管t11的第二极a点固定为v1，从而可以避免在第一晶体管t1从导通变为截止时第一子晶体管t11的第二极a点的电位发生改变，第一子晶体管t11的第二极a点的电位与驱动晶体管tdr的栅极电位之间没有电压差，因此避免了第一子晶体管t11的第二极a点和驱动晶体管tdr的栅极之间形成漏电流，第一子晶体管t11的第二极a点的电位变化带动驱动晶体管tdr的栅极电位发生改变，使得驱动晶体管tdr的栅极电位过高，数据电压无法写入，或者驱动晶体管tdr的栅极电位过低，充电至数据电压的时间过长的现象。

同理，图12为本发明实施例提供的另一种像素电路的电路结构示意图。如图12所示，当第一晶体管t1为双栅晶体管时，像素电路还可以包括第八晶体管t8和第二控制信号输入端ctrl2。通过在scan2从低电平变为高电平的瞬间控制第八晶体管t8截止，可以切断第一晶体管t1和驱动晶体管tdr之间的漏电流路径。其具体过程与图5的像素电路的过程类似，此处不再赘述。

本发明实施例还提供一种显示面板。图13为本发明实施例提供的一种显示面板的结构示意图。如图13所示，显示面板包括本发明任意实施例提供的像素电路110。

本发明实施例还提供一种显示装置。图14为本发明实施例提供的一种显示装置的结构示意图。如图14所示，该显示装置100包括本发明任意实施例提供的显示面板101。

本发明实施例还提供一种像素电路的驱动方法。像素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电补偿模块，第一晶体管与驱动晶体管的栅极电连接。图15为本发明实施例提供的一种像素电路的驱动方法的流程图，如图15所示，该像素电路的驱动方法包括：

s210、数据写入阶段，数据电压写入模块向驱动晶体管写入数据电压，存储模块存储驱动晶体管栅极的电压。

具体地，当第一晶体管为补偿晶体管时，数据写入阶段还包括阈值补偿过程。在数据写入阶段，数据电压写入模块通过第一晶体管向驱动晶体管写入补偿后的数据电压时，像素电路完成了数据电压的写入以及驱动晶体管tdr的阈值补偿。当第一晶体管为复位晶体管时，在数据写入阶段之前还包括复位阶段。在复位阶段，参考电压信号输入端输入的参考电压信号通过第一晶体管输入至驱动晶体管的栅极，对驱动晶体管的栅极进行复位。

s220、漏电补偿阶段，漏电补偿模块补偿驱动晶体管栅极的电位。漏电补偿阶段与数据写入阶段交叠，漏电补偿阶段的时长小于数据写入阶段的时长。

具体地，漏电补偿阶段与数据写入阶段交叠，使得漏电补偿模块在数据写入模块导通期间导通，并且漏电补偿阶段的时长小于数据写入阶段的时长，即漏电补偿模块导通的时间小于数据写入模块导通的时间。在漏电补偿模块导通时，数据电压可以通过漏电补偿模块直接写入至驱动晶体管的栅极，使驱动晶体管的栅极快速写入当前帧补偿后的数据电压，减少了驱动晶体管栅极充电至当前帧补偿后的数据电压的充电时间，从而减少了显示面板上一帧数据电压的残留时间，进而减少了显示面板上一帧残影的残留时间，改善了显示面板的残影现象。

s230、发光阶段，驱动晶体管根据其栅极电压输出驱动信号驱动发光模块发光。

本实施例的技术方案，通过在数据写入阶段增加漏电补偿阶段，使得在数据写入阶段，数据电压可以通过漏电补偿模块直接写入至驱动晶体管的栅极，使驱动晶体管的栅极快速写入当前帧补偿后的数据电压，减少了驱动晶体管栅极充电至当前帧补偿后的数据电压的充电时间，从而减少了显示面板上一帧数据电压的残留时间，进而减少了显示面板上一帧残影的残留时间，改善了显示面板的残影现象。

在上述技术方案的基础上，还可以包括漏电抑制阶段。当像素电路包括第七晶体管时，在漏电抑制阶段，第三扫描信号输入端输入的第三扫描信号控制第七晶体管导通，第一电压信号输入端输入的第一电压信号通过第七晶体管写入第一晶体管的第二极或第一子晶体管的第二极，从而可以避免在第一晶体管从导通变为截止时第一晶体管的第二极或第一子晶体管的第二极的电位增加，避免在第一晶体管的第二极或第一子晶体管的第二极与驱动晶体管的栅极之间形成漏电流。

当像素电路包括第八晶体管时，在漏电抑制阶段，像素电路的第一控制信号输入端在第一扫描信号输入端输入的扫描信号从低电平变为高电平的瞬间控制第八晶体管截止，可以切断第一晶体管和驱动晶体管之间的漏电流路径，从而实现了抑制驱动晶体管的漏电流。

当像素电路包括稳压二极管时，在数据写入阶段，数据电压通过稳压二极管写入驱动晶体管的栅极。在数据写入阶段后，稳压二极管对驱动晶体管的栅极电位进行保持，可以抑制驱动晶体管的漏电流。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。