显示面板及其信号读取方法、显示装置与流程

本公开的实施例涉及一种显示面板及其信号读取方法、显示装置。

背景技术：

有机发光二极管(organiclightemittingdiode，oled)显示面板由于具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件的更高的发光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点，有机发光二极管(oled)显示面板可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。

技术实现要素：

本公开的至少一个实施例提供了一种显示面板，其包括：第一像素单元组、第二像素单元组、第一n选一选择电路、第二n选一选择电路、第一感测线组和第二感测线组。所述第一像素单元组和所述第二像素单元组相邻设置；所述第一像素单元组包括n个依次相邻的第一像素电路，所述第一感测线组包括依次相邻的n条第一感测线，所述n个第一像素电路的感测信号输出端分别与所述n条第一感测线电连接；所述第二像素单元组包括n个依次相邻的第二像素电路，所述第二感测线组包括依次相邻的n条第二感测线，所述n个第二像素电路的感测信号输出端分别与所述n条第二感测线电连接；所述第一n选一选择电路包括第一控制端、第一信号输出端和n个第一信号输入端，所述第一控制端用于接收选择信号以依序选择所述n个第一信号输入端之一与所述第一信号输出端连接；所述第二n选一选择电路包括第二控制端、第二信号输出端和n个第二信号输入端，所述第二控制端用于接收所述选择信号以依序选择所述n个第二信号输入端之一与所述第二信号输出端连接；所述n个第一信号输入端分别与所述n条第一感测线电连接，所述n个第二信号输入端分别与所述n条第二感测线电连接；以及在与最后被选择的第一信号输入端连接的第一感测线以及与最先被选择的第二信号输入端连接的第二感测线之间设置的部分所述第一感测线和部分所述第二感测线的总数大于等于1，n为大于等于2的整数。

本公开的至少一个实施例还提供了一种显示装置，其包括本公开任一实施例提供的显示面板。

本公开的至少一个实施例还提供了一种用于本公开任一实施例提供的显示面板的信号读取方法，其包括：通过所述第一n选一选择电路依序选择所述n个第一信号输入端之一与所述第一信号输出端连接；通过所述第二n选一选择电路依序选择所述n个第二信号输入端之一与所述第二信号输出端连接。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1a是一种像素电路的示意图；

图1b是另一种像素电路的示意图；

图1c是再一种像素电路的示意图；

图1d是一种感测电压随时间变化的曲线图；

图2a是一种显示面板的示意图；

图2b是图2a所示的显示面板的驱动晶体管的源极的电压随时间变化的曲线；

图3a是本公开的至少一个实施例提供的显示面板的示意图；

图3b是本公开的至少一个实施例提供的第一像素电路和第二像素电路的一个示例；

图3c是本公开至少一个实施例提供的第一n选一选择电路的示意图；

图3d是本公开至少一个实施例提供的第二n选一选择电路的示意图；

图4a是图3a所示的显示面板的一个示例的示意图；

图4b示出了图4a所示的第一n选一选择电路的示意图；

图4c示出了图4b所示的第二n选一选择电路的示意图；

图4d示出了本公开的至少一个实施例提供的另一种第一n选一选择电路的示意图；

图5是本公开的至少一个实施例提供的显示面板的信号读取方法的示意性流程图；

图6是本公开的至少一个实施例提供的显示面板的示例性框图；以及

图7是图6所示的显示面板的示意图，

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

有机发光二极管(oled)显示面板中的像素电路一般采用矩阵驱动方式。根据每个像素单元中是否引入了开关元器件，oled显示面板可分为有源矩阵(activematrix)驱动式和无源矩阵(passivematrix)驱动式。amoled(也即，有源矩阵驱动式oled)显示面板的每个像素单元的像素电路均包括薄膜晶体管和存储电容，通过控制薄膜晶体管和存储电容，可以控制用于驱动oled发光的电流的强度，从而使oled根据需要发光。

amoled显示面板中使用的基础像素电路通常为2t1c像素电路，即利用两个薄膜晶体管(thin-filmtransistor，tft)和一个存储电容cst来驱动oled发光的像素电路。图1a和图1b示出了两种2t1c像素电路的示意图。

如图1a所示，一种2t1c像素电路包括开关晶体管t0、驱动晶体管n0以及存储电容cst。例如，该开关晶体管t0的栅极连接扫描线(图中未示出)以接收扫描信号scan1；例如，该开关晶体管t0的源极连接到数据线(图中未示出)以接收数据信号vdata；该开关晶体管t0的漏极连接到驱动晶体管n0的栅极；驱动晶体管n0的源极连接到第一电压端以接收第一电压vdd，驱动晶体管n0的漏极连接到oled的正极端；存储电容cst的一端连接到开关晶体管t0的漏极以及驱动晶体管n0的栅极，另一端连接到驱动晶体管n0的源极以及第一电压端；oled的负极端连接到第二电压端以接收第二电压vss。例如，第一电压vdd的电压值大于第二电压vss的电压值。该2t1c像素电路使用两个tft和存储电容cst来控制包括该像素电路的像素单元的灰阶。当扫描信号scan1(经由扫描线施加)开启开关晶体管t0时，经由数据线送入的数据信号vdata(数据驱动电路提供)将经由开关晶体管t0对存储电容cst充电，由此数据信号vdata可存储在存储电容cst中，且该存储在存储电容cst中的数据信号vdata可以控制驱动晶体管n0的导通程度，由此可以控制驱动晶体管n0生成的驱动电流(用于驱动oled发光)的强度，此电流的强度决定包括该像素电路的像素单元的灰阶。在图1a所示的2t1c像素电路中，开关晶体管t0为n型晶体管而驱动晶体管n0为p型晶体管。

如图1b所示，另一种2t1c像素电路也包括开关晶体管t0、驱动晶体管n0以及存储电容cst，但是相比于图1a所示的像素电路，图1b所示的像素电路的连接方式略有改变，且驱动晶体管n0为n型晶体管。图1b的像素电路相对于图1a所示的像素电路的变化之处包括：oled的正极端连接到第一电压端以接收第一电压vdd(高电压)，而负极端连接到驱动晶体管n0的漏极，驱动晶体管n0的源极连接到第二电压端以接收第二电压vss(低电压，例如接地电压)。存储电容cst的一端连接到开关晶体管t0的漏极以及驱动晶体管n0的栅极，另一端连接到驱动晶体管n0的源极以及第二电压端。图1b所示的2t1c像素电路的工作方式基本上与图1a所示的像素电路基本相同，这里不再赘述。

此外，对于图1a和图1b所示的像素电路，开关晶体管t0不限于n型晶体管，也可以为p型晶体管，在此不再赘述。

oled显示面板通常包括多个按阵列排布的像素单元，每个像素单元例如可以包括上述像素电路。本公开的发明人在研究中注意到，在oled显示面板中，各个像素电路中的驱动晶体管的阈值电压由于制备工艺可能存在差异；并且，由于例如温度变化的影响，驱动晶体管的阈值电压可能会产生漂移，由此使得在oled显示面板的多个像素电路接收相同的数据信号的情况下，多个像素电路的驱动晶体管生成的驱动电流强度可能彼此不同，并因此使得多个像素电路驱动的发光元件的发射的光线的强度以及多个像素单元的灰阶可能彼此不同，由此降低了oled显示面板的亮度均匀性和/或显示质量。综上，需要对阈值电压进行补偿(例如，实时补偿)，以保证oled显示面板的显示效果。

本公开的发明人在研究中注意到，尽管可以采用内部补偿技术对oled显示面板的各个像素电路进行阈值补偿，但是由于采用了内部补偿技术的像素电路的结构复杂(具有更多的晶体管和控制线)、尺寸较大，因此，采用了内部补偿技术的像素电路不适用于具有较小像素单元尺寸的显示面板，由此不利于显示面板的分辨率的提升。

本公开的发明人在研究中还注意到，还可以采用外部补偿技术对oled显示面板的各个像素电路进行阈值补偿，下面结合图1c进行示例性说明。

例如，图1c示出了一种可以检测驱动晶体管的阈值电压的像素电路(也即，3t1c电路)，驱动晶体管n0为n型晶体管。例如，如图1c所示，为了实现补偿功能，可以在2t1c电路的基础上引入感测晶体管s0，也即，可以将感测晶体管s0的第一端连接到驱动晶体管n0的源极，感测晶体管s0的第二端经由感测线senl与检测电路(图1c中未示出)连接。

例如，可以在复位阶段向驱动晶体管n0的源极施加设置电压(也即，复位信号)vref，并可以在阈值建立阶段开始时刻经由开关晶体管t0向驱动晶体管n0的栅极施加数据信号(例如，数据电压)vdata，此处，vdata＞vref+vth，vth表示驱动晶体管的阈值电压，由此数据信号vdata可以使得驱动晶体管n0导通。当驱动晶体管n0导通之后，经由感测晶体管s0对于检测电路放电或者对经由感测晶体管s0对感测线上设置的电容或寄生电容csc充电，使得驱动晶体管n0的源极电压vs改变。当驱动晶体管n0的源极电压vs等于驱动晶体管n0的栅极电压vg与驱动晶体管的阈值电压vth的差值时，驱动晶体管n0将会截止，驱动晶体管n0的源极电压vs不再改变。例如，可以在驱动晶体管n0截止后，经由导通的感测晶体管s0从驱动晶体管n0的源极获取截止后的源极电压(也即驱动晶体管n0截止后的源极电压vb)。在获取截止源极电压vb之后，可以获取驱动晶体管的阈值电压(也即，vth＝vdata-vb)。由此，可以基于每个像素电路中驱动晶体管的阈值电压对像素电路的待显示的数据信号(数据电压)进行补偿，并且使用补偿后的数据信号驱动像素电路，由此可以实现针对显示面板各个子像素的阈值电压的补偿功能。例如，补偿后的vdata_c可以使用以下的表达式表示：vdata_c＝vdata+vth。

本公开的发明人在研究中还注意到，为了获取oled显示面板的各个像素电路的精确阈值，阈值检测所需的时间较长。下面结合图1d进行示例性说明阈值检测时间对像素电路的阈值检测的精度的影响。

图1d示出了一种经由导通的感测晶体管s0从驱动晶体管n0的源极获取的源极电压随时间变化的曲线图。在检测的过程中，开关晶体管t0保持导通，因此，驱动晶体管n0的栅极电压vg保持为数据信号(数据电压)vdata。本公开的发明人注意到，在施加数据信号vdata之后，经感测线对检测电路放电或者对感测线上设置的电容或寄生电容充电的过程中，随着对存储电容cst等的充电时间的增加，充电速度将对应地降低(也即，感测电压增加的速度降低)(参见图1d)，这是因为充电电流将随着源极电压(也即，驱动晶体管n0的源极电压vs)的增加而降低。具体地，驱动晶体管n0处于饱和状态下输出的电流ids可如下计算公式得到：

ids＝k(vg-vs-vth)²

＝k(vdata-vs-vth)²

＝k((vdata-vth)-vs)²。

这里，k＝1/2×w/l×c×μ，w为驱动晶体管n0的沟道的宽度，l为驱动晶体管n0的沟道的长度，w/l为驱动晶体管n0的沟道的宽长比(即，宽度与长度的比值)，μ为电子迁移率，c为单位面积的电容。

在驱动晶体管n0的源极的电压vs增加至vdata-vth的过程中，随着vs的增加，[(vdata-vth)-vs]的值将不断降低；对应地，驱动晶体管n0输出的电流ids以及充电速度也将随之不断降低，因此，从充电起始到驱动晶体管n0截止所需的时间ts较长。

本公开的发明人在研究中又注意到，在驱动晶体管n0截止前的一段时间内，驱动晶体管n0的源极的电压vs的变化量较小，因此，也可以基于在驱动晶体管n0截止之前从驱动晶体管n0的源极获取的电压vbp可以获取驱动晶体管n0的阈值电压(也即，vth＝vdata-vbp)，此时获取的驱动晶体管n0的阈值电压较为准确；由此可以缩短阈值检测的时间，在一些示例中，还可以在开机期间(例如，显示过程中相邻的显示周期之间)实现驱动晶体管n0的阈值电压的检测。

图2a是一种显示面板500的示意图，图2b是图2a所示的显示面板500的驱动晶体管的源极的电压随时间变化的曲线。本公开的发明人在研究中又注意到，可以采用图2a所示的显示面板500提升通过感测获取的驱动晶体管n0的阈值电压的精度。下面结合图2a和图2b进行示例性说明。

如图2a所示，该显示面板500包括多个并列设置的像素单元组510，多个并列设置的n选一选择电路530、多个并列设置的感测线组520、以及多个并列设置的信号转换电路550。例如，多个像素单元组510、多个n选一选择电路530、多个感测线组520以及多个信号转换电路550分别在第一方向d1上并列设置。例如，多个像素单元组510、多个n选一选择电路530、多个感测线组520以及多个信号转换电路550的数目彼此相等(例如，均等于m个)。

例如，多个像素单元组510位于显示面板500的显示区域501，多个n选一选择电路530以及多个信号转换电路550位于显示面板500的周边区域，多个感测线组520分别从显示面板500的显示区域501延伸至显示面板500的周边区域；显示面板500的周边区域围绕显示面板500的显示区域501设置，多个n选一选择电路530以及多个信号转换电路550例如位于显示面板500的显示区域501的一侧(例如，下侧)。

例如，如图2a所示，每个像素单元组510包括多个阵列排布的像素电路511。例如，每个像素单元组510包括n列依次相邻(在第一方向d1上依次相邻)的像素电路511。例如，每个感测线组520包括n条依次相邻的感测线521，n列像素电路511的感测信号输出端分别与n条感测线521相连。

例如，如图2a所示，每个n选一选择电路530包括n个依次相邻的选择晶体管(t_1、t_2、……t_n-1和t_n)，n个选择晶体管在第一方向d1上顺次布置；n个选择晶体管还在与第一方向d1交叉的第二方向d2上顺次布置，第一方向d1例如与第二方向d2垂直。

例如，如图2a所示，n个选择晶体管的输入端被配置分别为n选一选择电路530的n个信号输入端，且分别与对应的n条感测线521相连；n个选择晶体管的输出端均与n选一选择电路530的信号输出端相连，n选一选择电路530的信号输出端与对应的一个信号转换电路550相连；n个选择晶体管的控制端被配置为接收n个选择子信号，以依序导通n个选择晶体管以及依序选择n选一选择电路530的n个信号输入端之一与个n选一选择电路530的信号输出端连接。

例如，多个n选一选择电路530中位于相同位置的晶体管的控制端与同一选择控制线151相连，由此可以简化显示面板500的布线。需要说明的是，多个n选一选择电路530中位于相同位置的晶体管是指多个n选一选择电路530中排序(在第一方向d1上的排序)彼此相同的晶体管，而不要求这些晶体管相对于其所在的n选一选择电路530的位置严格相同；例如，多个n选一选择电路530中排序为x的晶体管为位置相同的晶体管，此处，x为大于等于1小于等于n之间的整数。

例如，每个信号转换电路550被配置为将其接收到的模拟信号转换为数字信号；例如，每个信号转换电路550可以实现为模数转换电路。

例如，在显示区域501的每行像素电路511被扫描时，每个n选一选择电路530可以沿第一方向d1的正方向(例如，图2a中从左到右的方向)使得每个n选一选择电路530的n个选择晶体管依次导通，由此使得对应的一个信号转换电路550可以顺次接收在第一方向d1上依次相邻的n个像素电路511的感测信号输出端输出的n个感测信号，并将上述n个感测信号用于获取n个像素电路511的阈值电压中。

如图2a所示，在第一方向d1上，每个n选一选择电路530中第x个处于导通状态的选择晶体管与相邻的n选一选择电路530中第x个处于导通状态的选择晶体管之间的晶体管的数目等于n-1个，也即，每个感测线组520中第x个被选择的感测线521与相邻的感测线组520中第x个被选择的感测线521之间的感测线521的数目等于n-1个，每个像素单元组510中第x个被选择输出感测信号的像素电路511与相邻的像素单元组510中第x个被选择输出感测信号的像素电路511之间像素电路511的个数等于n-1。

例如，通过使得n根感测线521与同一个信号转换电路550相连，每个信号转换电路550可用于将显示区域501中n个依次相邻的像素电路511的感测信号输出端输出的感测信号转换为数字信号；此种情况下，可以减少信号转换电路550的数目，由此可以降低显示面板的成本，尤其对于采用了检测精度更高，价格更高的信号转换电路的显示面板来说。

例如，在每个像素单元组510中n个像素电路511的阈值电压彼此相同，n个像素电路511接收的数据电压彼此相同以及n个像素电路511接收的设置电压彼此相同的情况下，n个像素电路511输出的感测信号的变化曲线均相同(例如，均为图2b所示的曲线)；如图2b所示，感测信号的变化曲线包括复位阶段rest、阈值建立阶段th_b(也即，感测信号不断增长的阶段)和阈值读取阶段th_r，阈值读取阶段th_r在时间上位于vth建立阶段(感测信号得到足够的增长)后，像素电路511的驱动晶体管截止之前，此种情况下，像素电路511对电容(例如，感测线上的电容)充电比较充分，感测信号的取值接近于但不等于驱动晶体管截止状态下的感测信号的取值。

例如，在每个n选一选择电路530沿第一方向d1的正方向(例如，图2a中从左到右的方向)使得每个n选一选择电路530的n个选择晶体管依次导通的情况下，对应的一个信号转换电路550依次接收的n个像素电路511输出的感测电压为位于每个像素单元组510中第一个像素电路511输出的感测信号s_1，位于每个像素单元组510中第二个像素电路511输出的感测信号s_2，……，位于每个像素单元组510中第n-1个像素电路511输出的感测信号s_n-1以及位于每个像素单元组510中第n个像素电路511输出的感测信号s_n(参见图2b)，由此使得信号转换电路550获取的感测信号中，位于每个像素单元组510中第一个像素电路511的感测信号的系统误差与第n个像素电路511的感测信号的系统误差之间的差值最大，因此，每个像素单元组510中第n个像素电路511的感测信号的系统误差与相邻的像素单元组510中第一个像素电路511的感测信号的系统误差的差值最大，并由此使得在补偿阶段，针对相邻的像素单元组510中相邻的像素电路511(例如，每个像素单元组510中第n个像素电路511以及与相邻的像素单元组510中第一个像素电路511)补偿后的阈值电压的系统误差之间的差值较大。例如，在待显示的图像的各个图像子像素的灰阶彼此相同的情况下，相邻的像素单元组510中相邻的像素电路511驱动的发光元件的亮度(例如，发射光线的强度)差异较大，进而使得用户可能会观察到上述亮度差异。

本公开的至少一个实施例提供了一种显示面板及其信号读取方法、显示装置，该显示面板包括：第一像素单元组、第二像素单元组、第一n选一选择电路、第二n选一选择电路、第一感测线组和第二感测线组。第一像素单元组和第二像素单元组相邻设置；第一像素单元组包括n个依次相邻的第一像素电路，第一感测线组包括依次相邻的n条第一感测线，n个第一像素电路的感测信号输出端分别与n条第一感测线电连接；第二像素单元组包括n个依次相邻的第二像素电路，第二感测线组包括依次相邻的n条第二感测线，n个第二像素电路的感测信号输出端分别与n条第二感测线电连接；第一n选一选择电路包括第一控制端、第一信号输出端和n个第一信号输入端，第一控制端用于接收选择信号以依序选择n个第一信号输入端之一与第一信号输出端连接；第二n选一选择电路包括第二控制端、第二信号输出端和n个第二信号输入端，第二控制端用于接收选择信号以依序选择n个第二信号输入端之一与第二信号输出端连接；n个第一信号输入端分别与n条第一感测线电连接，n个第二信号输入端分别与n条第二感测线电连接；在与最后被选择的第一信号输入端连接的第一感测线以及与最先被选择的第二信号输入端连接的第二感测线之间设置的部分第一感测线和部分第二感测线的总数大于等于1，n为大于等于2的整数。

在一些示例中，在与最后被选择的第一信号输入端连接的第一感测线以及与最先被选择的第二信号输入端连接的第二感测线之间设置的部分第一感测线和部分第二感测线的总数小于等于n-1。

例如，本公开的至少一个实施例提供的显示面板及其信号读取方法以及显示装置可以降低相邻的像素电路驱动的发光元件的亮度的系统误差的差值的最大值。

图3a是本公开的至少一个实施例提供的显示面板的示意图。如图3a所示，该显示面板包括：第一像素单元组111、第二像素单元组112、第一n选一选择电路130、第二n选一选择电路140、第一感测线组121和第二感测线组122。如图3a所示，根据实际应用需求，显示面板还可以包括第一信号转换电路152和第二信号转换电路153；此处，n为大于等于2的整数。

例如，如图3a所示，显示面板包括显示区域101以及围绕显示面板的显示区域101设置周边区域，第一像素单元组111和第二像素单元组112位于显示区域101；第一n选一选择电路130、第二n选一选择电路140、第一信号转换电路152和第二信号转换电路153位于周边区域；第一感测线组121和第二感测线组122分别从显示面板的显示区域延伸至显示面板的周边区域。例如，第一n选一选择电路130、第二n选一选择电路140、第一信号转换电路152和第二信号转换电路153可以位于显示区域的一侧(例如，下侧)。需要说明的是，显示面板还可以不设置第一信号转换电路152和第一信号转换电路152，此种情况下，显示面板外部的第一信号转换电路152和第二信号转换电路153可以通过邦定分别与第一n选一选择电路130和第二n选一选择电路140电连接(例如，直接连接)。

例如，如图3a所示，第一像素单元组111和第二像素单元组112(例如，位于图3a的最左侧的第一像素单元组111和第二像素单元组112)相邻设置。需要说明的是，第一像素单元组111和第二像素单元组112相邻设置是指第一像素单元组111和第二像素单元未设置其他像素单元组或像素单元(有效的像素单元组或有效的像素单元)，本公开的其它“相邻设置”也具有类似的含义，不再赘述。例如，如图3a所示，第一n选一选择电路130和第二n选一选择电路140相邻设置；第一感测线组121和第二感测线组122相邻设置；第一信号转换电路152和第二信号转换电路153相邻设置。

例如，第一像素单元组111、第一n选一选择电路130和第一信号转换电路152在与第一方向d1交叉的第二方向d2上顺次布置，第二像素单元组112、第二n选一选择电路140和第二信号转换电路153在第二方向d2上顺次布置。例如，第一方向d1可以是显示面板的行方向或者显示面板的栅线的延伸方向，第二方向d2可以是显示面板的列方向或者显示面板的数据线的延伸方向。例如，第一方向d1垂直于第二方向d1。

例如，如图3a所示，显示面板可以包括多个第一像素单元组111和多个第二像素单元组112，并且多个第一像素单元组111和多个第二像素单元组112可以在第一方向d1上(也即，多个第一像素单元组111和多个第二像素单元组112的并列布置方向)上交替排布。对应地，显示面板可以包括多个第一n选一选择电路130、多个第二n选一选择电路140、多个第一感测线组121、多个第二感测线组122、多个第一信号转换电路152以及多个第二信号转换电路153；多个第一n选一选择电路130和多个第二n选一选择电路140可以在第一方向d1上交替排布；多个第一感测线组121和多个第二感测线组122可以在第一方向d1上交替排布；多个第一信号转换电路152和多个第二信号转换电路153可以在第一方向d1上交替排布。

例如，如图3a所示，多个第一像素单元组111的数目、多个第一n选一选择电路130的数目、多个第一感测线组121的数目以及多个第一信号转换电路152的数目彼此相等(例如，均等于m个，m为大于等于2的整数)；多个第二像素单元组112的数目、多个第二n选一选择电路140的数目、多个第二感测线组122的数目以及多个第二信号转换电路153的数目彼此相等(例如，均等于m个)。

为清楚起见，以下针对图3a所示的显示面板中位于最左侧的第一像素单元组111、第二像素单元组112、第一n选一选择电路130、第二n选一选择电路140、第一感测线组121、第二感测线组122、第一信号转换电路152以及第二信号转换电路153进行描述，显示面板中的其它第一像素单元组111、第二像素单元组112、第一n选一选择电路130、第二n选一选择电路140、第一感测线组121、第二感测线组122、第一信号转换电路152以及第二信号转换电路153既可以参照以下描述设置，也可以采用其它的相关设计，不再赘述。

如图3a所示，第一像素单元组111包括n列依次相邻的第一像素电路113，第一感测线组121包括依次相邻的n条第一感测线123，n列第一像素电路113的感测信号输出端分别与n条第一感测线123电连接(例如，直接连接)，由此，每列第一像素电路113的感测信号可以分时的提供给对应的一条第一感测线123。如图3a所示，第二像素单元组112包括n个依次相邻的第二像素电路114，第二感测线组122包括依次相邻的n条第二感测线124，n个第二像素电路114的感测信号输出端分别与n条第二感测线124电连接(例如，直接连接)，由此，每列第二像素电路114的感测信号可以分时的提供给对应的一条第二感测线124。例如，在显示区域的第j行像素电路(第一像素电路113和第二像素电路114)被选择时，每列像素电路(第一像素电路113或第二像素电路114)中被选择的像素电路(位于第j行的像素电路)输出的感测信号可以提供给对应的感测线。例如，j大于等于1小于等于显示区域中像素电路的行数。

例如，如图3a所示，n列第一像素电路113在第一方向d1上依次相邻，n条第一感测线123在第一方向d1上依次相邻，n列第二像素电路114在第一方向d1上依次相邻，n条第二感测线124在第一方向d1上依次相邻。需要说明的是，n条第一感测线123在第一方向d1上依次相邻是指n条第一感测线123在第一方向d1顺次布置，且相邻的第一感测线123之间未设置其它感测线(有效的感测线)，本公开的其它“依次相邻”也具有类似的含义，不再赘述。

需要说明的是，为清楚起见，图2a所示的每列第一像素电路113中第一像素的数目以及每列第二像素电路114中第二像素电路114的数目均为二，但本公开的实施例不限于此，根据实际应用需求，每列第一像素电路113中第一像素的数目以及每列第二像素电路114中第二像素电路114的数目还可以为540、1080、2160或其它适用的数目。

例如，图3a所示的每个像素电路(例如，n列第一像素电路113中每个第一像素电路113以及n列第二像素电路114中每个第二像素电路114)均可以采用图3b所示的3t1c像素电路，但本公开的实施例不限于此，根据实际应用需求，图3a所示的每个像素电路还可以采用图1a所示的像素电路、图1b所示的像素电路或其它适用的像素电路。为方便描述，图3b还示出了与像素电路相关的第一电源电压端vdd、第二电源电压端vss、感测线senl、数据线dl和发光元件el。

例如，如图3b所示，每个像素电路可以包括驱动晶体管t3、感测开关晶体管t2(其控制端为g2)、选通晶体管t1(其控制端为g1)以及存储电容cst；驱动晶体管t3的第二极和第一极被配置为分别连接至第一电源电压端vdd以及发光元件el的第一极；发光元件el的第二极连接到第二电源电压端vss；感测开关晶体管t2的第一极与驱动晶体管t3的第一极电连接；感测开关晶体管t2的第一极与感测线senl(例如，第一感测线123或第二感测线124)电连接(例如，直接相连)。感测线senl上具有寄生电容csc或者感测线senl上设置了额外的电容。例如，第一电源电压端vdd的电压值高于第二电源电压端vss的电压值。

例如，n个第一像素电路113的感测开关晶体管t2的第二极(也即，第一像素电路113的感测信号输出端)分别与n条第一感测线123电连接；n个第二像素电路114的感测开关晶体管t2的第二极(也即，第二像素电路114的感测信号输出端)分别与n条第二感测线124电连接。例如，n个第一像素电路113的感测开关晶体管t2的第二极分别与n条第一感测线123直接连接，n个第二像素电路114的感测开关晶体管t2的第二极分别与n条第二感测线124直接连接。

例如，如图3b所示，选通晶体管t1的第一极经由数据线dl与数据驱动电路(图中未示出)相连，以从数据驱动电路获取数据信号；选通晶体管t1的第二极与驱动晶体管t3的栅极和存储电容cst的第一端相连，以将所获取的数据信号写入驱动晶体管t3的栅极和存储电容cst的第一端；存储电容cst的第二端与驱动晶体管t3的第一极和感测开关晶体管t2的第一极相连，并被配置为存储数据信号。

图3c是本公开至少一个实施例提供的一种第一n选一选择电路130的示意图，图3d是本公开至少一个实施例提供的一种第二n选一选择电路140的示意图。例如，如图3a所示，第一n选一选择电路130包括第一控制端131、第一信号输出端132和n个第一信号输入端133(例如，133_1、133_2、……133_n-1和133_n)，第一控制端131用于接收选择信号以依序选择n个第一信号输入端133之一与第一信号输出端132连接；如图3b所示，第二n选一选择电路140包括第二控制端141、第二信号输出端142和n个第二信号输入端143(例如，143_1、143_2、……143_n-1和143_n)，第二控制端141用于接收选择信号以依序选择n个第二信号输入端143之一与第二信号输出端142连接；如图3a所示，n个第一信号输入端133分别与n条第一感测线123相连，n个第二信号输入端143分别与n条第二感测线124相连。

例如，彼此电连接的第一信号输入端133、第一感测线123和第一像素电路113具有相同的位置序号；彼此电连接的第二信号输入端143、第二感测线124和第二像素电路114具有相同的位置序号。例如，第一n选一选择电路130中在第一方向d1上位置序号为x的第一信号输入端133，第一感测线组121中在第一方向d1上位置序号为x的第一感测线123，以及在第一像素单元组111中在第一方向d1上位置序号为x的第一像素电路113彼此电连接。

例如，第一n选一选择电路130和第二n选一选择电路140的具体实现方式可以根据实际应用需求进行选择；为清楚起见，第一n选一选择电路130和第二n选一选择电路140的具体示例将在图4a和图5所示的示例进行描述。

需要说明的是，“依序选择”是指依照预定顺序选择。例如，依序选择n个第一信号输入端133之一与第一信号输出端132连接可以是指按照n个第一信号输入端133的位置排列顺序使得n个第一信号输入端133顺次与第一信号输出端132连接；依序选择n个第二信号输入端143之一与第二信号输出端142连接可以是指按照n个第二信号输入端143的位置排列顺序使得n个第二信号输入端143顺次与第二信号输出端142连接；例如，n个第一信号输入端133顺次与第一信号输出端132连接所依照的位置排列顺序与n个第二信号输入端143顺次与第二信号输出端142连接所依照的位置排列顺序可以相反。

在一个示例中，可以使得第一n选一选择电路130中沿第一方向d1的正方向(例如，沿从左到右方向)的第一个第一信号输入端133_1、第二个第一信号输入端133_2、……、第n-1个第一信号输入端133_n-1和第n个第一信号输入端133_n顺次与第一信号输出端132电连接；对应地，可以使得第二n选一选择电路140中沿第一方向d1的正方向(例如，沿从左到右方向)的第n个第二信号输入端143_n、第n-1个第二信号输入端143_n-1、……、第二个第二信号输入端143_2和第一个第二信号输入端143_1顺次与第二信号输出端142连接。此种情况下，在与第x个被选择的第一信号输入端133连接的第一感测线123以及与第x个被选择的第二信号输入端143连接的第二感测线124之间设置的部分第一感测线123和部分第二感测线124的总数等于2×(n-x)，也即，在与第x个被选择的第一信号输入端133电连接的第一像素电路113以及与第x个被选择的第二信号输入端143电连接的第二像素电路114之间设置的部分第一像素电路113和部分第二像素电路114的总数等于2×(n-x)，此处，x大于等于1且小于等于n；例如，在与第x个被选择的第一信号输入端133连接的第一感测线123以及与第x个被选择的第二信号输入端143连接的第二感测线124之间设置的第一感测线123的数目(n-x)，等于在与第x个被选择的第一信号输入端133连接的第一感测线123以及与第x个被选择的第二信号输入端143连接的第二感测线124之间设置的第二感测线124的数目(n-x)。例如，在与最后被选择的第一信号输入端133连接的第一感测线123以及与最后被选择的第二信号输入端143连接的第二感测线124之间设置的部分第一感测线123和部分第二感测线124的总数等于0。

在另一个示例中，可以使得第一n选一选择电路130中沿第一方向d1的正方向(例如，沿从左到右方向)的第n个第一信号输入端133_n、第n-1个第一信号输入端133_n-1、……、第二个第一信号输入端133_2和第一个第一信号输入端133_1顺次与第一信号输出端132电连接；对应地，可以使得第二n选一选择电路140中沿第一方向d1的正方向(例如，沿从左到右方向)的第一个第二信号输入端143_1、第二个第二信号输入端143_2、……、第n-1个第二信号输入端143_n-1和第n个第二信号输入端143_n顺次与第二信号输出端142连接。此种情况下，在与第x个被选择的第一信号输入端133连接的第一感测线123以及与第x个被选择的第二信号输入端143连接的第二感测线124之间设置的部分第一感测线123和部分第二感测线124的总数等于2×(x-1)，也即，在与第x个被选择的第一信号输入端133电连接的第一像素电路113以及与第x个被选择的第二信号输入端143电连接的第二像素电路114之间设置的部分第一像素电路113和部分第二像素电路114的总数等于2×(x-1)，此处，x大于等于1且小于等于n。例如，在与第x个被选择的第一信号输入端133连接的第一感测线123以及与第x个被选择的第二信号输入端143连接的第二感测线124之间设置的第一感测线123的数目(x-1)，等于在与第x个被选择的第一信号输入端133连接的第一感测线123以及与第x个被选择的第二信号输入端143连接的第二感测线124之间设置的第二感测线124的数目(x-1)。例如，在与最后被选择的第一信号输入端133连接的第一感测线123以及与最后被选择的第二信号输入端143连接的第二感测线124之间设置的部分第一感测线123和部分第二感测线124的总数等于2n-2。

需要说明的是，“依序选择”不限于以上两个示例，根据实际应用需求，还可以选用其它适用的预定顺序，只要在与最后被选择的第一信号输入端133连接的第一感测线123以及与最先被选择的第二信号输入端143连接的第二感测线124之间设置的部分第一感测线123和部分第二感测线124的总数大于等于1(例如，大于等于1小于等于n-1)；此种情况下，在与最后被选择的第一信号输入端133电连接的第一像素电路113以及与最先被选择的第二信号输入端143连接的第二像素电路114之间设置的部分第一像素电路113和部分第二像素电路114的总数大于等于1(例如，大于等于1小于等于n-1)。

例如，通过使得在与最后被选择的第一信号输入端133电连接的第一像素电路113以及与最先被选择的第二信号输入端143电连接的第二像素电路114之间设置的部分第一像素电路113和部分第二像素电路114的总数大于等于1(例如，大于等于1小于等于n-1)，与最后被选择的第一信号输入端133电连接的第一像素电路113以及与最先被选择的第二信号输入端143连接的第二像素电路114不相邻，此种情况下，尽管第一像素单元组111中第一像素电路113输出的具有最大系统误差的感测信号的系统误差以及第二像素单元中第二像素电路114输出的具有最小系统误差的感测信号的系统误差之间的差值例如保持不变，但是第一像素单元组111中输出了具有最大系统误差的感测信号的第一像素电路113与第二像素单元中输出了具有最小系统误差的第二像素电路114不相邻，由此可以降低相邻的像素电路驱动的发光元件的亮度的系统误差的差值的最大值。例如，在待显示的图像的各个图像子像素的灰阶彼此相同的情况下，本公开的至少一个实施例提供的显示面板可以降低相邻的第一像素电路113和第二像素电路114驱动的发光元件的亮度差异的最大值。

例如，第一信号转换电路152和第二信号转换电路153分别为模数转换电路，并分别被配置为将所接收的模拟信号转换为数字信号，以用于后续处理(例如，计算各个像素电路的驱动晶体管的阈值电压)。例如，如图3a所示，第一信号转换电路152的信号接收端与第一信号输出端132连接，第二信号转换电路153的信号接收端与第二信号输出端142连接。例如，在显示区域的某一行像素电路被扫描(被选择)时，第一信号转换电路152可以经由对应的第一感测线123依序接收第一像素单元组111中n个第一像素电路113的感测信号输出端输出的n个第一感测信号，并例如依序将所接收的n个第一感测信号转换的对应的第一数字信号；第二信号转换电路153可以经由对应的第二感测线124依序接收第二像素单元组112中n个第二像素电路114的感测信号输出端输出的n个第二感测信号，并例如依序将所接收的n个第二感测信号转换的对应的第二数字信号。

例如，根据实际应用需求，每根感测线和信号转换电路之间还可以设置检测电路(图中未示出)，也即，检测电路的一端与感测线相连，另一端与信号转换电路相连；检测电路可以基于采样信号获取特定时刻的感测线上的电压(模拟信号)，并将所获得的模拟信号提供给信号转换电路。例如，根据实际应用需求，检测电路的输出端还连接放大电路，检测电路输出的模拟信号经过放大之后，再提供给信号转换电路。例如，检测电路的两端可以分别与感测线和n选一选择电路之间相连，也可以分别与n选一选择电路和信号转换电路相连。

例如，显示面板还可以包括信号调整电路154。例如，在n个第一信号输入端133顺次与第一信号输出端132连接所依照的位置排列顺序与n个第二信号输入端143顺次与第二信号输出端142连接所依照的位置排列顺序相反的情况下，信号调整电路配置为将第二信号转换电路输出的信号或第一信号转换电路输出的信号在时间上逆序。例如，信号调整电路154可以基于fpga(现场可编程门阵列)或其它使用的可编程电路实现。例如，通过设置信号调整电路154，可以简化后续信号处理、信号存储和信号读取的至少一个的难度。

在一个示例中，信号调整电路154被配置为与第二信号转换电路153的信号输出端相连，并被配置为将第二信号转换电路153接收的信号(数字信号)在时间上逆序，以使得信号调整电路154输出的n个第二感测信号在时间上的排序与对应的n个第二像素电路114的位置排列顺序一致。例如，第二信号转换电路153可以将在时间上按照下述第一排列顺序的信号转换成按照下述第二排列顺序的信号，此处，第一排列顺序是指：沿第一方向d1的正方向(例如，沿从左到右方向)的第n个第二像素电路114输出的第二感测信号，第n-1个第二像素电路114输出的第二感测信号、……、第二个第二像素电路114输出的第二感测信号以及第一个第二像素电路114输出的第二感测信号在时间上由先向后排布；第二排列顺序是指：沿第一方向d1的正方向(例如，沿从左到右方向)的第一个第二像素电路114输出的第二感测信号，第二个第二像素电路114输出的第二感测信号、……、第n-1个第二像素电路114输出的第二感测信号以及第一个第二像素电路114输出的第n感测信号在时间上由先向后排布。

在另一个示例中，信号调整电路154被配置为与第一信号转换电路152的信号输出端相连，并被配置为将第一信号转换电路152接收的信号(数字信号)在时间上逆序，以使得信号调整电路154输出的n个第一感测信号在时间上的排序与对应的n个第一像素电路113的位置排列顺序一致。

需要说明的是，在“依序选择”对应于其它适用的预定顺序的情况下，信号调整电路154还配置为使得第一像素单元组中的位于同一行的多个第一像素电路输出的第一感测信号在时间上的排布顺序与该第一像素单元组中的位于同一行的多个第一像素电路在第一方向上的排布顺序一致；信号调整电路154还配置为使得第二像素单元组中的位于同一行的多个第二像素电路输出的第二感测信号在时间上的排布顺序与该第二像素单元组中的位于同一行的多个第二像素电路在第一方向上的排布顺序一致。

例如，如图3a所示，显示面板还可以包括运算电路155，运算电路155被配置为与第一信号转换电路152、第二信号转换电路153和信号调整电路154中的两个相连(例如，与第一信号转换电路152和第二信号转换电路153相连或者与第一信号转换电路152和信号调整电路154相连)，以接收第一感测信号和第二感测信号，并基于第一感测信号获取第一像素单元组111中各个第一像素电路113的阈值电压，以及基于第二感测信号获取第二像素单元组112中各个第二像素电路114的阈值电压。例如，各个第一像素电路113的阈值电压和各个第二像素电路114的阈值电压可以分别用于对各个第一像素电路113和各个第二像素电路114的阈值补偿中。例如，各个第一像素电路113的阈值电压和各个第二像素电路114的阈值电压可以存储在存储器中。

在另一个示例中，存储器被配置为存储第一感测信号和第二感测信号，此种情况下，存储器与第一信号转换电路152、第二信号转换电路153和信号调整电路154中的两个相连。

例如，在对各个第一像素电路113和各个第二像素电路114的阈值补偿中，控制器(例如，时序控制器)配置为接收各个第一像素电路113的第一数据信号和阈值电压以及各个第二像素电路114的第二数据信号和阈值电压，并配置为基于第一数据信号和第一像素电路113的阈值电压获取补偿后的第一数据信号，基于第二数据信号和第二像素电路114的阈值电压获取补偿后的第二数据信号，上述补偿后的第一数据信号和补偿后的第二数据信号被配置为提供给数据驱动电路，数据驱动电路被配置为将上述补偿后的第一数据信号和补偿后的第二数据信号转换为对应的模拟数字信号，并将上述对应的模拟数字信号提供给显示面板的各个第一像素电路113和第二像素电路114。

在一些示例中，上述运算电路155、第一信号转换电路152、第二信号转换电路153、信号调整电路154、存储器、控制器和数据驱动电路例如可以集成在一个集成电路中，该集成电路可以直接设置在显示面板上或者通过邦定与显示面板电连接。

图4a是图3a所示的显示面板的一个示例的示意图，图4b示出了图4a所示的第一n选一选择电路130的示意图，图4c示出了图4b所示的第二n选一选择电路140的示意图。

例如，如图4a和图4b所示，第一控制端131包括n个依次相邻的第一选择信号端134；如图4a和图4c所示，第二控制端141包括n个依次相邻的第二选择信号端144。

例如，如图4a-图4c所示，显示面板还包括n条选择控制线151；对应于第x个被选择的第一信号输入端133的第一选择信号端134以及对应于第x个被选择的第二信号输入端143的第二选择信号端144与相同的选择控制线151相连。此种情况下，选择信号包括n个选择子信号；对应于第x个被选择的第一信号输入端133的第一控制端131以及对应于第x个被选择的第二信号输入端143的第二控制端141接收相同的选择子信号。

需要说明的是，本公开的实施例提供对应于第x个被选择的第一信号输入端133的第一选择信号端134以及对应于第x个被选择的第二信号输入端143的第二选择信号端144与相同的选择控制线151不限于设置为与同一选择控制线相连的形式，根据实际应用需求，两者还可以与不同的选择控制线相连，只要保证对应于第x个被选择的第一信号输入端133的第一控制端131以及对应于第x个被选择的第二信号输入端143的第二控制端141接收相同的选择子信号即可。

例如，如图4a-图4c所示，第一n选一选择电路130包括n个依次相邻的第一选择子电路135，第二n选一选择电路包括n个依次相邻的第二选择子电路145；n个第一选择子电路135的每个包括控制端、第一端和第二端，n个第一选择子电路135的每个的控制端与n个第一选择信号端134的对应的一个相连，n个第一选择子电路135的每个的第一端与n个第一信号输入端133中对应的一个相连，n个第一选择子电路135的每个的第二端与第一信号输出端132相连；n个第二选择子电路145的每个包括控制端、第一端和第二端，n个第二选择子电路145的每个的控制端与n个第二选择信号端144的对应的一个相连，n个第二选择子电路145的每个的第一端与n个第二信号输入端143中对应的一个相连，n个第二选择子电路145的每个的第二端与第二信号输出端142相连。

需要说明的是，本公开的至少一个实施例提供的显示面板不限于采用图4b所示的第一n选一选择电路，根据实际应用需求，还可以采用图4d所示的第一n选一选择电路1。图4d示出了本公开的至少一个实施例提供的另一种第一n选一选择电路130的示意图。

如图4d所示，第一n选一选择电路130还包括第一解码电路170，第一解码电路170包括c个信号输入端171和n个信号输出端172，在c个信号输入端171接收二进制信号时，c＝ceil(log2(n))，ceil(log2(n))表示对log2(n))进行向下取整。例如，在n＝5-8时，c＝3；n＝9-16时，c＝4。此种情况下，如图4d所示，第一控制端131包括c个第一选择信号端134，选择信号包括c个选择子信号；第一解码电路170的c个信号输入端171分别与c个第一选择控制端134的相连，第一解码电路170的n个信号输出端172分别与n个选择子电路的控制端相连；第一解码电路170配置为基于所接收的信号使得第一解码电路170的对应的一个信号输出端172输出有效信号，并使得第一解码电路170的其它信号输出端172输出无效信号，由此使得第一n选一选择电路130可以依序选择n个第一信号输入端133之一与第一信号输出端132连接。对应地，第二n选一选择电路140还包括第二解码电路(图中未示出)，第二解码电路包括c个信号输入端和n个信号输出端，此处不再赘述。

需要说明的是，信号输入端171不限于接收二进制信号，还可以根据m进制信号(例如，十进制信号或者十六进制信号)，此种情况下，c＝ceil(logm(n))，ceil(logm(n))表示对logm(n))进行向下取整。

例如，如图4a所示，每个选择子电路(例如，n个第一选择子电路135和n个第二选择子电路145的每个)可以实现为晶体管，晶体管的栅极、第一极和第二极分别被配置为选择子电路的控制端、第一端和第二端。需要说明的是，每个选择子电路不限于包括图4a所述的一个晶体管，根据实际应用需求，每个选择子电路还可以包括两个多个晶体管的组合或者可以包括其它适用的电路结构。例如，多个选择子电路选用的晶体管具有相同的导通特性，多个选择子电路选用的晶体管例如均为n型晶体管或者均为p型晶体管。

例如，如图4a所示，第x个被选择的第一信号输入端133对应的第一选择子电路135以及第x个被选择的第二信号输入端143对应的第二选择子电路145位于同一行；对应地，第x个被选择的第一信号输入端133对应的第一控制端131以及第x个被选择的第二信号输入端143对应的第一控制端131位于同一行。

需要说明的是，n选一电路(第一n选一电路和第二n选一电路)不限于图4a所示的示例，n选一电路还可以采用其它适用的电路结构，此处不再赘述。

需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除作为控制端的栅极，直接描述了其中一极为第一端，另一极为第二端，所以本公开实施例中全部或部分晶体管的第一端和第二端根据需要是可以互换的。例如，本公开实施例的晶体管的第一端可以为源极，第二端可以为漏极；或者，晶体管的第一端为漏极，第二端为源极。此外，按照晶体管的特性区分可以将晶体管分为n型和p型晶体管，本公开的实施例对晶体管的类型不作限定，本领域技术人员可以根据实际需要利用n型和/或p型晶体管实现本公开中的实施例。

本公开的至少一个实施例还提供了一种用于本公开任一实施例提供的显示面板的信号读取方法，其包括：通过第一n选一选择电路依序选择n个第一信号输入端之一与第一信号输出端连接；通过第二n选一选择电路依序选择n个第二信号输入端之一与第二信号输出端连接。

图5是本公开的至少一个实施例提供的显示面板的信号读取方法的示意性流程图，该信号读取方法包括以下的步骤s100和s200。

步骤s100：通过第一n选一选择电路依序选择n个第一信号输入端之一与第一信号输出端连接。

步骤s200：通过第二n选一选择电路依序选择n个第二信号输入端之一与第二信号输出端连接。

例如，在与第x个被选择的第一信号输入端连接的第一感测线以及与第x个被选择的第二信号输入端连接的第二感测线之间设置的部分第一感测线和部分第二感测线的总数等于2×(n-x)或者2×(x-1)；也即，在与第x个被选择的第一信号输入端电连接的第一像素电路以及与第x个被选择的第二信号输入端电连接的第二像素电路之间设置的部分第一像素电路和部分第二像素电路的总数等于2×(n-x)或者2×(x-1)此处，x大于等于1且小于等于n。例如，上述显示面板的信号读取方法可参见显示面板的实施例，在此不再赘述。

例如，步骤s100在多个第一像素的驱动晶体管的第一极的电压较为稳定，且多个第一像素的驱动晶体管截止之前执行。例如，每个第一像素的驱动晶体管的第一极的电压与该第一像素的驱动晶体管截止后的第一极的电压(源极电压)的比值大于90％(例如，大于95％、大于98％、大于99％或者大于99.5％)。

例如，步骤s200在多个第二像素的驱动晶体管的第一极的电压较为稳定，且多个第二像素的驱动晶体管截止之前执行。例如，每个第二像素的驱动晶体管的第一极的电压与该第二像素的驱动晶体管截止后的第一极的电压(源极电压)的比值大于90％(例如，大于95％、大于98％、大于99％或者大于99.5％)。

本公开的至少一个实施例还提供了一种显示装置，其包括本公开任一实施例提供的显示面板。

图6是本公开的至少一个实施例提供的显示装置10的示例性框图。例如，如图6所示，该显示装置10包括显示面板100。

例如，图7示出了图6所示的显示装置10的示意图。例如，如图7所示，该显示装置10包括显示面板100的像素电路、信号转换器adc、数据线dl、感测线senl和控制装置120，显示装置10具有显示区域和围绕显示区域设置的周边区域；显示装置10的显示区域包括多个像素单元，每个像素单元可以包括像素电路，显示装置10所包括的像素单元例如可以排布成阵列，相应地像素电路例如可以排布成阵列。需要说明的是，为清楚起见，显示装置10仅示出了一个像素电路，但本公开的实施例不限于此。

如图7所示，控制装置120设置在位于显示区域之外的周边区域。例如，显示装置10还可以包括也设置在周边区域的数据驱动电路130、检测电路140和扫描驱动电路(未示出)。

例如，像素电路可以采用图3b所示的像素电路、图1a所示的像素电路、图1b所示的像素电路或其它适用的像素电路或其它适用的像素电路，像素电路的具体结构此处不再赘述。如图7所示，像素电路包括驱动晶体管t3、感测开关晶体管t2(其控制端为g2)和选通晶体管t1(其控制端为g1)，该驱动晶体管包括第一极，该感测线senl与驱动晶体管t3的第一极电连接。

例如，检测电路140配置为从感测线senl读取第一感测电压。例如，检测电路140可以为采样电路，采样电路可提供采样信号samp，并可经由感测开关晶体管t2从驱动晶体管t3的第一极获取第一感测电压。

显示装置10例如还包括选择信号生成器(图中未示出)，该选择信号生成器被配置为响应控制装置120的控制信号生成选择信号。

例如，控制装置120配置为基于信号转换器adc提供的感测信号或者利用基于信号转换器adc获取的感测信号获取的阈值信号(阈值电压)对显示面板的各个像素电路进行阈值补偿(例如，生成用于显示面板的各个像素电路的补偿后的信号)。

例如，控制装置120还配置为控制数据驱动电路130和检测电路140。例如，数据驱动电路130配置为根据实际应用需求在不同的时刻提供补偿后的数据电压。扫描驱动电路用于提供感测开关晶体管t2和选通晶体管t1的扫描信号，以控制感测开关晶体管t2和选通晶体管t1的导通状态(例如，导通或截止)。

需要说明的是，为描述方便，本公开的一些实施例引入了信号输入端、信号输出端等，但本领域技术人员可以理解，信号输入端、信号输出端等是信号传输所经由的路径，并不要求在显示面板中存在例如焊盘结构作为信号输入端、信号输出端等。在一些示例中，如图4a所示，信号输入端、信号输出端等可以与感测线一体化形成，不再赘述。

虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。