移位寄存器及其驱动方法、栅极驱动电路、显示装置与流程

[0001]
本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。


背景技术：

[0002]
goa(gate driver on array，阵列基板行驱动)是一种将栅极驱动电路集成于阵列基板上的技术；其中，goa电路中包括多级级联的goa单元，每一级goa单元(即移位寄存器)与一行栅线相连接，用于向该栅线输出栅极扫描信号，通过多级级联的goa单元实现对显示面板中的多条栅线的逐行扫描。
[0003]
对于goa电路中的每一级goa单元而言，其一般包括多个晶体管、电容等，并通过晶体管、电容对上拉节点(pu)和下拉节点(pd)的电位进行控制，以保证goa单元在输出阶段输出扫描信号。然而，移位寄存器中的部分晶体管，尤其是与下拉节点(pd)连接的下拉晶体管，因长时间受偏压(stress)的影响，加速了其阈值电压的漂移，容易导致goa电路出现异常输出的问题。


技术实现要素：

[0004]
本发明的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，能够解决因下拉晶体管长时间受偏压(stress)而导致的异常输出的问题。
[0005]
为达到上述目的，本发明的实施例采用如下技术方案：
[0006]
本发明实施例提供一种移位寄存器，包括上拉节点和下拉节点，所述移位寄存器还包括第一下拉晶体管、第二下拉晶体管、选择控制子电路；所述第一下拉晶体管的栅极与所述选择控制子电路连接，第一极与第一电压端连接，第二极与信号输出端连接；所述第二下拉晶体管的栅极与所述选择控制子电路连接，第一极与所述第一电压端连接，第二极与所述信号输出端连接；所述选择控制子电路还与所述下拉节点连接；所述选择控制子电路配置为：将所述下拉节点交替与所述第一下拉晶体管的栅极和所述第二下拉晶体管的栅极之间导通。
[0007]
在一些实施例中，所述选择控制子电路还与第一控制时钟信号端和第二控制时钟信号端连接；所述选择控制子电路还配置为：在所述第一控制时钟信号端和所述第二控制时钟信号端的时钟信号的控制下，将所述下拉节点交替与所述第一下拉晶体管的栅极和所述第二下拉晶体管的栅极之间导通。
[0008]
在一些实施例中，所述选择控制子电路包括第九晶体管和第十晶体管；所述第九晶体管的栅极与所述第一控制时钟信号端连接，第一极与所述下拉节点连接，第二极与所述第一下拉晶体管的栅极连接；所述第十晶体管的栅极与所述第二控制时钟信号端连接，第一极与所述下拉节点连接，第二极与所述第二下拉晶体管的栅极连接。
[0009]
在一些实施例中，所述移位寄存器还包括：第一控制子电路、第二控制子电路；所述第一控制子电路与第二电压端、所述上拉节点、所述下拉节点、所述第一电压端连接；所
述第一控制子电路配置为：在所述上拉节点和所述第一电压端的控制下，将所述第一电压端的电压输出至所述下拉节点；所述第一控制子电路还配置为：在所述上拉节点和所述第二电压端的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；所述第二控制子电路与所述上拉节点、所述下拉节点、所述第一电压端连接；所述第二控制子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述上拉节点。
[0010]
在一些实施例中，所述第一控制子电路包括第四晶体管、第五晶体管、第六晶体管、第七晶体管；所述第四晶体管的栅极和第一极均与所述第二电压端连接，第二极与控制节点连接；所述第五晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端连接，第二极与所述控制节点连接；所述第六晶体管的栅极与所述控制节点连接，第一极与所述第二电压端，第二极与所述下拉节点连接；所述第七晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端，第二极与所述下拉节点连接；所述第二控制子电路包括第八晶体管；所述第八晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接。
[0011]
在一些实施例中，所述移位寄存器还包括：输入子电路、复位子电路、输出子电路、初始化子电路；所述输入子电路与信号输入端、所述上拉节点、第二电压端连接；所述输入子电路配置为：在所述信号输入端的电压的控制下，将所述第二电压端的电压输出至所述上拉节点；所述复位子电路与复位信号端、所述上拉节点、所述第一电压端连接；所述复位子电路配置为：在所述复位信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述输出子电路与第一时钟信号端、所述上拉节点、所述信号输出端连接；所述输出子电路配置为：在所述上拉节点的电压的控制下，将所述第一时钟信号端的电压输出至所述信号输出端；所述初始化子电路与初始化信号端、所述上拉节点、所述第一电压端连接；所述初始化子电路配置为：在所述初始化信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点。
[0012]
在一些实施例中，所述输入子电路包括第一晶体管；所述第一晶体管的栅极与所述信号输入端连接，第一极与所述第二电压端连接，第二极与所述上拉节点连接；所述初始化子电路包括第二晶体管；所述第二晶体管的栅极与所述初始化信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述复位子电路包括第三晶体管；所述第三晶体管的栅极与所述复位信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述输出子电路包括第十一晶体管和第一电容；所述第十一晶体管的栅极与所述上拉节点连接，第一极与所述第一时钟信号端连接，第二极与所述信号输出端连接；所述第一电容的第一极与所述上拉节点连接，第二极与所述信号输出端连接。
[0013]
本发明一些实施例还提供一种栅极驱动电路，包括多级级联的如前述的移位寄存器。
[0014]
本发明一些实施例还提供一种显示装置，包括如前述的栅极驱动电路。
[0015]
本发明一些实施例还提供一种如前述的移位寄存器的驱动方法，包括：控制选择控制子电路，将下拉节点交替与第一下拉晶体管的栅极和第二下拉晶体管的栅极之间导通。
[0016]
在一些实施例中，在所述选择控制子电路还与第一控制时钟信号端和第二控制时钟信号端连接的情况下，所述控制选择控制子电路，将下拉节点交替与第一下拉晶体管的
栅极和第二下拉晶体管的栅极之间导通包括：向所述第一控制时钟信号端输入第一控制时钟信号，向所述第二控制时钟信号端输入第二控制时钟信号，选择控制子电路在所述第一控制时钟信号和所述第二控制时钟信号的控制下，将下拉节点交替与第一下拉晶体管的栅极和第二下拉晶体管的栅极之间导通；其中，所述第一控制时钟信号与所述第二控制时钟信号为一组反相的时钟信号。
[0017]
在一些实施例中，所述第一控制时钟信号、所述第二控制时钟信号的占空比为50％；所述第一控制时钟信号和所述第二控制时钟信号的周期为1s～20s。
[0018]
本发明实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，该移位寄存器包括上拉节点和下拉节点，还包括第一下拉晶体管、第二下拉晶体管、选择控制子电路；第一下拉晶体管的栅极与选择控制子电路连接，第一极与第一电压端连接，第二极与信号输出端连接；第二下拉晶体管的栅极与选择控制子电路连接，第一极与第一电压端连接，第二极与信号输出端连接；选择控制子电路还与下拉节点连接；选择控制子电路配置为：将下拉节点交替与第一下拉晶体管的栅极和第二下拉晶体管的栅极之间导通。
[0019]
相比于相关技术中，采用一个下拉晶体管在下拉节点的控制下进行工作，容易使得下拉晶体管因长时间受偏压影响造成阈值电压发生漂移，导致输出异常的问题而言，本发明的移位寄存器通过选择控制电路控制下拉节点交替与两个下拉晶体管(第一下拉晶体管的栅极和第二下拉晶体管的栅极)之间导通，这样一来，移位寄存器的长时间驱动过程中，第一下拉晶体管和第二下拉晶体管在下拉节点的控制下，交替进行工作(导通)，也即第一下拉晶体管和第二下拉晶体管分时承受偏压，进而减缓了第一下拉晶体管和第二下拉晶体管发生阈值电压漂移的几率，提高了移位寄存器的输出稳定性，增强了栅极驱动电路的信赖性。
附图说明
[0020]
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]
图1为本发明实施例提供的一种显示面板的结构示意图；
[0022]
图2为本发明实施例提供的一种显示面板的电路结构示意图；
[0023]
图3为本发明实施例提供的一种移位寄存器的结构示意图；
[0024]
图4为本发明实施例提供的一种移位寄存器的结构示意图；
[0025]
图5为本发明实施例提供的一种移位寄存器的结构示意图；
[0026]
图6为本发明实施例提供的一种移位寄存器的结构示意图；
[0027]
图7为本发明实施例提供的一种栅极驱动电路的结构示意图；
[0028]
图8为本发明实施例提供的一种移位寄存器的时序控制示意图。
具体实施方式
[0029]
下面将结合本申请实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0030]
除非另外定义，本申请实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
[0031]
此外，本申请中，“上”、“下”、“左”、“右”、“水平”以及“竖直”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。
[0032]
本发明实施例提供一种显示装置，该显示装置可以为电视、手机、电脑、笔记本电脑、平板电脑、个人数字助理(personal digital assistant，pda)、车载电脑等。该显示装置包括框架、设置于框架内的显示面板、电路板、显示驱动ic以及其他电子配件等。
[0033]
上述显示面板可以为：液晶显示面板(liquid crystal display，简称lcd)、有机发光二极管(organic light emitting diode，简称oled)显示面板、量子点发光二极管(quantum dot light emitting diodes，简称qled)显示面板、微发光二极管(micro light emitting diodes，简称micro led)显示面板等，本发明对此不做具体限定。
[0034]
oled显示面板因其具有自发光、轻薄、功耗低、高对比度、高色域、可实现柔性显示等优点，受到广泛的关注，oled显示面板也被誉为新一代显示技术。本发明以下实施例均是以上述显示面板为oled显示面板为例，对本发明进行说明的。
[0035]
图1为本发明实施例提供的一种oled显示面板的示意图。参考图1，该显示面板001包括：显示区1(active area，aa；简称aa区；也可称为有效显示区)和围绕显示区1一圈设置的周边区2。
[0036]
另外，如图1所示，显示面板001在显示区1中设置有多个亚像素(sub pixel)p。该多个亚像素p至少包括：第一颜色亚像素、第二颜色亚像素和第三颜色亚像素。其中，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。
[0037]
为了方便说明，本申请中，上述多个亚像素p是以矩阵形式排列为例进行的说明。在此情况下，将沿水平方向x排列成一排的亚像素p称为同一行亚像素；将沿竖直方向y排列成一排的亚像素p称为同一列亚像素。
[0038]
如图2所示，显示面板001在显示区1中的每一亚像素p中均设置有像素驱动电路s(也可以称为像素电路)。该像素驱动电路s包括晶体管和电容。其中，图2中仅是示意的以该像素驱动电路s为2t1c(一个驱动晶体管md、一个开关晶体管ms、一个电容cst)结构为例说明，本发明中像素驱动电路的具体结构不做限定，例如还可以采用3t1c、4t1c等结构。其中，如图2所示，在显示面板001中位于同行的像素驱动电路s的开关晶体管ms的栅极与同一栅线(gate line)gl连接，位于同列的像素驱动电路s的开关晶体管ms的一极(例如源极)与同一数据线(data line)dl连接。
[0039]
此外，如图1或图2所示，显示面板001在周边区2中还设置有：与栅线gl连接的栅极
驱动电路01，以及与数据线dl连接的数据驱动电路02。通过栅极驱动电路01逐行开启像素驱动电路s，并在一行像素驱动电路s开启时，通过数据驱动电路02将像素数据电压写入至该行的各像素驱动电路s中，以进行画面显示。
[0040]
在一些实施例中，如图1或图2所示，栅极驱动电路01可以设置在沿栅线gl的延伸方向上的周边区2，数据驱动电路02可以设置在沿数据线线dl的延伸方向上的周边区2。
[0041]
在一些实施例中，上述栅极驱动电路01可以为goa(gate driver on array，goa)电路，也即上述栅极驱动电路01直接集成在显示面板001的阵列基板中。在一些实施例中，上述栅极驱动电路01可以为栅极驱动ic，通过绑定(bonding)的方式安装在显示面板001的阵列基板中。
[0042]
相比于将栅极驱动电路01设置为栅极驱动ic而言，将栅极驱动电路01设置为goa电路，一方面，可以降低制作成本；另一方面，还可以窄化显示装置的边框宽度。以下实施例均是以上述栅极驱动电路01为goa电路对本发明进行说明的。
[0043]
需要说明的是的，图1和图2仅是示意的，以显示面板001在周边区2的单侧设置栅极驱动电路01，从单侧逐行依次驱动各栅线gl，即单侧驱动为例进行说明的。在另一些实施例中，显示面板001可以在周边区2中沿栅线gl的延伸方向上的两个侧边分别设置栅极驱动电路，通过两个栅极驱动电路同时从两侧逐行依次驱动各栅线gl，即双侧同时驱动。在另一些实施例中，显示面板001可以在周边区2中沿栅线gl的延伸方向上的两个侧边，分别设置栅极驱动电路，通过两个栅极驱动电路从两侧逐行交替依次驱动各栅线gl，即双侧交叉驱动。本发明以下实施例均是以单侧驱动为例进行说明的。
[0044]
如图2所示，前述的栅极驱动电路01包括n级级联的移位寄存器(rs1、rs2
……
rs(n))；在此情况下，显示面板001中包括n级级联的移位寄存器(rs1、rs2
……
rs(n))分别一一对应连接的n条栅线(g1、g2
……
g(n))，其中，n为正整数。
[0045]
在此基础上，可以理解到，对于栅极驱动电路01中的移位寄存器(也可以称为goa单元)本身而言，如图3所示，其内部均设置有上拉节点pu和下拉节点pd，通过对上拉节点pu和下拉节点pd的电位控制，实现移位寄存器的正常输出。其中，在移位寄存器的工作过程中，上拉节点pu和下拉节点pd的电位始终互为一组反相电位；也可以说上拉节点pu和下拉节点pd始终是一个开启，另一个关闭。例如，在上拉节点pu为高电位(开启)时，下拉节点pd为低电位(关闭)；在上拉节点pu为低电位(关闭)时，下拉节点pd为高电位(开启)。
[0046]
在此基础上，如图3所示，本发明实施例提供的移位寄存器还包括第一下拉晶体管m12、第二下拉晶体管m13、选择控制子电路100。
[0047]
第一下拉晶体管m12的栅极与选择控制子电路100连接，第一下拉晶体管m12的第一极与第一电压端vgl连接，第一下拉晶体管m12的第二极与信号输出端output(下文以及附图均简写为oput)连接。
[0048]
第二下拉晶体管m13的栅极与选择控制子电路100连接，第二下拉晶体管m13的第一极与第一电压端vgl连接，第二下拉晶体管m13的第二极与信号输出端oput连接。
[0049]
选择控制子电路100在与第一下拉晶体管m12的栅极和第二下拉晶体管m13的栅极连接以外，还与下拉节点pd连接。该选择控制子电路100配置为：将下拉节点pd交替与第一下拉晶体管m12的栅极和第二下拉晶体管m13的栅极之间导通。
[0050]
相比于相关技术中，采用一个下拉晶体管在下拉节点pd的控制下进行工作，容易
使得下拉晶体管因长时间受偏压影响造成阈值电压发生漂移，导致输出异常的问题而言，本发明的移位寄存器通过选择控制电路控制下拉节点pd交替与两个下拉晶体管(第一下拉晶体管m12的栅极和第二下拉晶体管m13的栅极)之间导通，这样一来，移位寄存器的长时间驱动过程中，第一下拉晶体管m12和第二下拉晶体管m13在下拉节点pd的控制下，交替进行工作(导通)，也即第一下拉晶体管和第二下拉晶体管分时承受偏压，进而减缓了第一下拉晶体管和第二下拉晶体管发生阈值电压漂移的几率，提高了移位寄存器的输出稳定性，增强了栅极驱动电路的信赖性。
[0051]
以下实施例对上述选择控制子电路100的设置情况作进一步的说明。
[0052]
在一些实施例中，如图4所示，上述选择控制子电路100在与第一下拉晶体管m12的栅极、第二下拉晶体管m13的栅极、下拉节点pd连接以外，还与第一控制时钟信号端clkm和第二控制时钟信号端clkn连接。在此情况下，该选择控制子电路100还配置为：在第一控制时钟信号端clkm和第二控制时钟信号端clkn的时钟信号的控制下，将下拉节点pd交替与第一下拉晶体管m12的栅极和第二下拉晶体管m13的栅极之间导通。
[0053]
示例的，如图5所示，在一些实施例中，选择控制子电路100可以包括第九晶体管m9和第十晶体管m10。其中，第九晶体管m9的栅极与第一控制时钟信号端clkm连接，第九晶体管m9的第一极与下拉节点pd连接，第九晶体管m9的第二极与第一下拉晶体管m12的栅极连接。第十晶体管m10的栅极与第二控制时钟信号端clkn连接，第十晶体管m10的第一极与下拉节点pd连接，第十晶体管m10的第二极与第二下拉晶体管m12的栅极连接。
[0054]
基于此，在移位寄存器的驱动过程，可以通过向第一控制时钟信号端clkm和第二控制时钟信号端clkn输入一组反相的时钟信号，能够使得第九晶体管m9和第十晶体管m10交替导通，进而使得第一下拉晶体管m12的栅极和第二下拉晶体管m13的栅极交替与下拉节点pd之间导通。
[0055]
此外，如图5所示，在一些实施例中，本发明的移位寄存器还可以包括：第一控制子电路1041、第二控制子电路1042。
[0056]
第一控制子电路1041与第二电压端vdd、上拉节点pu、下拉节点pd、第一电压端vgl连接。该第一控制子电路1041配置为：在上拉节点pu和第一电压端vgl的控制下，将第一电压端vgl的电压输出至下拉节点pd。该第一控制子电路1041还配置为：在上拉节点pu和第二电压端vdd的电压的控制下，将第二电压端vdd的电压输出至下拉节点pd。
[0057]
第二控制子电路1042与上拉节点pu、下拉节点pd、第一电压端vgl连接。该第二控制子电路1042配置为：在下拉节点pd的电压的控制下，将第一电压端vgl的电压输出至上拉节点pu。
[0058]
示例的，如图5所示，在一些实施例中，上述第一控制子电路1041可以包括第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7。
[0059]
第四晶体管m4的栅极和第一极均与第二电压端vdd连接，第四晶体管m4的第二极与控制节点pd_cn连接。第五晶体管m5的栅极与上拉节点pu连接，第五晶体管m5的第一极与第一电压端vgl连接，第五晶体管m5的第二极与控制节点pd_cn连接。第六晶体管m6的栅极与控制节点pd_cn连接，第六晶体管m6的第一极与第二电压端vdd，第六晶体管m6的第二极与下拉节点pd连接。第七晶体管m7的栅极与上拉节点pu连接，第七晶体管m7的第一极与第一电压端vgl，第七晶体管m7的第二极与下拉节点pd连接。
[0060]
示例的，如图5所示，在一些实施例中，上述第二控制子电路1042可以包括第八晶体管m8。其中，第八晶体管m8的栅极与下拉节点pd连接，第八晶体管m8的第一极与第一电压端vgl连接，第八晶体管m8的第二极与上拉节点pu连接。
[0061]
此处需要说明的是，本发明相关技术中提供的一种ac(交流)模型的移位寄存器而言，其内部设置有两个下拉晶体管，同时设置有两组如前述的第一控制子电路和第二控制子电路，并且通过该两组第一控制子电路和第二控制子电路控制两个下拉晶体管的交替工作。以图5中示出第一控制子电路和第二控制子电路为例，采用两组第一控制子电路和第二控制子电路的情况下，则需要设置10个晶体管。
[0062]
相比之下，本发明实施例中可以仅通过设置一组第一控制子电路1041和第二控制子电路1042，并结合选择控制子电路100实现两个下拉晶体管(m12和m13)的交替工作；以图5中示出的移位寄存器为例，可以看出本发明中第一控制子电路1041、第二控制子电路1042、选择控制子电路100共采用7个晶体管。也就是说，在达到同样的技术效果的前提下，本发明的移位寄存器中采用的晶体管的数量减少，进而有利于显示面板的窄边框设计以及成本的降低。
[0063]
在此基础上，本领域的技术人员应当理解到，对于移位寄存器自身而言，其在包括前述的选择控制子电路100、第一下拉晶体管m12、第二下拉晶体管m13、第一控制子电路1041、第二控制子电路1042的基础上，还包括与上拉节点pu、下拉节点pd连接的其他相关的控制电路，本发明对此不作具体限定，实际中可以根据需求选择设置合适的相关电路即可。
[0064]
示例的，本发明实施例提供一种具体的移位寄存器结构，如图6所示，该移位寄存器在包括选择控制子电路100、第一下拉晶体管m12、第二下拉晶体管m13、第一控制子电路1041、第二控制子电路1042的基础上，还可以包括：输入子电路101、初始化子电路102、复位子电路103、输出子电路105。
[0065]
如图6所示，在一些实施例中，上述输入子电路101与信号输入端input(下文以及附图均简写为iput)、上拉节点pu、第二电压端vdd连接。该输入子电路101配置为：在信号输入端iput的电压的控制下，将第二电压端vdd的电压输出至上拉节点pu。
[0066]
示例的，如图6所示，在一些实施例中，上述输入子电路101包括第一晶体管m1。第一晶体管m1的栅极与信号输入端iput连接，第一晶体管m1的第一极与第二电压端vdd连接，第一晶体管m1的第二极与上拉节点pu连接。
[0067]
如图6所示，在一些实施例中，上述初始化子电路102与初始化信号端trst(total reset)、上拉节点pu、第一电压端vgl连接。该初始化子电路102配置为在初始化信号端trst的电压的控制下，将第一电压端vgl的电压输出至上拉节点pu。
[0068]
示例的，如图6所示，在一些实施例中，上述初始化子电路102包括第二晶体管m2。第二晶体管m2的栅极与初始化信号端trst连接，第二晶体管m2的第一极与第一电压端vgl连接，第二晶体管m2的第二极与上拉节点pu连接。
[0069]
如图6所示，在一些实施例中，上述复位子电路103与复位信号端rst(reset)、上拉节点pu、第一电压端vgl连接。该复位子电路103配置为：在复位信号端rst的电压的控制下，将第一电压端vgl的电压输出至上拉节点pu。
[0070]
示例的，如图6所示，在一些实施例中，上述复位子电路103包括第三晶体管m3。第三晶体管m3的栅极与复位信号端rst连接，第三晶体管m3的第一极与第一电压端vgl连接，
第三晶体管m3的第二极与上拉节点pu连接。
[0071]
如图6所示，在一些实施例中，上述输出子电路105与第一时钟信号端clk、上拉节点pu、信号输出端oput连接。该输出子电路105配置为：在上拉节点pu的电压的控制下，将第一时钟信号端clk的电压输出至信号输出端oput。
[0072]
示例的，如图6所示，在一些实施例中，上述输出子电路105可以包括第十一晶体管m11和第一电容c1。其中，第十一晶体管m11的栅极与上拉节点pu连接，第十一晶体管m11的第一极与第一时钟信号端clk连接，第十一晶体管m11的第二极与信号输出端oput连接。第一电容c1的第一极与上拉节点pu连接，第一电容c1的第二极与信号输出端oput连接。
[0073]
以下以栅极驱动电路01采用图6中的移位寄存器级联而成为例，对移位寄存器之间的具体级联方式进行示意的说明。
[0074]
示例的，如图7所示，在一些实施例中，第一级移位寄存器rs1与起始信号端stv连接。第i级移位寄存器rsi的信号输入端iput与第i-1级移位寄存器rs(i-1)的信号输出端oput连接；其中，2≤i≤n；i为正整数的变量。第j级移位寄存器rsj的复位信号端rst与第j+1级移位寄存器rs(j+1)的信号输出端oput连接；1≤j≤n-1；j为正整数的变量。最后一级移位寄存器的复位信号端rst单独设置。
[0075]
另外，如图7中示出的栅极驱动电路10可以采用2时钟信号模型。也即在阵列基板的周边区2中设置有2条时钟信号线(ck1、ck2)，该2条时钟信号线周期性的、依次与级联的移位寄存器(rs1、rs2
……
rs(n))的时钟信号端clk连接。但本发明并不限制于此，在一些实施例中也可以采用4时钟信号模型、6时钟信号模型、8时钟信号模型、10时钟信号模型等。
[0076]
此外，阵列基板上还设置有：与各级移位寄存器(rs1、rs2
……
rs(n))中，与初始化信号端trst连接的初始化信号线(图7中同样采用trst表示)，与第一电压端vgl连接的第一电压信号线(图7中同样采用vgl表示)，与第二电压端vdd连接的第二电压信号线(图7中同样采用vdd表示)。
[0077]
本发明实施例还提供一种关于前述的移位寄存器的驱动方法。
[0078]
该移位寄存器的驱动方法包括：控制选择控制子电路100，将下拉节点pu交替与第一下拉晶体管m12的栅极和第二下拉晶体管m13的栅极之间导通。
[0079]
示例的，在如图4中示出的选择控制子电路100与第一控制时钟信号端clkm和第二控制时钟信号端clkn连接的情况下，上述控制选择控制子电路100，将下拉节点pu交替与第一下拉晶体管m12的栅极和第二下拉晶体管m13的栅极之间导通可以包括：
[0080]
参考图6和图8，向第一控制时钟信号端clkm输入第一控制时钟信号，向第二控制时钟信号端clkn输入第二控制时钟信号，选择控制子电路在第一控制时钟信号和第二控制时钟信号的控制下，将下拉节点pu交替与第一下拉晶体管m12的栅极和第二下拉晶体管m13的栅极之间导通。其中，第一控制时钟信号与第二控制时钟信号为一组反相的时钟信号。
[0081]
在一些实施例中，上述互为反相的第一控制时钟信号和第二控制时钟信号的占空比均为50％；且第一控制时钟信号和第二控制时钟信号的周期为1s～20s。
[0082]
示例的，在一些实施例中，第一控制时钟信号和第二控制时钟信号的周期可以为1s；也即第一下拉晶体管m12和第二下拉晶体管m13在每1s内交替开启一次(即两者各开启0.5s)。在一些实施例中，第一控制时钟信号和第二控制时钟信号的周期可以为20s；也即第一下拉晶体管m12和第二下拉晶体管m13在每20s内交替开启一次(即两者各开启10s)；在一
些实施例中，第一控制时钟信号和第二控制时钟信号的周期可以为10s；也即第一下拉晶体管m12和第二下拉晶体管m13在每10s内交替开启一次(即两者各开启5s)。
[0083]
在此基础上，以下以图7中的栅极驱动电路10采用图6中示出的移位寄存器为例，并参考图8的时序控制图，以第一级移位寄存器rs1为例，对本发明实施例中提供的移位寄存器，在一图像帧内不同阶段的驱动过程进行说明。
[0084]
图8中的iput1、oput1、rst1、pu1、pd1表示：第一级移位寄存器的信号输入端、信号输出端、复位信号端、上拉节点、下拉节点。由图7可知，第一级移位寄存器rs1的信号输入端iput1与起始信号端stv连接，第一级移位寄存器的复位信号端rst1与第二级移位寄存器rs2的信号输出端oput2连接。
[0085]
移位寄存器在一图像显示帧内包括输入阶段s1、输出阶段s2、复位阶段s3。
[0086]
以下均是以在整个图像显示帧内下拉节点pd与第一下拉晶体管m12的栅极处于导通状态为例进行说明(即在第一控制时钟信号端clkm输入第一控制时钟信号的控制，第九晶体管m9处于导通状态)。
[0087]
在输入阶段s1：
[0088]
参考图6、图7、图8，在来自起始信号端stv(信号输入端iput1)的电压的控制下，输入子电路101开启，将第二电压端vdd的电压输出至上拉节点pu1。在上拉节点pu1的电压的控制下，输出子电路105开启，将来自时第一时钟信号端clk(即第一时钟信号线ck1)的电压输出至信号输出端oput1。另外，在上拉节点pu1的电压的控制下，通过第一控制子电路1041将第一电压端vgl的电压输出至下拉节点pd1。
[0089]
示例的，在一些实施例中，参考图6、图7、图8，在来自起始信号端stv(信号输入端iput1)的高电平电压的控制下，第一晶体管m1开启，将第二电压端vdd的高电平电压输出至上拉节点pu1。在上拉节点pu1的高电平电压的控制下，第一电容c1进行充电，第十一晶体管m11导通，将来自时第一钟信号端clk(即第一时钟信号线ck1)的低电平电压输出至信号输出端oput1。另外，在上拉节点pu1的高电平电压的控制下，第七晶体管m7导通，将第一电压端vgl的电压输出至下拉节点pd1。
[0090]
需要说明的是，在该输入阶段t1，尽管第四晶体管m4在第二电压端vdd的高电平电压的控制下，处于常开状态，但是在一些实施例中，可以制作第五晶体管m5的沟道长宽比大于第四晶体管m4的沟道长宽比，以保证在该输入阶段t1，第五晶体管m5导通，将第一电压端vgl的低电平电压输出控制节点pd_cn，保证第六晶体管m6截止。
[0091]
在输出阶段s2：
[0092]
参考图6、图7、图8，在上拉节点pu1的高电平电压的控制下，输出子电路105开启，将第一时钟信号端clk(即第一时钟信号线ck1)的电压输出至信号输出端oput1。另外，在上拉节点pu1的电压的控制下，通过第一控制子电路1041将第一电压端vgl的电压输出至下拉节点pd1。
[0093]
示例的，在一些实施例中，参考图6、图7、图8，在该输出阶段s2，第一电容c1将在输入阶段s1存储的电荷释放至上拉节点pu1，在上拉节点pu1的高电平电压的控制下，第十一晶体管m11导通，将来自时钟信号端clk(即第一时钟信号线ck1)的高电平电压作为扫描信号输出信号输出端oput1。另外，可以理解的是，第一电容c1在信号输出端oput1输出的高电平电压(扫描信号)的作用下，通过自身的耦合自举作用会进一步的抬升上拉节点pu1的电
位。
[0094]
另外，在该输出阶段t2，在上拉节点pu1的高电平电压的控制下，第七晶体管m7导通，将第一电压端vgl的低电平电压输出至下拉节点pd1。并且在该输出阶段s2，第四晶体管m4、第五晶体管m5导通，第六晶体管m6截止。
[0095]
在复位阶段s3：
[0096]
参考图6、图7、图8，在来自复位信号端rst1(也即第二级移位寄存器rs2的信号输出端oput2的输出信号)的电压的控制下，复位子电路103开启，将第一电压端vgl的电压输出至上拉节点pu1。在上拉节点pu1和第二电压端vdd的电压的控制下，通过第一控制子电路1041将第二电压端vdd的电压输出至下拉节点pd1。在下拉节点pd1的电压的控制下，第二控制子电路1042开启，将第一电压端vgl的电压输出至上拉节点pu1。
[0097]
另外，在选择控制子电路100的控制下，下拉节点pd1与第一下拉晶体管m12的栅极之间导通，在此情况下，在下拉节点pd1的电压的控制下，第一下拉晶体管m12导通，将第一电压端vgl的电压输出至信号输出端oput1。
[0098]
示例的，在一些实施例中，参考图6、图7、图8，在该复位阶段s3，在来自复位信号端rst1的高电平电压的控制下，第三晶体管m3导通，将第一电压端vgl1的低电平电压输出至上拉节点pu1。在上拉节点pu1的低电平电压和第二电压端vdd的高电平电压的控制下，第五晶体管m5和第七晶体管m7截止，第四晶体管m4和第六晶体管m6导通，将第二电压端vdd的高电平电压输出至下拉节点pd1。在下拉节点pd1的高电平电压的控制下，第八晶体管m8导通，将第一电压端vgl的电压输出至上拉节点pu1。
[0099]
另外，在第一控制时钟信号端clkm的电压的控制下，第九晶体管m9处于导通状态，将下拉节点pd1的高电平电压传输至第十二晶体管m12的栅极，第十二晶体管m12导通，将第一电压端vgl的电压输出信号输出端oput1。在第二控制时钟信号端clkn的电压的控制下，第十晶体管m10处于截止状态。
[0100]
在此基础上，对于栅极驱动电路01(也即各级移位寄存器)而言：在一图像显示帧结束时(也即下一图像显示帧开始之前)，还设置有初始化阶段。
[0101]
在上述初始化阶段中，在来自初始化信号端trst的电压的控制下，各级移位寄存器中的初始化子电路102同时开启，将第一电压端vgl的电压输出至上拉节点pu。
[0102]
示例的，在一些实施例中，在初始化阶段中，在来自初始化信号端trst的高电平电压的控制下，各级移位寄存器中的第二晶体管m2均导通，将第一电压端vgl的低电平电压输出至上拉节点pu，以对各级移位寄存器中的上拉节点pu整体初始化，使得显示装置在进入每一图像显示帧时，栅极驱动电路01中的各级移位寄存器的上拉节点pu均处于初始化状态，从而保证在驱动过程中的稳定输出，进而保证显示画面的稳定性。
[0103]
需要说明的是，上述晶体管可以为增强型晶体管，也可以为耗尽型晶体管；上述晶体管的第一极可以为源极，第二极可以为漏极，或者上述晶体管的第一极可以为漏极，第二极为源极，本发明对此不作限定。
[0104]
还需要说明的是，上述晶体管可以为n型晶体管，也可以为p型晶体管；本发明上述实施例中晶体管的通、断过程均是以所有晶体管为n型晶体管，第一电压端vgl为低电平电压(其值可以相同，也可以不同)；第二电压端vdd为高电平电压(其值可以相同，也可以不同)。当所有晶体管均为p型时，需要对各个控制信号进行翻转即可。
[0105]
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
[0106]
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。