扫描驱动器和具有该扫描驱动器的显示装置的制作方法

本专利申请要求于2018年8月21日提交的第10-2018-0097610号韩国专利申请的优先权和权益，该韩国专利申请出于所有目的通过引用包含于此，如在此充分阐述的一样。

发明的示例性实施例/实施方式总体上涉及一种显示装置，更具体地，涉及一种用于稳定地输出扫描信号和/或感测信号的扫描驱动器，以及一种具有该扫描驱动器的显示装置。

背景技术：

使用液晶的液晶显示器(lcd)、有机发光显示器(oled)等用作显示装置。

近来，由于氧化物半导体晶体管具有比非晶硅晶体管高的迁移率并且通过比多晶硅晶体管的工艺温度低的温度的工艺容易应用于大面积，因此氧化物半导体晶体管作为用于显示面板的薄膜晶体管已经成为人们关注的焦点。然而，由于氧化物半导体晶体管对光敏感，所以氧化物半导体晶体管具有其元件特性变化的弱点。此外，氧化物半导体层因曝光而劣化，因此，氧化物半导体晶体管的阈值电压会偏移。

因此，需要能够稳定地操作而不管这种晶体管的特性的变化的显示装置。

在本背景技术部分中公开的上述信息仅用于理解发明构思的背景，因此，它可能包含不构成现有技术的信息。

技术实现要素：

示例性实施例提供一种包括用于确保扫描信号输出的可靠性的泄漏控制电路的扫描驱动器。

示例性实施例还提供了一种包括用于确保扫描信号和感测信号的可靠性的泄漏控制电路的扫描驱动器。

示例性实施例还提供了一种具有所述扫描驱动器的显示装置。

发明构思的其他特征将在下面的描述中进行阐述，并且部分地通过描述将是明显的，或者可以通过发明构思的实践而获知。

根据示例性实施例，提供了一种扫描驱动器，所述扫描驱动器包括均被构造为输出扫描信号的多个级，其中，第n(n为自然数)级包括：第一输入电路，被构造为响应于前一级的进位信号来控制第一节点的电压，前一级的进位信号供应到第一输入端子；第二输入电路，被构造为响应于下一级的进位信号来控制第一节点的电压，下一级的进位信号供应到第二输入端子；第一控制电路，被构造为响应于下一级的进位信号来控制第一输出端子的电压，第一输出端子输出第n扫描信号；第一输出电路，结合到扫描时钟输入端子、进位时钟输入端子、供应第一电源的第一电力输入端子和供应第二电源的第二电力输入端子，第一输出电路响应于第一节点的电压和第二节点的电压而将第n扫描信号和第n进位信号分别输出到第一输出端子和进位输出端子，第n扫描信号与供应到扫描时钟输入端子的扫描时钟信号对应，第n进位信号与供应到进位时钟输入端子的进位时钟信号对应；第二输出电路，结合到感测时钟输入端子和第二电力输入端子，第二输出电路响应于第一节点的电压和第二节点的电压而输出与供应到感测时钟输入端子的感测时钟信号对应的第n感测信号；以及泄漏控制电路，被构造为响应于第n扫描信号和第n感测信号来将供应到第三输入端子的控制电压供应到第一输入电路和第二输入电路。

扫描驱动器还可以包括：第二控制电路，被构造为响应于第二节点的电压将第一节点的电压保持为栅极截止电压；以及第三控制电路，被构造为响应于扫描时钟信号和第n进位信号来控制第二节点的电压。

第一输入电路和第二输入电路、第一控制电路至第三控制电路、第一输出电路和第二输出电路以及泄漏控制电路可以被构造有氧化物半导体晶体管。

泄漏控制电路可以包括：第1a晶体管，结合在第三输入端子与第三节点之间，第1a晶体管具有接收第n扫描信号的栅电极；以及第1b晶体管，结合在第三输入端子与第三节点之间，第1b晶体管具有接收第n感测信号的栅电极。

控制电压可以是静态电压，所述静态电压等于或大于扫描时钟信号的栅极导通电压且小于第一节点处升高的电压。

第一输入电路、第二输入电路和第二控制电路中的每者可以包括串联结合的多个晶体管。第三节点可以对应于串联结合的多个晶体管中的各个晶体管的公共节点。第1a晶体管和第1b晶体管中的至少一者可以将控制电压供应到第三节点。

第一输入电路可以包括在第一输入端子与第一节点之间串联结合的多个第二晶体管，所述多个第二晶体管具有共同结合到第一输入端子的栅电极。第二晶体管的公共节点可以电结合到第三节点。

第二输入电路可以包括在第一节点与第二电力输入端子之间串联结合的多个第三晶体管，所述多个第三晶体管具有共同结合到第二输入端子的栅电极。第三晶体管的公共节点可以电结合到第三节点。

根据另一示例性实施例，提供了一种扫描驱动器，所述扫描驱动器包括均被构造为输出扫描信号的多个级，其中，第n(n为自然数)级包括：多个第二晶体管，串联结合在第一输入端子与第一节点之间，前一级的进位信号供应到第一输入端子，所述多个第二晶体管具有共同结合到第一输入端子的栅电极；多个第三晶体管，串联结合在第一节点与第二电力输入端子之间，第二电源供应到第二电力输入端子，所述多个第三晶体管具有共同结合到第二输入端子的栅电极，下一级的进位信号供应到第二输入端子；第五晶体管，结合在时钟输入端子与输出第n扫描信号的第一输出端子之间，扫描时钟信号供应到时钟输入端子，第五晶体管具有结合到第一节点的栅电极；第六晶体管，结合在第一输出端子与第一电力输入端子之间，第一电源供应到第一电力输入端子，第六晶体管具有结合到第二节点的栅电极；以及第一晶体管，结合在第三输入端子与第三节点之间，控制电压供应到第三输入端子，第一晶体管具有接收第n扫描信号的栅电极，其中，第二晶体管的公共节点和第三晶体管的公共节点电结合到第三节点。

控制电压可以是静态电压，所述静态电压等于或大于供应到时钟输入端子的扫描时钟信号的栅极导通电压且小于第一节点处升高的电压。

扫描驱动器还可以包括结合在第一输出端子与第一电力输入端子之间的第四晶体管，第四晶体管具有结合到第二输入端子的栅电极。第四晶体管可以将第一输出端子的电压放电为第一电源的电压。

扫描驱动器还可以包括：第七晶体管，结合在时钟输入端子与输出第n进位信号的进位输出端子之间，第七晶体管具有结合到第一节点的栅电极；第八晶体管，结合在进位输出端子与第二电力输入端子之间，第八晶体管具有结合到第二节点的栅电极；以及电容器，结合在第一节点与第一输出端子之间。

扫描驱动器还可以包括：多个第九晶体管，串联结合在第一节点与第二电力输入端子之间，所述多个第九晶体管具有共同结合到第二节点的栅电极。第九晶体管的公共节点可以电结合到第三节点。

扫描驱动器还可以包括：第十晶体管，结合在时钟输入端子与第二节点之间；第十一晶体管，结合在第二节点与第二电力输入端子之间；以及第十二晶体管和第十三晶体管，串联结合在时钟输入端子与第一电力输入端子之间。第十晶体管的栅电极可以结合到第十二晶体管和第十三晶体管的公共节点，第十二晶体管的栅电极可以结合到时钟输入端子，并且第十一晶体管的栅电极和第十三晶体管的栅电极可以共同结合到进位输出端子。

第一电源和第二电源可以被设定为栅极截止电压。第二电源的电压电平可以小于第一电源的电压电平。

扫描驱动器还可以包括：第十四晶体管，结合在感测时钟输入端子与输出第n感测信号的第二输出端子之间，感测时钟信号供应到感测时钟输入端子，第十四晶体管具有结合到第一节点的栅电极；以及第十五晶体管，结合在第二输出端子与第二电力输入端之间，第十五晶体管具有结合到第二节点的栅电极。

根据又一示例性实施例，提供了一种扫描驱动器，所述扫描驱动器包括均被构造为输出扫描信号的多个级，其中，第n(n为自然数)级包括：第一输入电路，被构造为响应于前一级的进位信号来控制第一节点的电压，前一级的进位信号供应到第一输入端子；第二输入电路，被构造为响应于下一级的进位信号来控制第一节点的电压，下一级的进位信号供应到第二输入端子；第一控制电路，被构造为响应于下一级的进位信号来控制输出端子的电压，输出端子输出第n扫描信号；输出电路，结合到时钟输入端子、供应第一电源的第一电力输入端子和供应第二电源的第二电力输入端子，输出电路响应于第一节点的电压和第二节点的电压而将第n扫描信号和第n进位信号分别输出到输出端子和进位输出端子；以及泄漏控制电路，被构造为响应于第n扫描信号和第n进位信号中的一者来将供应到第三输入端子的控制电压供应到第一输入电路和第二输入电路。

泄漏控制电路可以包括结合在第三输入端子与第三节点之间的第一晶体管，第一晶体管具有接收第n扫描信号的栅电极。

控制电压可以是静态电压，所述静态电压等于或大于供应到时钟输入端子的扫描时钟信号的栅极导通电压且小于第一节点处升高的电压。

控制电压可以等于供应到时钟输入端子的扫描时钟信号。

扫描驱动器还可以包括：第二控制电路，被构造为响应于第二节点的电压将第一节点的电压保持为栅极截止电压；以及第三控制电路，被构造为响应于扫描时钟信号和第n进位信号来控制第二节点的电压。

根据又一示例性实施例，提供了一种显示装置，所述显示装置包括多个像素，分别结合到扫描线、感测线、读出线和数据线；扫描驱动器，包括多个级，以将扫描信号和感测信号分别供应到扫描线和感测线；数据驱动器，被构造为将数据信号供应到数据线；以及补偿器，被构造为基于从读出线提供的感测值而产生用于补偿像素的劣化的补偿值，其中，所述多个级之中的第n(n为自然数)级包括：第一输入电路，被构造为响应于前一级的进位信号来对第一节点的电压进行预充电，前一级的进位信号供应到第一输入端子；第二输入电路，被构造为响应于下一级的进位信号来对第一节点的电压进行放电，下一级的进位信号供应到第二输入端子；第一控制电路，被构造为响应于下一级的进位信号来对第一输出端子的电压进行放电，第一输出端子输出第n扫描信号；第一输出电路，结合到扫描时钟输入端子和进位时钟输入端子，第一输出电路响应于第一节点的电压和第二节点的电压而将第n扫描信号和第n进位信号分别输出到第一输出端子和进位输出端子，第n扫描信号与供应到扫描时钟输入端子的扫描时钟信号对应，第n进位信号与供应到进位时钟输入端子的进位时钟信号对应；第二输出电路，结合到感测时钟输入端子，第二输出电路响应于第一节点的电压和第二节点的电压来将与供应到感测时钟输入端子的感测时钟信号对应的第n感测信号输出到第二输出端子；以及泄漏控制电路，被构造为响应于第n扫描信号和第n感测信号来将供应到第三输入端子的控制电压供应到第一输入电路和第二输入电路，其中，像素和扫描驱动器被构造有氧化物半导体晶体管。

泄漏控制电路可以包括：第1a晶体管，结合在第三输入端子与第三节点之间，第1a晶体管具有接收第n扫描信号的栅电极；以及第1b晶体管，结合在第三输入端子与第三节点之间，第1b晶体管具有接收第n感测信号的栅电极。泄漏控制电路可以防止第一输入电路、第二输入电路和第二控制电路从第一节点的漏电流。控制电压可以是静态电压，所述静态电压等于或大于扫描时钟信号的栅极导通电压且小于第一节点处升高的电压。

扫描时钟信号、进位时钟信号和感测时钟信号可以在显示时段中以同一时序输出，并且在感测时段中以不同时序输出。

第n级还可以包括：第二控制电路，被构造为响应于第二节点的电压将第一节点的电压保持为栅极截止电压；以及第三控制电路，被构造为响应于扫描时钟信号将扫描时钟信号传输到第二节点，并然后响应于第n进位信号将栅极截止电压供应到第二节点。

在根据本公开的扫描驱动器中，具有高电位的控制电压响应于扫描信号和感测信号而供应到对应级的第三节点，从而可以使从第一节点到与第一节点结合的晶体管的电流泄漏最小化。因此，可以实现扫描驱动器对由于包括在级中的晶体管的劣化导致的阈值电压变化的强的抵抗。

此外，即使长时间使用包括氧化物半导体晶体管的显示装置，也可以确保扫描信号和感测信号的稳定输出，并且可以改善显示装置的可靠性。

将理解的是，前面的总体描述和下面的详细描述都是示例性和解释性的，并且旨在提供对所要求保护的发明的进一步解释。

附图说明

附图示出了发明的示例性实施例，并且与描述一起用于解释发明构思，其中附图被包括以提供对发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分。

图1是示出根据实施例的显示装置的框图。

图2是示出包括在图1的显示装置中的像素的示例的电路图。

图3是示出根据实施例的扫描驱动器的示例的图。

图4是示出包括在图1的显示装置中的晶体管的示例的剖视图。

图5是示出包括在图3的扫描驱动器中的级的示例的电路图。

图6是示出图5的级的操作的示例的时序图。

图7是示出包括在图5的级中的第一节点的电压变化的示例的图。

图8是示出包括在图3的扫描驱动器中的级的另一示例的电路图。

图9是示出包括在图3的扫描驱动器中的级的又一示例的电路图。

图10是示出包括在图3的扫描驱动器中的级的又一示例的电路图。

图11是示出根据实施例的显示装置的框图。

图12是示出包括在图11的显示装置中的像素的示例的电路图。

图13是示出结合到包括在图11的显示装置中的扫描驱动器的级的端子的示例的图。

图14是示出图13的级的示例的电路图。

图15是示出图13的级的操作的示例的波形图。

具体实施方式

在下面的描述中，出于解释的目的，阐述了许多具体细节以提供对发明的各种示例性实施例或实施方式的彻底的理解。如在此所使用的“实施例”和“实施方式”是采用在此公开的一个或更多个发明构思的装置或方法的非限制性示例的可互换的词。然而，明显的是，可以在没有这些具体细节或者在具有一个或更多个等同布置的情况下实施各种示例性实施例。在其他情况下，为了避免使各种示例性实施例不必要地模糊，以框图形式示出了公知的结构和装置。此外，各种示例性实施例可以不同，但不必是排他的。例如，在不脱离发明构思的情况下，示例性实施例的具体形状、构造和特性可以在另一示例性实施例中使用或实现。

除非另有说明，否则示出的示例性实施例将被理解为提供可以在实践中实现发明构思的一些方式的不同细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，可以对各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或共同地称为“元件”或“多个元件”)进行另外组合、分离、互换和/或重新布置。

通常在附图中提供交叉阴影线和/或阴影的使用以使相邻元件之间的边界清晰。如此，除非说明，否则交叉阴影线或阴影的存在和不存在都不表达或表示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其他特性、属性、性质等的任何偏好或者要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大元件的尺寸和相对尺寸。当示例性实施例可以不同地实施时，可以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。

当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指存在中间元件或不存在中间元件的情况下的物理连接、电连接和/或流体连接。此外，d1轴、d2轴和d3轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴)，并且可以以更宽的含义进行解释。例如，d1轴、d2轴和d3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“x、y和z中的至少一个(种/者)”和“从由x、y和z组成的组中选择的至少一个(种/者)”可以理解为仅x、仅y、仅z或者x、y和z中的两个(种/者)或更多个(种/者)的任何组合，诸如，以xyz、xyy、yz和zz为例。如在这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和全部组合。

虽然在此可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。

为了描述性目的，可以在此使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……上面”、“较高的”、“侧”(例如，如在“侧壁”中)等的空间相对术语，由此来描述如附图中示出的一个元件与另一(其他)元件的关系。空间相对术语意图包括设备在使用、操作和/或制造中除了附图中描绘的方位之外的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件或特征随后将被定位为“在”所述其他元件或特征“上方”。因此，示例性术语“在……下方”可以包括上方和下方两种方位。此外，设备可以被另外定位(例如，旋转90度或者在其他方位处)，如此，相应地解释在此使用的空间相对描述语。

在此使用的术语是出于描述特定实施例的目的，而不意图进行限制。如在此所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还要注意的是，如在此使用的，术语“基本”、“大约”和其他类似的术语被用作近似的术语而不是作为程度的术语，如此，它们被用来解释将由本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。

在此参照作为理想化示例性实施例和/或中间结构的示意图的剖视图和/或分解图示来描述各种示例性实施例。如此，将预期出现例如由制造技术和/或公差引起的图示的形状的变化。因此，在此公开的示例性实施例不应必须被解释为局限于具体示出的区域的形状，而是将包括由例如制造导致的形状上的偏差。以这种方式，附图中示出的区域在本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不意图进行限制。

如本领域中惯常的，以功能块、单元和/或模块的形式，在附图中描述并示出一些示例性实施例。本领域技术人员将理解的是，这些块、单元和/或模块通过诸如逻辑电路的电子(或光学)电路、离散组件、微处理器、硬线电路、存储器元件、布线连接等物理地实施，其可以利用基于半导体的制造技术或其他制造技术来形成。在通过微处理器或其他类似的硬件来实施块、单元和/或模块的情况下，可以利用软件(例如，微代码)对它们进行编程和控制，以执行在此所讨论的各种功能，并且可以可选地通过固件和/或软件来驱动它们。还想到的是，每个块、单元和/或模块可以通过专用硬件实施，或者作为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个编程的微处理器和相关电路)的组合来实施。此外，在不脱离发明构思的范围的情况下，一些示例性实施例的每个块、单元和/或模块可以物理地分离成两个或更多个交互的且离散的块、单元和/或模块。此外，在不脱离发明构思的范围情况下，一些示例性实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。

除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员通常理解的含义相同的含义。术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想的或过于形式化的含义进行解释，除非这里明确地如此定义。

图1是示出根据实施例的显示装置的框图。

参照图1，显示装置1000可以包括扫描驱动器100、像素单元200、数据驱动器300和时序控制器400。

显示装置1000可以利用有机发光显示器、液晶显示器、量子点显示器等实施。显示装置1000可以是平板显示器、柔性显示器、弯曲显示器、可折叠显示器或可弯曲显示器。此外，显示装置1000可以应用于透明显示器、头戴式显示器、可穿戴式显示器等。

时序控制器400可以产生与从外部供应的同步信号对应的数据驱动控制信号dcs和扫描驱动控制信号scs。由时序控制器400产生的数据驱动控制信号dcs可以供应到数据驱动器300，由时序控制器400产生的扫描驱动控制信号scs可以供应到扫描驱动器100。

源起始信号和时钟信号可以包括在数据驱动控制信号dcs中。源起始信号控制数据的采样起始时间。时钟信号可以用于控制采样操作。

扫描起始信号和时钟信号可以包括在扫描驱动控制信号scs中。扫描起始信号控制扫描信号的第一时序。时钟信号可以用于移位扫描起始信号。

扫描驱动器100可以从时序控制器400接收扫描驱动控制信号scs。供应有扫描驱动控制信号scs的扫描驱动器100将扫描信号供应到扫描线sl1至sli(i为自然数)。在示例中，扫描驱动器100可以顺序地将扫描信号供应到扫描线sl1至sli。当将扫描信号顺序供应到扫描线sl1至sli时，可以以水平线为单位选择像素10(在图1中表示为p)。为此，扫描信号可以被设定为栅极导通电压(例如，逻辑高电平)，使得可以导通包括在像素10中的晶体管。

数据驱动器300可以供应有来自时序控制器400的数据驱动控制信号dcs。供应有数据驱动控制信号dcs的数据驱动器300可以将数据信号供应到数据线dl1至dlj(j为自然数)。供应到数据线dl1至dlj的数据信号可以供应到由扫描信号选择的像素10。为此，数据驱动器300可以将数据信号供应到数据线dl1至dlj以与扫描信号同步。

像素单元200包括结合到扫描线sl1至sli和数据线dl1至dlj的像素10。像素单元200可以供应有来自外部的第一驱动电源elvdd和第二驱动电源elvss。

另外，虽然图1中示出了i条扫描线sl1至sli，但本公开不限于此。在示例中，对应于像素10的电路结构，可以在像素单元200中另外形成一条或更多条扫描线、一条或更多条发射控制线、一条或更多条读出线、一条或更多条感测线等。

在实施例中，包括在显示装置1000中的晶体管可以利用n型氧化物薄膜晶体管来实施。例如，氧化物薄膜晶体管可以是低温多晶氧化物(ltpo)薄膜晶体管。然而，这仅仅是说明性的，而n型晶体管不限于此。例如，包括在晶体管中的有源图案(半导体层)可以包括无机半导体(例如，非晶硅和多晶硅)、有机半导体等。

然而，这仅仅是说明性的，并且包括在显示装置1000中的至少一个晶体管可以用p型晶体管代替。例如，p型晶体管可以是p沟道金属氧化物半导体(pmos)晶体管。

图2是示出包括在图1的显示装置中的像素的示例的电路图。

参照图2，像素10可以包括有机发光二极管oled、第一晶体管(驱动晶体管)t1、第二晶体管t2和存储电容器cst。

有机发光二极管oled的阳极电极可以结合到第一晶体管t1的第二电极，有机发光二极管oled的阴极电极可以结合到第二驱动电源elvss。有机发光二极管oled产生具有与从第一晶体管t1供应的电流的量对应的预定亮度的光。

第一晶体管t1的第一电极可以结合到第一驱动电源elvdd，第一晶体管t1的第二电极可以结合到有机发光二极管oled的阳极电极。第一晶体管t1的栅电极可以结合到第十节点n10。对应于第十节点n10的电压，第一晶体管t1控制流过有机发光二极管oled的电流的量。

第二晶体管t2的第一电极可以结合到数据线dlk，第二晶体管t2的第二电极可以结合到第十节点n10。第二晶体管t2的栅电极可以在将扫描信号s[n]供应到扫描线sln时导通，以将数据信号(数据电压)data从数据线dlk传输到第十节点n10。

存储电容器cst可以结合在第十节点n10与有机发光二极管oled的阳极电极之间。存储电容器cst存储第十节点n10的电压。

另外，在本公开的实施例中，像素10不限于图2中示出的电路结构。例如，像素10可以用供应有扫描信号、发射控制信号和感测信号中的至少一个的各种类型的电路来实施。

图3是示出根据本公开的实施例的扫描驱动器的示例的图。

参照图3，扫描驱动器100可以包括多个级st1、st2、st3、st4、……。

级st1、st2、st3、st4、……可以响应于扫描起始信号stv而分别输出扫描信号s[1]、s[2]、s[3]、s[4]、……。例如，第n级可以将第n扫描信号s[n]输出到第n扫描线sln。用于控制第一扫描信号s[1]的时序的扫描起始信号stv可以被供应到第一级st1。

级st1、st2、st3、st4、……中的每个可以包括第一输入端子in1、第二输入端子in2、第三输入端子in3、扫描时钟输入端子(或时钟输入端子)ck、第一电力输入端子v1、第二电力输入端子v2、进位输出端子cr和输出端子out。

级st1、st2、st3、st4、……中的每个可以通过扫描时钟输入端子ck供应有第一扫描时钟信号sclk或第二扫描时钟信号sclkb。例如，奇数级st1、st3、……可以接收第一扫描时钟信号sclk，偶数级st2、st4、……可以接收第二扫描时钟信号sclkb。

第一扫描时钟信号sclk可以被设定为其中重复逻辑高电平和逻辑低电平的方波信号。逻辑高电平可以对应于栅极导通电压，逻辑低电平可以对应于栅极截止电压。例如，逻辑高电平可以是大约10v与大约30v之间的电压值，逻辑低电平可以是-16v与大约-3v之间的电压值。

第二扫描时钟信号sclkb可以被设定为其中重复逻辑高电平和逻辑低电平的方波信号。第二扫描时钟信号sclkb可以被设定为具有与第一扫描时钟信号sclk的周期相等的周期并且具有与第一扫描时钟信号sclk的相位反相的相位的信号。然而，这仅仅是说明性的，而第一扫描时钟信号sclk与第二扫描时钟信号sclkb之间的波形关系不限于此。例如，其中第一扫描时钟信号sclk具有逻辑高电平的时段的一部分和其中第二扫描时钟信号sclkb具有逻辑高电平的时段的一部分可以彼此叠置。

此外，供应到一个级的扫描时钟信号的数量不限于此。例如，可以将两个或更多个扫描时钟信号施加到级st1、st2、st3、st4、……中的每个。

第一输入端子in1可以接收扫描起始信号stv或者前一级的进位信号。也就是说，扫描起始信号stv可以供应到第一级st1的第一输入端子in1，并且前一级的进位信号可以施加到除了第一级st1之外的每一级的第一输入端子in1。

第二输入端子in2可以接收下一级的进位信号。例如，下一级的进位信号可以是在输出当前级的进位信号之后的预定时间之后供应的进位信号中的一个。

第三输入端子in3可以接收控制电压von。在实施例中，控制电压von可以是将供应到包括在级st1、st2、st3、st4、……中的每个级中的预定晶体管的源电极的高电位电压。例如，控制电压von可以是第一扫描时钟信号sclk的逻辑高电平(栅极导通电压)附近的电压。控制电压von可以具有在大约10v与大约30v之间的电压值。

在实施例中，控制电压von可以等于扫描时钟信号sclk或sclkb。例如，级st1、st2、st3、st4、……中的每个可以通过扫描时钟输入端子ck和第三输入端子in3接收同一时钟信号。

进位输出端子cr可以输出进位信号。进位信号可以提供到下一级的第一输入端子in1。

输出端子out可以输出扫描信号。扫描信号可以通过与其对应的扫描线供应到像素10。

第一电力输入端子v1可以供应有第一电源vss1，第二电力输入端子v2可以供应有第二电源vss2。第一电源vss1和第二电源vss2可以被设定为栅极截止电压。在实施例中，第一电源vss1和第二电源vss2可以彼此相等。此外，在实施例中，第二电源vss2的电压电平可以小于第一电源vss1的电压电平。例如，第一电源vss1可以被设定在大约-14v至大约-1v的范围内，第二电源vss2可以被设定在大约-16v至大约-3v的范围内。

图4是示出包括在图1的显示装置中的晶体管的示例的剖视图。

参照图4，包括在像素10或扫描驱动器100中的晶体管可以是具有顶栅结构的薄膜晶体管。

基底sub可以是刚性基底或柔性基底。基底sub可以是玻璃基底、石英基底、玻璃陶瓷基底以及包括聚合物有机材料的膜基底和塑料基底中的一种。

在实施例中，缓冲层和/或阻挡层可以设置在基底sub上。缓冲层和/或阻挡层可以包括氧化硅(siox)、氮化硅(sinx)、氮氧化硅(sioxny)等。缓冲层和/或阻挡层可以具有包括硅化合物的单层结构或多层结构。

作为半导体层的有源层act可以形成在基底sub上。有源层act可以包括沟道区以及分别形成在沟道区的两侧的源区和漏区。例如，有源层act可以包括氧化物半导体，诸如氧化铟镓锌(igzo)、氧化锌锡(zto)或氧化铟锡锌(itzo)。

第一栅极绝缘层gi1可以设置在其上形成有源层act的基底sub上。第一栅极绝缘层gi1可以包括有机绝缘层和无机绝缘层中的至少一种。

栅电极ge可以形成在第一栅极绝缘层gi1上，以与有源层act的沟道区叠置。在实施例中，穿过第一接触孔结合到有源层act的源区的源电极se和穿过第二接触孔结合到有源层act的漏区的漏电极de可以形成在第一栅极绝缘层gi1上。在实施例中，栅电极ge、源电极se和漏电极de可以通过同一工艺由相同的材料形成。例如，栅电极ge、源电极se和漏电极de可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。

覆盖栅电极ge、源电极se和漏电极de的第二栅极绝缘层gi2可以设置在第一栅极绝缘层gi1上。第二栅极绝缘层gi2可以包括有机绝缘层和无机绝缘层中的至少一种。

与栅电极ge叠置的上电极图案ep可以形成在第二栅极绝缘层gi2上。在实施例中，上电极图案ep和栅电极ge可以形成图2的像素10的存储电容器cst。上电极图案ep可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。

绝缘中间层il可以设置在其上设置有上电极图案ep的第二栅极绝缘层gi2上。绝缘中间层il可以包括有机绝缘层和无机绝缘层中的至少一种。

穿透绝缘中间层il和第二栅极绝缘层gi2的第一连接电极ce1和第二连接电极ce2可以设置在绝缘中间层il上。例如，第一连接电极ce1可以结合到源电极se，第二连接电极ce2可以结合到漏电极de。第一连接电极ce1和第二连接电极ce2可以包括低电阻金属。例如，低电阻金属可以具有其中顺序堆叠有钛(ti)、铝(al)和钛(ti)的铝合金结构。然而，这仅仅是说明性的，而低电阻金属不限于此。

保护层psv可以设置在其上设置有第一连接电极ce1和第二连接电极ce2的绝缘中间层il上。保护层psv可以包括有机绝缘层和无机绝缘层中的至少一种。

如上所述，根据本公开的实施例的包括在像素10和扫描驱动器100中的晶体管可以用具有顶栅结构的氧化物半导体晶体管来实施。

然而，这仅仅是说明性的，而晶体管的结构不限于此。例如，晶体管可以具有底栅结构。下面将以扫描时钟输入端子ck1接收扫描时钟信号sclk的情况作为示例进行描述。

图5是示出包括在图3的扫描驱动器中的级的示例的电路图。

参照图3和图5，第n级stn(n为自然数)可以包括第一输入电路110、第二输入电路120、第一控制电路130、输出电路140和泄漏控制电路150。在实施例中，第n级stn还可以包括第二控制电路160和第三控制电路170。

在实施例中，包括在第n级stn中的晶体管可以是氧化物半导体晶体管。也就是说，晶体管的半导体层(有源图案)可以由氧化物半导体形成。

第一输入电路110可以响应于前一级的进位信号cr[n-1]或者图3的扫描起始信号stv来控制第一节点n1的电压，该进位信号cr[n-1]被供应到第一输入端子in1。第一节点n1的电压是用于控制第n扫描信号s[n]和第n进位信号cr[n]的输出的电压。例如，第一节点n1的电压是用于控制第n扫描信号s[n]和第n进位信号cr[n]的上拉的电压。

在实施例中，第一输入电路110可以包括在第一输入端子in1与第一节点n1之间串联结合的多个第二晶体管m2-1和m2-2。第二晶体管m2-1和m2-2的栅电极可以共同结合到第一输入端子in1。也就是说，第二晶体管m2-1和m2-2可以具有双栅极结构，并且第二晶体管m2-1和m2-2中的每个可以具有二极管结合结构。第一输入电路110可以将第(n-1)进位信号cr[n-1]的栅极导通电压(例如，逻辑高电平)供应到第一节点n1。例如，第一输入电路110可以使用第(n-1)进位信号cr[n-1]的栅极导通电压对第一节点n1的电压进行预充电。

第二晶体管m2-1和m2-2之间的公共节点(例如，第二晶体管m2-1的源电极和第二晶体管m2-2的漏电极)可以对应于第三节点n3。第二晶体管m2-1和m2-2之间的公共节点可以电结合到第三节点n3。

第一节点n1的电压可以是具有栅极导通电压的电平的高电压。在这种情况下，当第二晶体管m2-1和m2-2之间的公共节点的电压低于预定参考值时，可以产生从第一节点n1到第一输入电路110的漏电流。此外，当阈值电压由于第二晶体管m2-1和m2-2的劣化而负偏移时，可能产生从第一节点n1到第一输入电路110的漏电流。

具体地，氧化物半导体晶体管的阈值电压可能由于劣化等而移动到负值(负偏移)。在氧化物半导体晶体管的截止状态下漏电流增加，因此级电路会异常操作。

在第一节点n1充入有栅极导通电压的状态下，具有栅极导通电压的电平的高电压施加到第二晶体管m2-1和m2-2之间的公共节点。第(n-1)进位信号cr[n-1]具有栅极截止电压，并且栅极截止电压可以供应到第二晶体管m2-1和m2-2的栅电极。因此，第二晶体管m2-2的栅极-源极电压可以保持为非常低的值(例如，负值)，并且即使当第二晶体管m2-1和m2-2劣化时，也可以防止从第一节点n1到第一输入电路110的电流泄漏。

第二输入电路120可以响应于下一级的进位信号(例如，第(n+1)进位信号cr[n+1])来控制第一节点n1的电压。在实施例中，第二输入电路120可以响应于第(n+1)进位信号cr[n+1]而将第二电源vss2的电压提供到第一节点n1。例如，第二输入电路120可以对第一节点n1的具有预定高电位电压的电压进行放电。

第二输入电路120可以包括在第一节点n1与第二电力输入端子v2之间串联结合的多个第三晶体管m3-1和m3-2。第三晶体管m3-1和m3-2的栅电极可以共同结合到第二输入端子in2。

第三晶体管m3-1和m3-2之间的公共节点可以电结合到第三节点n3。换言之，第三晶体管m3-1和m3-2之间的公共节点可以对应于第三节点n3。

第一控制电路130可以响应于第(n+1)进位信号cr[n+1]来控制输出端子out的电压，该输出端子out输出第n扫描信号s[n]。第二节点n2的电压可以控制第n扫描信号s[n]和第n进位信号cr[n]的栅极截止电压(逻辑低电平)的状态。例如，第二节点n2的电压是用于控制第n扫描信号s[n]和第n进位信号cr[n]的下拉的电压。

在实施例中，第一控制电路130可以响应于第(n+1)进位信号cr[n+1]而将第一电源vss1提供到输出端子out。

在实施例中，第一控制电路130可以包括在输出端子out与第一电力输入端子v1之间结合的第四晶体管m4。第四晶体管m4的栅电极可以结合到第二输入端子in2。第四晶体管m4可以对输出端子out的电压放电为第一电源vss1的电压。

输出电路140可以结合到扫描时钟输入端子ck、第一电力输入端子v1和第二电力输入端子v2。输出电路140可以将与扫描时钟信号sclk对应的第n扫描信号s[n]和第n进位信号cr[n]分别输出到输出端子out和进位输出端子cr。在实施例中，输出电路140可以包括第五晶体管m5至第八晶体管m8和电容器c。

第五晶体管m5可以结合在扫描时钟输入端子ck与输出端子out之间。第五晶体管m5可以包括结合到第一节点n1的栅电极。第五晶体管m5可以响应于第一节点n1的电压而将栅极导通电压供应到输出端子out。例如，第五晶体管m5可以用作上拉缓冲器。

第六晶体管m6可以结合在输出端子out与第一电力输入端子v1之间。第六晶体管m6可以包括结合到第二节点n2的栅电极。第六晶体管m6可以响应于第二节点n2的电压而将栅极截止电压供应到输出端子out。例如，第六晶体管m6可以将输出端子out的电压保持为栅极截止电压电平(或逻辑低电平)。

第七晶体管m7可以结合在扫描时钟输入端子ck与进位输出端子cr之间。第七晶体管m7可以包括结合到第一节点n1的栅电极。第七晶体管m7可以响应于第一节点n1的电压而将栅极导通电压供应到进位输出端子cr。例如，第七晶体管m7可以用作上拉缓冲器。

第八晶体管m8可以结合在进位输出端子cr与第二电力输入端子v2之间。第八晶体管m8可以包括结合到第二节点n2的栅电极。第八晶体管m8可以响应于第二节点n2的电压而将栅极截止电压供应到进位输出端子cr。例如，第八晶体管m8可以将进位输出端子cr的电压保持为栅极截止电压电平(即，逻辑低电平)。

电容器c可以结合在第一节点n1与输出端子out之间。电容器c可以用作升压电容器。也就是说，当第五晶体管m5导通时，对应于输出端子out的电压的增加，电容器c可以增加(自举)第一节点n1的电压。因此，第五晶体管m5可以在预定时段期间稳定地保持导通状态。

第二控制电路160可以响应于第二节点n2的电压而将第一节点n1的电压保持为预定的栅极截止电压。在实施例中，第二控制电路160可以响应于第二节点n2的电压而将第二电源vss2的电压(即，栅极截止电压)提供到第一节点n1。

在实施例中，第二控制电路160可以包括在第一节点n1与第二电力输入端子v2之间串联结合的第九晶体管m9-1和m9-2。第九晶体管m9-1和m9-2的栅电极可以共同结合到第二节点n2。

第九晶体管m9-1和m9-2之间的公共节点可以电结合到第三节点n3。换言之，第九晶体管m9-1和m9-2之间的公共节点可以对应于第三节点n3。

另外，虽然图5中示出了两个第二晶体管m2-1和m2-2、两个第三晶体管m3-1和m3-2以及两个第九晶体管m9-1和m9-2，但串联结合的晶体管的数量不限于此。例如，当三个或更多个第三晶体管串联结合时，第三晶体管之间的至少一个公共节点可以电结合到第三节点n3。

第三控制电路170可以响应于扫描时钟信号sclk和第n进位信号cr[n]来控制第二节点n2的电压。在实施例中，第三控制电路170可以响应于扫描时钟信号sclk而将扫描时钟信号sclk传输到第二节点n2，然后响应于第n进位信号cr[n]而将栅极截止电压供应到第二节点n2。

第二节点n2的电压可以控制第n扫描信号s[n]和第n进位信号cr[n]的栅极截止电压(逻辑低电平)的状态。例如，第二节点n2的电压是用于控制第n扫描信号s[n]和第n进位信号cr[n]的下拉的电压。

第三控制电路170可以包括第十晶体管m10至第十三晶体管m13。

第十晶体管m10可以结合在扫描时钟输入端子ck与第二节点n2之间。第十晶体管m10的栅电极可以结合到第十二晶体管m12和第十三晶体管m13的公共节点。第十晶体管m10可以响应于扫描时钟信号sclk而将扫描时钟信号sclk供应到第二节点n2。

第十一晶体管m11可以结合在第二节点n2与第二电力输入端子v2之间。

第十二晶体管m12和第十三晶体管m13可以串联结合在扫描时钟输入端子ck与第一电力输入端子v1之间。第十二晶体管m12的栅电极可以结合到扫描时钟输入端子ck。第十一晶体管m11和第十三晶体管m13的栅电极可以共同结合到进位输出端子cr。

也就是说，当输出第n进位信号cr[n]时(即，当第n进位信号cr[n]具有栅极导通电压时)，第十三晶体管m13可以导通，使得第十晶体管m10截止，并且第十一晶体管m11可以导通，使得第二电源vss2的电压供应到第二节点n2。因此，第二节点n2可以在输出第n进位信号cr[n]时具有栅极截止电压。

第二电源vss2可以具有比第一电源vss1的电压电平小的电压电平。也就是说，第二电源vss2的电压(低于第一电源vss1的电压)可以通过第十一晶体管m11的操作而提供到第二节点n2。这是为了在第二节点n2的电压从栅极导通电压改变为栅极截止电压时防止由于第二节点n2的电压的波动引起的第六晶体管m6和/或第八晶体管m8的不期望操作的目的。因此，第十一晶体管m11的一个电极可以结合到第二电源vss2，第二电源vss2的电压低于第一电源vss1的电压。

泄漏控制电路150可以响应于第n扫描信号s[n]而将供应到第三输入端子in3的控制电压von供应到第一输入电路110、第二输入电路120和第二控制电路160。在实施例中，泄漏控制电路150可以包括结合在第三输入端子in3与第三节点n3之间的第一晶体管m1。第一晶体管m1可以包括接收第n扫描信号s[n]的栅电极。

第一晶体管m1可以响应于第n扫描信号s[n]将控制电压von供应到串联连接到第一节点n1的晶体管的公共节点。因此，当第一节点n1正在充电时(即，当第一节点n1的电压升高时)，具有高电位的控制电压von可以施加到第二晶体管m2-2的一个电极、第三晶体管m3-1的一个电极和第九晶体管m9-1的一个电极。也就是说，在第一节点n1正在充电的同时，由控制电压von引起的高电位电压可以被充入第三节点n3中。因此，当第一节点n1的电压升高时，第二晶体管m2-2、第三晶体管m3-1和第九晶体管m9-1中的每个的栅极-源极电压可以具有负值。第二晶体管m2-2、第三晶体管m3-1和第九晶体管m9-1中的每个的栅极-源极电压可以保持为远小于阈值电压的值。因此，可以防止通过第二晶体管m2-2、第三晶体管m3-1和第九晶体管m9-1的电流泄漏。

具体地，虽然阈值电压由于由氧化物半导体构造的晶体管的劣化而负偏移，但第二晶体管m2-2、第三晶体管m3-1和第九晶体管m9-1中的每个的栅极-源极电压具有小于负偏移的阈值电压的值，因此可以使第一节点n1的电压降最小化。

图6是示出图5的级的操作的示例的时序图。

参照图3至图6，包括第n级stn的扫描驱动器100可以顺序地输出扫描信号。

在图6中，将主要描述第n级stn的操作。此外，图6中示出的波形的位置、宽度、高度等仅仅是说明性的，而本公开不限于此。

第一扫描时钟信号sclk和第二扫描时钟信号sclkb可以具有相同的周期并且具有彼此反相的相位。

第n级stn可以对应于第(n-1)进位信号cr[n-1]而对第一节点n1进行充电，并且响应于第(n+1)进位信号cr[n+1]对第一节点n1进行放电。

第一电源vss1的电压l1和第二电源vss2的电压l2中的每个可以对应于栅极截止电压。在实施例中，第二电源vss2的电压l2可以小于第一电源vss1的电压l1。

预充电时段pc和自举时段bs可以是其中第一节点n1以比第一电压电平vl1高的电压进行充电的时段。在除了预充电时段pc和自举时段bs之外的时段中，第一节点n1的电压vn1可以具有第一电压电平vl1。

在预充电时段pc期间，第(n-1)进位信号cr[n-1]可以供应到第一输入端子in1，并且第二晶体管m2-1和m2-2可以导通。因此，栅极导通电压可以供应到第一节点n1(对第一节点n1进行预充电)。例如，第一节点n1的电压vn1可以具有比第一电压电平vl1高的第二电压电平vl2。

当将栅极导通电压供应到第一节点n1时，第五晶体管m5和第七晶体管m7可以导通。因此，扫描时钟输入端子ck和输出端子out可以彼此电结合，并且扫描时钟输入端子ck和进位输出端子cr可以彼此电结合。第一扫描时钟信号sclk具有逻辑低电平(栅极截止电压)，因此输出端子out和进位输出端子cr可以保持栅极截止电压。

随后，在自举时段bs期间，具有逻辑高电平的第一扫描时钟信号sclk可以供应到扫描时钟输入端子ck，并且栅极导通电压可以通过处于导通状态的第五晶体管m5和第七晶体管m7供应到输出端子out和进位输出端子cr。可以将输出端子out的信号作为第n扫描信号s[n]提供到第n扫描线sln(见图2)。可以将进位输出端子cr的信号作为第n进位信号cr[n]提供到第(n-1)级和第(n+1)级。

另外，在自举时段bs期间，电容器c的结合到第五晶体管m5的一个电极的一端的电压由于第一扫描时钟信号sclk而增加，因此电容器c的结合到第一节点n1的另一端的电压可以增加了增量。例如，第一节点n1的电压vn1可以具有比第二电压电平vl2高的第三电压电平vl3。因此，第五晶体管m5和第七晶体管m7可以稳定地保持导通状态。

然而，当第一节点n1中发生电流泄漏时，第五晶体管m5和第七晶体管m7的栅极电压会减小，并且第n级stn的输出信号会失真。

为了防止该电流泄漏，第一晶体管m1可以在自举时段bs期间响应于第n扫描信号s[n]而导通。因此，在自举时段bs期间，具有高电位电压h的控制电压von可以供应到与第二晶体管m2-1和m2-2的公共节点、第三晶体管m3-1和m3-2的公共节点以及第九晶体管m9-1和m9-2的公共节点对应的第三节点n3。

此外，在自举时段bs期间，第十一晶体管m11和第十三晶体管m13可以通过第n进位信号cr[n]而导通，使得第二电源vss2的电压l2供应到第二节点n2。

随后，第一扫描时钟信号sclk可以具有逻辑低电平(栅极截止电压)，并且具有栅极导通电压的第(n+1)进位信号cr[n+1]可以供应到第二输入端子in2。

第三晶体管m3-1和m3-2可以响应于第(n+1)进位信号cr[n+1]而导通，并且第二电源vss2的电压l2可以供应到第一节点n1。也就是说，第一节点n1的电压vn1可以被放电。第二电源vss2的电压l2可以是使晶体管截止的预定栅极截止电压。

此外，第四晶体管m4可以响应于第(n+1)进位信号cr[n+1]而导通。当第四晶体管m4导通时，第一电源vss1的电压l1可以供应到输出端子out。因此，第n扫描信号s[n]具有栅极截止电压。

如上所述，响应于第n扫描信号s[n]而将具有高电位的控制电压von供应到第n级stn的第三节点n3，从而可以使从第一节点n1到与第一节点n1结合的晶体管的电流泄漏最小化。

图7是示出包括在图5的级中的第一节点的电压变化的示例的图。

参照图5至图7，第n级stn的第一节点n1的电压vn1可以在预充电时段pc中通过第(n-1)进位信号cr[n-1]进行预充电，并且在自举时段bs中通过电容器c增加。

虽然图7中未示出，但在自举时段bs之后，第一节点n1的电压vn1中可能出现纹波。

在传统的级中，试图通过将电压施加到晶体管的公共节点(即，图5的第三节点n3)来抑制漏电流。例如，在传统方法中，使用二极管连接的晶体管将从第n级stn输出的第n进位信号cr[n]或第n扫描信号s[n]供应到公共节点，或者将具有高电位的静态电压控制为第一节点n1的电压并供应到公共节点。

然而，当使用二极管结合的晶体管将第n进位信号cr[n]或第n扫描信号s[n]供应到公共节点时，发生因二极管结合的晶体管引起的电压损耗和电源延迟。因此，可能会显著发生第一节点n1处的电流泄漏。

此外，当具有高电位的电压被控制为第一节点n1的电压并被供应到公共节点时，第一节点n1的电压供应到第一晶体管m1的栅电极。第一节点n1的通过电容器c增加的电压过度增加，并且第一晶体管m1可能无法正常操作。

因此，根据本公开的实施例的泄漏控制电路150通过将第n扫描信号s[n]供应到第一晶体管m1的栅电极来向公共节点提供具有高电位的静态电压，从而可以解决上述两个问题。

如上所述，根据本公开的实施例的级包括响应于第n扫描信号s[n]而将控制电压von供应到第三节点n3的泄漏控制电路150，从而具有高电位的控制电压von可以快速地供应到第三节点n3，而没有第一晶体管m1的电压损耗和可靠性劣化。因此，如图7中所示，可以使预充电时段pc和自举时段bs中的漏电流最小化，并且与传统技术相比，预充电时段pc和自举时段bs中的第一节点n1的电压vn1可以增加10％或更多并且保持不变。因此，无论包括在级中的晶体管的劣化如何，都可以输出稳定的扫描信号。

图8是示出包括在图3的扫描驱动器中的级的另一示例的电路图。图9是示出包括在图3的扫描驱动器中的级的又一示例的电路图。图10是示出包括在图3的扫描驱动器中的级的又一示例的电路图。

在图8至图10中，与参照图5描述的组件相同的组件由同样的附图标记表示，并且将省略它们的重复描述。此外，除了输出电路141和/或泄漏控制电路151和152之外，图8至图10的级可以具有与图5的第n级stn的构造基本相同或相似的构造。

参照图8至图10，第n级stn_a、stn_b或stn_c可以包括第一输入电路110、第二输入电路120、第一控制电路130、输出电路141、泄漏控制电路150、151或152、第二控制电路160以及第三控制电路170。

在实施例中，包括在第n级stn_a、stn_b或stn_c中的晶体管可以是氧化物半导体晶体管。也就是说，晶体管的半导体层(有源图案)可以由氧化物半导体形成。

在实施例中，如图8至图10中所示，输出电路141的第七晶体管m7可以结合在进位时钟输入端子ck2与进位输出端子cr之间。进位时钟信号cclk可以供应到进位时钟输入端子ck2。第七晶体管m7可以将进位时钟信号cclk的波形作为第n进位信号cr[n]供应到进位输出端子cr。

进位时钟信号cclk可以具有与扫描时钟信号sclk的周期和宽度不同的周期和宽度。因此，可以以不同的波形输出第n扫描信号s[n]和第n进位信号cr[n]。图8至图10的级stn_a、stn_b和stn_c可以应用于包括外部补偿像素的显示装置。例如，包括外部补偿像素的显示装置在显示时段期间将扫描信号顺序地供应到像素行。另一方面，包括外部补偿像素的显示装置可以在空白时段期间执行仅一个像素行的劣化感测。在空白时段期间，可以以不同的波形输出第n扫描信号s[n]和第n进位信号cr[n]。

在实施例中，如图9中所示，包括在级stn_b中的泄漏控制电路151的第一晶体管m1可以结合在第三输入端子in3与第三节点n3之间。第一晶体管m1的栅电极可以电结合到进位输出端子cr，以接收第n进位信号cr[n]。也就是说，第一晶体管m1可以响应于第n进位信号cr[n]将控制电压von供应到第三节点n3。

第n级stn_b的进位输出端子cr和第(n+1)级的第一输入端子in1通过诸如接触孔的连接部分电结合，以将第n进位信号cr[n]供应到第(n+1)级。在图9的实施例中，可以使用连接部分来使进位输出端子cr和第一晶体管m1的栅电极电结合。因此，不需要形成用于使第n扫描线和第一晶体管m1的栅电极结合的附加接触孔。此外，可以增加工艺产量，并且可以降低制造成本。

如图10中所示，等于扫描时钟信号sclk的信号可以供应到级stn_c的第三输入端子in3。例如，第三输入端子in3可以对应于扫描时钟输入端子ck1。扫描时钟信号sclk可以具有与第n扫描信号s[n]同步的栅极导通电压。

第一晶体管m1可以响应于第n扫描信号s[n]将扫描时钟信号sclk的栅极导通电压(或逻辑高电平)供应到第三节点n3。与图5的实施例相比，在图10的实施例中，可以去除用于产生控制电压von的附加电源的构造。因此，可以降低制造成本。

图11是示出根据本公开的实施例的显示装置的框图。

在图11中，与参照图1描述的组件相同的组件由同样的附图标记表示，并且将省略它们的重复描述。此外，除了外部补偿像素11和补偿器500的构造之外，图11的显示装置1001可以具有与图1的显示装置1000的构造基本相同或相似的构造。

参照图1和图11，显示装置1001可以包括扫描驱动器100、像素单元200、数据驱动器300和时序控制器401。

时序控制器401可以对应于从外部供应的同步信号产生数据驱动控制信号dcs、扫描驱动控制信号scs和补偿驱动控制信号ccs。由时序控制器401产生的数据驱动控制信号dcs可以供应到数据驱动器300，由时序控制器401产生的扫描驱动控制信号scs可以供应到扫描驱动器100，并且补偿驱动控制信号ccs可以供应到补偿器500。

补偿驱动控制信号ccs可以控制补偿器500的驱动以用于像素感测和劣化补偿。

扫描驱动器100可以从时序控制器401接收扫描驱动控制信号scs。供应有扫描驱动控制信号scs的扫描驱动器100可以将扫描信号供应到扫描线sl1至sli(i为自然数)，并且将感测信号供应到感测线ssl1至ssli。

像素单元200可以包括与扫描线sl1至sli、感测线ssl1至ssli、数据线dl1至dlj和读出线rl1至rlj结合的像素11。像素单元200可以供应有来自外部的第一驱动电源elvdd和第二驱动电源elvss。

数据驱动器300可以供应有来自时序控制器401的数据驱动控制信号dcs。数据驱动器300可以在感测时段中将用于像素特性检测的数据电压供应到像素单元200。数据驱动器300可以在显示时段中将用于图像显示的数据电压供应到像素单元200。

补偿器500可以基于从读出线rl1至rlj提供的感测值而产生用于补偿像素11的劣化的补偿值。例如，补偿器500可以检测并补偿包括在每个像素11中的驱动晶体管t1的阈值电压变化、驱动晶体管t1的迁移率变化以及包括在像素11中的有机发光二极管oled的特性变化等。

在实施例中，在感测时段期间，补偿器500可以提供有通过读出线rl1至rlj从像素11提取的电流或电压。所提取的电流或电压可以对应于感测值，并且补偿器500可以基于感测值的变化等来检测第一晶体管t1和/或有机发光二极管oled的特性变化。补偿器500可以计算用于补偿图像数据或与图像数据对应的数据信号data的补偿值。可以将补偿值提供到时序控制器401或数据驱动器300。

在显示时段期间，补偿器500可以通过读出线rl1至rlj将用于图像显示的预定参考电压供应到像素单元200。

图12是示出包括在图11的显示装置中的像素的示例的电路图。

在图12中，与参照图2描述的组件相同的组件由同样的附图标记表示，并且将省略它们的重复描述。此外，图12的像素11可以具有与图2的像素10的构造基本相同或相似的构造。

参照图12，像素11可以包括有机发光二极管oled、第一晶体管(驱动晶体管)t1、第二晶体管t2、第三晶体管t3和存储电容器cst。

第一晶体管t1可以产生与存储电容器cst中充入的电压对应的感测电流或者用于有机发光二极管oled的发射的驱动电流。

第三晶体管t3可以结合在读出线rlk与第一晶体管t1的第二电极(即，第十一节点n11)之间。第三晶体管t3可以响应于来自感测线ssln的感测信号sen[n]而将感测电流传输到读出线rlk。感测电流可以提供到补偿器500。例如，感测电流可以用于计算第一晶体管t1的迁移率和阈值电压的变化。可以基于感测电流与用于感测的电压之间的关系来计算迁移率和阈值电压信息。在实施例中，感测电流可以转换为电压形式以用于补偿操作。

图13是示出结合到包括在图11的显示装置中的扫描驱动器的级的端子的示例的图。

在图13中，与参照图3描述的组件相同的组件由同样的附图标记表示，并且将省略它们的重复描述。此外，除了时钟端子和输出端子之外，图13的级的端子可以具有与图3的级的端子的构造基本相同或相似的构造。

参照图3和图13，第n级stn可以包括第一输入端子in1、第二输入端子in2、第三输入端子in3、扫描时钟输入端子ck1、进位时钟输入端子ck2、感测时钟输入端子ck3、第一电力输入端子v1、第二电力输入端子v2、进位输出端子cr、第一输出端子out1和第二输出端子out2。

第一输入端子in1可以接收前一级的进位信号cr[n-1]。第二输入端子in2可以接收下一级的进位信号cr[n+1]。第三输入端子in3可以接收控制电压von。进位输出端子cr可以输出进位信号cr[n]。第一电力输入端子v1可以供应有第一电源vss1，第二电力输入端子v2可以供应有第二电源vss2。

第一输出端子out1可以输出扫描信号s[n]。扫描信号s[n]可以通过与其对应的扫描线供应到图12的像素11。

第二输出端子out2可以输出感测信号sen[n]。感测信号sen[n]可以通过与其对应的感测线供应到图12的像素11。

扫描时钟输入端子ck1可以接收与输出的扫描信号s[n]对应的扫描时钟信号sclk。

进位时钟输入端子ck2可以接收与输出的进位信号cr[n]对应的进位时钟信号cclk。

感测时钟输入端子ck3可以接收与输出的感测信号sen[n]对应的感测时钟信号seclk。

在实施例中，在预定的感测时段期间，对应的扫描时钟信号sclk、对应的进位时钟信号cclk和对应的感测时钟信号seclk可以在不同的时序输出，并且具有不同的宽度和周期。

图14是示出图13的级的示例的电路图。

在图14中，与参照图5和图8描述的组件相同的组件由同样的附图标记表示，并且将省略它们的重复描述。此外，除了泄漏控制电路153和第二输出电路180的构造之外，图14的第n级stn_d可以具有与图5的第n级stn或图8的stn_a的构造基本相同或相似的构造。

参照图5、图8和图14，第n级stn_d可以包括第一输入电路110、第二输入电路120、第一控制电路130、第一输出电路141、第二输出电路180、第二控制电路160、第三控制电路170和泄漏控制电路153。

第一输入电路110可以响应于前一级的进位信号cr[n-1]或图3的扫描起始信号stv而对第一节点n1的电压进行预充电。第二输入电路120可以响应于下一级的进位信号(即，第(n+1)进位信号cr[n+1])而对第一节点n1的电压进行放电。

第一控制电路130可以响应于第(n+1)进位信号cr[n+1]而对输出第n扫描信号s[n]的第一输出端子out1的电压进行放电。

第一输出电路141可以结合到扫描时钟输入端子ck1、进位时钟输入端子ck2、第一电力输入端子v1和第二电力输入端子v2。响应于第一节点n1的电压和第二节点n2的电压，第一输出电路141可以将与扫描时钟信号sclk对应的第n扫描信号s[n]输出到第一输出端子out1，并且可以将与进位时钟信号cclk对应的第n进位信号cr[n]输出到进位输出端子cr。也就是说，可以根据扫描时钟信号sclk和进位时钟信号cclk而彼此独立地确定第n扫描信号s[n]的波形和第n进位信号cr[n]的波形。

第二输出电路180可以结合在感测时钟输入端子ck3与第二电力输入端子v2之间。响应于第一节点n1的电压和第二节点n2的电压，第二输出电路180可以将与供应到感测时钟输入端子ck3的感测时钟信号seclk对应的第n感测信号sen[n]输出到第二输出端子out2。在实施例中，第二输出电路180可以包括第十四晶体管m14和第十五晶体管m15。

第十四晶体管m14可以结合在感测时钟输入端子ck3与第二输出端子out2之间。第十四晶体管m14的栅电极可以结合到第一节点n1。第十四晶体管m14可以响应于第一节点n1的电压而将栅极导通电压供应到第二输出端子out2。例如，第十四晶体管m14可以用作上拉缓冲器。

第十五晶体管m15可以结合在第二输出端子out2与第二电力输入端子v2之间。第十五晶体管m15可以包括结合到第二节点n2的栅电极。第十五晶体管m15可以响应于第二节点n2的电压而将栅极截止电压供应到第二输出端子out2。例如，第十五晶体管m15可以使第二输出端子out2的电压保持为栅极截止电压电平(或逻辑低电平)。

第二控制电路160可以响应于第二节点n2的电压而将第一节点n1的电压保持为预定的栅极截止电压。第三控制电路170可以响应于扫描时钟信号sclk而将扫描时钟信号sclk传输到第二节点n2，然后响应于第n进位信号cr[n]而将栅极截止电压供应到第二节点n2。

响应于第n扫描信号s[n]和第n感测信号sen[n]，泄漏控制电路153可以将供应到第三输入端子in3的控制电压von供应到第一输入电路110、第二输入电路120和第二控制电路160。

泄漏控制电路153可以包括结合在第三输入端in3与第三节点n3之间的第1a晶体管m1a和第1b晶体管m1b。第1a晶体管m1a可以包括接收第n扫描信号s[n]的栅电极。第1b晶体管m1b可以包括接收第n感测信号sen[n]的栅电极。

第1a晶体管m1a可以响应于第n扫描信号s[n]而将控制电压von供应到第三节点n3。第1b晶体管m1b可以响应于第n感测信号sen[n]而将控制电压von供应到第三节点n3。因此，当第n扫描信号s[n]和第n感测信号sen[n]中的至少一者具有栅极导通电压时，控制电压von可以供应到第三节点n3。因此，在长扫描导通时间(感测导通时间)期间，可以保持第一节点n1的电压而没有电流泄漏。在实施例中，控制电压von可以为等于或大于扫描时钟信号sclk的栅极导通电压且小于第一节点n1处升高的电压的静态电压。

图15是示出图13的级的操作的示例的波形图。

参照图12至图15，用于显示图像的一帧可以包括显示时段dp和垂直空白时段vblank。

显示时段dp是其中像素11显示与数据信号对应的图像的时段。在实施例中，在显示时段dp期间，可以以同一时序输出扫描时钟信号sclk、进位时钟信号cclk和感测时钟信号seclk。因此，第n扫描信号s[n]、第n进位信号cr[n]和第n感测信号sen[n]可以同时具有栅极导通电压。在显示时段dp期间，可以将扫描信号、进位信号和感测信号顺序地供应到像素行。

垂直空白时段vblank是其中通过读出线rlk从像素11提取感测值的感测时段。在实施例中，可以在垂直空白时段vblank期间检测第一晶体管t1的迁移率。然而，这仅仅是说明性的，并且可以在感测时段期间检测第一晶体管t1的阈值电压变化和/或有机发光二极管oled的特性变化。

垂直空白时段vblank可以包括第一时段p1、第二时段p2和第三时段p3。如图15中所示，扫描时钟信号sclk、进位时钟信号cclk和感测时钟信号seclk在垂直空白时段vblank期间具有不同的时序。扫描时钟信号sclk可以在第一时段p1和第三时段p3中具有栅极导通电压，感测时钟信号seclk可以在第一时段p1、第二时段p2和第三时段p3期间保持栅极导通电压。

在实施例中，由于垂直空白时段vblank中的感测操作仅对一个像素行执行，因此不输出进位信号。因此，进位时钟信号cclk和第n进位信号cr[n]可以保持栅极截止电压。

第一时段p1可以是用于感测的数据信号输入时段。在第一时段p1期间，第n扫描信号s[n]和第n感测信号sen[n]可以具有栅极导通电压。

第二时段p2可以是电流感测时段。也就是说，由具有栅极导通电压的第n感测信号sen[n]感测的电流可以通过读出线rlk传输到图11的补偿器500。

第三时段p3可以是数据重写时段。第n扫描信号s[n]可以再次具有栅极导通电压。第n感测信号sen[n]可以保持栅极导通电压。因此，像素11可以再次发射具有在当前帧的显示时段dp中发射的光的亮度的光。

如上所述，在垂直空白时段vblank中，第n级stn_d将第n感测信号sen[n]的输出保持200μs或更长的长时间。因此，将长时间保持第一节点n1中充入的电压和升压电压。

在根据本公开的实施例的第n级stn_d中，具有高电位的控制电压von响应于第n扫描信号s[n]和第n感测信号sen[n]而供应到第三节点n3，从而可以使从第一节点n1到与第一节点n1结合的晶体管的电流泄漏最小化。此外，可以实现扫描驱动器对由于包括在级中的晶体管的劣化导致的阈值电压变化的强的抵抗。因此，即使在长时间使用显示装置时，也可以确保扫描信号和感测信号的稳定输出，并且可以改善显示装置的可靠性。

尽管在此已经描述了某些示例性实施例和实施方式，但通过该描述，其他实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于如对于本领域普通技术人员而言将明显的所附权利要求以及各种明显的修改和等同布置的更宽范围。