显示装置的制作方法

本实用新型涉及显示技术领域，特别地，涉及一种显示装置。

背景技术：

液晶显示装置包括源极驱动电路、栅极驱动电路以及显示面板。显示面板中包括阵列排布的多个像素单元，每个像素单元包括薄膜晶体管和像素电极，每行像素单元中薄膜晶体管的栅极通过栅极线连接栅极驱动电路，每列像素单元中薄膜晶体管的源极通过数据线连接源极驱动电路，像素单元中薄膜晶体管的漏极连接对应的像素电极，以实现画面显示。

为降低成本，提供一种双栅线的显示面板，该显示面板中数据线减少一半，栅极线增加一倍。因其显示装置中源极驱动电路的成本比栅极驱动电路的成本高，因此采用上述双栅线的显示面板可以降低显示设备的成本。

然而，在不确定双栅线显示面板的架构类型时，直接对源极驱动电路输出的像素数据的极性进行设置或者直接对栅极驱动电路的扫描时序进行设置，容易造成数据输出错位，造成显示装置存在显示色偏的问题。

技术实现要素：

鉴于上述问题，本实用新型的目的在于提供一种显示装置，使得显示装置驱动的显示画面与预定的显示画面相匹配，以避免像素数据输出错位，造成显示色偏的问题。

根据本实用新型的一方面，提供一种显示装置，包括显示面板，所述显示面板上阵列排布有多个像素单元组，每个像素单元组由同行设置的两个相邻像素单元组成；源极驱动电路，通过数据线与各像素单元组相连接，且每个像素单元组中的两个像素单元连接同一条数据线；栅极驱动电路，通过奇数行栅极线连接每行像素单元组中偶数列的像素单元或者奇数列的像素单元，通过偶数行栅极线连接每行像素单元组中另一列的像素单元，以使得显示面板的架构类型为第一架构或者第二架构中的一种；以及调整电路，包括状态单元与逻辑单元，所述状态单元提供表征显示面板架构类型的指示电压，所述逻辑单元的输入端分别连接源极驱动电路的输出端以及所述状态单元，所述逻辑单元的输出端连接所述栅极驱动电路的输出端以调整提供至所述栅极线的栅极驱动信号的输出时序，使得显示画面与预定的显示画面相匹配。

优选地，所述逻辑单元包括异或门，所述异或门的第一输入端连接所述源极驱动电路的输出端以接收提供至每个像素单元组的首个像素数据，所述异或门的第二输入端连接所述状态单元以接收所述指示电压，所述异或门的输出端输出逻辑信号。

优选地，所述逻辑信号表征所述两个输入端输入的电平状态关系为互异或者相同。

优选地，所述奇数行栅极线连接每行像素单元组中奇数列的像素单元，以及所述偶数行栅极线连接每行像素单元组中偶数列的像素单元的连接方式使得所述显示面板具有第一架构；所述奇数行栅极线连接每行像素单元组中偶数列的像素单元，以及所述偶数行栅极线连接每行像素单元组中奇数列的像素单元的连接方式使得所述显示面板具有第二架构。

优选地，所述状态单元包括：第一电阻，所述第一电阻的一端连接并接收一正电压，所述第一电阻的另一端作为所述第一状态单元的输出端以输出表征所述第一架构的所述指示电压。

优选地，所述状态单元包括：第二电阻，所述第二电阻的一端接地，所述第二电阻的另一端作为所述状态单元的输出端以输出表征所述第二架构的所述指示电压。

优选地，所述调整电路还包括开关单元，所述开关单元包括：两个输入端，分别连接所述栅极驱动电路的相邻两级输出端；两个输出端，分别连接奇数行栅极线和偶数行栅极线；以及控制端，连接所述逻辑单元以基于所述逻辑信号，将所述两个输入端分别与两个输出端的其中一个连接以导通。

优选地，所述源极驱动电路提供至每个像素单元组中两个像素单元中的像素数据极性不同。

优选地，每个所述像素单元组中的两个像素单元的颜色不同。

优选地，所述显示面板为液晶显示面板。

上述提供的显示装置，在栅极驱动电路的输出端与栅极线之间设置调整电路，该调整电路基于源极驱动电路输出像素数据的极性以及显示面板的架构类型以调整提供至栅极线的栅极驱动信号的时序，以避免像素数据错位地提供至显示面板的像素单元，造成显示色偏的问题。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本实用新型实施例的显示装置的结构示意图；

图2a示出了根据本实用新型实施例的显示面板具有第一架构的结构示意图；

图2b示出了根据本实用新型实施例的显示面板具有第二架构的结构示意图；

图3示出了根据本实用新型实施例的一种调整电路的结构示意图；

图4示出了根据本实用新型实施例的另一种调整电路的结构示意图；

图5a示出了根据本实用新型实施例的一种调整电路的输出波形的时序示意图；

图5b示出了根据本实用新型实施例的另一种调整电路的输出波形的时序示意图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。

图1示出了根据本实用新型实施例的显示装置的结构示意图。

如图1所示，显示装置包括显示面板10、栅极驱动电路20、源极驱动电路30、调整电路40。

显示面板10上包括多个阵列排布的像素单元组11，每个像素单元组11由显示面板10中同行设置的两个相邻像素单元组成。每个像素单元组11中的两个像素单元的颜色不同。显示面板例如为液晶显示面板。

源极驱动电路30通过每条数据线12与一列像素单元组11连接，即栅极驱动电路30通过一条数据线12分别连接每个像素单元组11中的两个像素单元中薄膜晶体管的源极，以向像素单元组11中的两个像素单元提供像素数据，其中，提供至每个像素单元组11中两个像素单元的像素数据的极性不同。

栅极驱动电路20通过两条相邻的奇数行栅极线以及偶数行栅极线分别向每行像素单元组中的奇数列像素单元以及偶数行像素单元提供栅极驱动信号gn，n为自然数。其中栅极线与对应行像素单元组中的像素单元的连接方式使得显示面板的架构类型为第一架构或者第二架构中的一种。

调整电路40分别连接栅极驱动电路20的输出端以及与每行像素单元组连接的奇数列栅极线以及偶数列栅极线。以基于表征显示面板10的架构类型的指示电压以及源极驱动电路30提供至像素单元组11的首个像素数据的极性，调整提供至栅极线的栅极驱动信号的输出时序，使得像素数据的极性设置与显示面板的架构类型相匹配，以保证显示装置显示的画面与当前预定的显示画面相匹配。其中，调整电路40也可以集成在栅极驱动电路20内部。

以下将具体描述显示面板的两种架构类型的连接结构。

图2a示出了根据本实用新型实施例的显示面板具有第一架构的结构示意图。

如图2a所示，显示面板10包括多个阵列排布的像素单元14，每行中相邻两个像素单元14组成像素单元组11。每列像素单元组11通过一条数据线连接源极驱动电路，每个像素单元组11中的两个像素单元14中的薄膜晶体管的源极分别与对应列的一条数据线连接。每行像素单元组中每个像素单元组11的奇数列像素单元通过奇数行栅极线与栅极驱动电路连接，每行像素单元组中每个像素单元组11的偶数列像素单元通过偶数行栅极线与栅极驱动电路连接，以使得显示面板的架构类型具有第一架构。其中，当栅极驱动电路为逐行顺序扫描时，对应列数据线向位于相邻两行且同一列的两个像素单元组11提供的像素数据写入到该4个像素单元中的顺序近似为正“z”型。

图2b示出了根据本实用新型实施例的显示面板具有第二架构的结构示意图。

如图2b所示，显示面板10包括多个阵列排布的像素单元14，每行中相邻两个像素单元14组成像素单元组11。每列像素单元组11通过一条数据线连接源极驱动电路，每个像素单元组11中的两个像素单元14中的薄膜晶体管的源极分别与对应列的一条数据线连接。每行像素单元组中每个像素单元组11的奇数列像素单元通过偶数行栅极线与栅极驱动电路连接，每行像素单元组中每个像素单元组11的偶数列像素单元通过奇数行栅极线与栅极驱动电路连接，以使得显示面板10的架构类型具有第二架构。其中，当栅极驱动电路为逐行顺序扫描时，对应列数据线向位于相邻两行且同一列的两个像素单元组11提供的像素数据写入到该4个像素单元中的顺序近似为“反z”型。

显示装置通过设置调整电路40，以使得写入至显示面板10的像素数据极性与对应像素单元相匹配以使得显示画面与预定的显示画面相匹配。其中将像素数据写入显示面板10是通过栅极驱动电路扫描打开对应像素单元中的薄膜晶体管，之后薄膜晶体管的源极接收源极驱动电路30提供的像素数据并经由薄膜晶体管的漏极写入像素单元的像素结构中。因此，为保证源极驱动电路30提供的像素数据输入至显示面板10对应的像素单元后显示的画面与当前预定的显示画面相匹配，可以通过指示显示面板10的架构类型以及源极驱动电路30提供至像素单元组的像素数据的极性，进而调整提供至栅极线的栅极驱动信号的输出时序，使得写入像素单元的像素数据显示的画面与当前预定的显示画面相匹配。

图3示出了根据本实用新型实施例的一种调整电路的结构示意图。

如图3所示，调整电路140包括状态单元142、逻辑单元43以及开关单元44。在本实施例中，状态单元142用于表征显示面板的架构类型为第一架构或者第二架构。

状态单元142提供表征显示面板架构类型的指示电压。状态单元142包括第一电阻r1，第一电阻r1的一端连接以接收正电压vdd，例如为5v，第一电阻r1的另一端作为状态单元142的输出端以输出表征显示面板架构类型的指示电压。使得状态单元输出处于高电平状态的指示电压，该电平状态的指示电压例如表征显示面板的架构类型具有第一架构。此时显示面板10中每行像素单元组中每个像素单元组11的奇数列像素单元通过奇数行栅极线与栅极驱动电路20连接，每行像素单元组中每个像素单元组11的偶数列像素单元通过偶数行栅极线与栅极驱动电路连接。

需要说明的是，处于高电平的指示电压也可以表征显示面板10的架构类型具有第二架构。此时显示面板10中每行像素单元组中每个像素单元组11的奇数列像素单元通过偶数行栅极线与栅极驱动电路20连接，每行像素单元组中每个像素单元组11的偶数列像素单元通过奇数行栅极线与栅极驱动电路20连接。

逻辑单元43分别连接状态单元142以及源极驱动电路30的输出端，根据指示电压与写入像素单元组的首个像素数据的逻辑运算结果，设定提供至与每行像素单元组连接的栅极线的栅极驱动信号的输出时序。逻辑单元43包括异或门u1，异或门u1的第一输入端连接源极驱动电路30的输出端以接收提供至每个像素单元组的首个像素数据，异或门u1的第二输入端连接状态单元142以接收表征显示面板架构类型的指示电压，异或门u1的输出端输出逻辑信号，逻辑信号表征互异门u1的两个输入端输入的电平状态关系为互异或者相同。当源极驱动电路30输出的像素数据写入由状态单元提供的指示电压表征的架构类型的显示面板时，显示的画面与当前预定的画面相匹配，根据逻辑运算结果的逻辑信号将栅极驱动电路前一级驱动信号gi输出端与奇数行栅极线导通，将栅极驱动电路后一级驱动信号gi+1输出端与偶数行栅极线导通；当源极驱动电路30输出的像素数据写入由状态单元提供的指示电压表征的架构类型的显示面板时显示的画面与当前预定的画面不匹配时，根据逻辑信号将栅极驱动电路前一级驱动信号gi输出端与偶数行栅极线导通，将栅极驱动电路后一级驱动信号gi+1输出端与奇数行栅极线导通。

开关单元44包括两个输入端；两个输出端；以及控制端。开关单元44的一个输入端连接栅极驱动电路20的输出端以接收前一级驱动信号gi，开关单元44的另一个输入端连接栅极驱动电路20的输出端以接收后一级驱动信号gi+1。开关单元44的一个输出端连接每行像素单元组的奇数列栅极线，开关单元44的另一个输出端连接每行像素单元组的偶数列栅极线。开关单元44的控制端连接逻辑单元43中异或门u1的输出端以基于逻辑信号将两个输入端分别与两个输出端的其中一个连接以导通，进而向显示面板10提供栅极驱动信号。当源极驱动电路输出的像素数据极性设置与显示面板的架构类型匹配时，例如指示电压和首个像素数据的电平状态相同，异或门u1输出低电平以控制开关单元44将栅极驱动电路中前一级驱动信号gi输出端与奇数行栅极线导通，将栅极驱动电路后一级驱动信号gi+1输出端与偶数行栅极线导通。当像素数据极性与显示面板的架构类型不匹配时，例如指示电压和像素数据的电平状态互异，异或门u1输出高电平以控制开关单元44将栅极驱动电路前一级驱动信号gi输出端与偶数行栅极线导通，将栅极驱动电路后一级驱动信号gi+1输出端与奇数行栅极线导通。

图4示出了根据本实用新型实施例的另一种调整电路的结构示意图。

如图4所示，调整电路240包括状态单元242、逻辑单元43以及开关单元44。在本实施例中，状态单元242指示显示面板的架构类型为与图3所指示的架构类型相反。

状态单元242提供表征显示面板架构类型的指示电压。状态单元242包括第二电阻r2，第二电阻r2的一端接地，第二电阻r2的另一端作为状态单元242的输出端以输出表征显示面板架构类型的指示电压。使得状态单元242输出处于低电平状态的指示电压，例如表征显示面板的架构类型具有第二架构。此时显示面板10中每行像素单元组中每个像素单元组11的奇数列像素单元通过偶数行栅极线与栅极驱动电路20连接，每行像素单元组中每个像素单元组11的偶数列像素单元通过奇数行栅极线与栅极驱动电路连接。

需要说明的是，处于低电平的指示电压也可以表征显示面板10的架构类型具有第一架构。此时显示面板10每行像素单元组中每个像素单元组11的奇数列像素单元通过奇数行栅极线与栅极驱动电路20连接，每行像素单元组中每个像素单元组11的偶数列像素单元通过偶数行栅极线与栅极驱动电路20连接。

逻辑单元43分别连接状态单元242以及源极驱动电路30的输出端，根据指示电压与写入像素单元组的首个像素数据的逻辑运算结果，设定提供至与每行像素单元组连接的栅极线的栅极驱动信号的输出时序。逻辑单元43包括异或门u1，异或门u1的第一输入端连接源极驱动电路30的输出端以接收提供至每个像素单元组的首个像素数据，异或门u1的第二输入端连接状态单元242以接收表征显示面板架构类型的指示电压，异或门u1的输出端输出逻辑信号，逻辑信号表征互异门u1的两个输入端输入的电平状态关系为互异或者相同。当源极驱动电路30输出的像素数据写入由状态单元提供的指示电压表征的架构类型的显示面板时显示的画面与当前预定的画面相匹配，根据逻辑运算结果的逻辑信号将栅极驱动电路前一级驱动信号gi输出端与奇数行栅极线导通，将栅极驱动电路后一级驱动信号gi+1输出端与偶数行栅极线导通；当源极驱动电路30输出的像素数据写入由状态单元提供的指示电压表征的架构类型的显示面板时显示的画面与当前预定的画面不匹配时，根据逻辑信号将栅极驱动电路前一级驱动信号gi输出端与偶数行栅极线导通，将栅极驱动电路后一级驱动信号gi+1输出端与奇数行栅极线导通。

开关单元44包括两个输入端；两个输出端；以及控制端。开关单元44的一个输入端连接栅极驱动电路20的输出端以接收前一级驱动信号gi，开关单元44的另一个输入端连接栅极驱动电路20的输出端以接收后一级驱动信号gi+1。开关单元44的一个输出端连接每行像素单元组的奇数列栅极线，开关单元44的另一个输出端连接每行像素单元组的偶数列栅极线。开关单元44的控制端连接逻辑单元43中异或门u1的输出端以基于逻辑信号将两个输入端分别与两个输出端的其中一个连接以导通，进而向显示面板10提供栅极驱动信号。当源极驱动电路输出的像素数据极性设置与显示面板的架构类型匹配时，例如指示电压和首个像素数据的电平状态相同，异或门u1输出低电平以控制开关单元44将栅极驱动电路中前一级驱动信号gi输出端与奇数行栅极线导通，将栅极驱动电路后一级驱动信号gi+1输出端与偶数行栅极线导通。当像素数据极性与显示面板的架构类型不匹配时，例如指示电压和像素数据的电平状态互异，异或门u1输出高电平以控制开关单元44将栅极驱动电路前一级驱动信号gi输出端与偶数行栅极线导通，将栅极驱动电路后一级驱动信号gi+1输出端与奇数行栅极线导通。

图5a示出了根据本实用新型实施例的一种调整电路的输出波形的时序示意图。

如图5a所示，当输入至像素单元组的首个像素数据的极性与表征显示面板架构类型的指示电压的电平状态匹配时，即源极驱动电路30对输出的像素数据极性设置，按照栅极驱动电路20逐行顺序扫描显示面板10行像素单元组的操作，可使得像素数据写入至像素单元后显示的画面与当前预定的显示画面相匹配，进而保证正常显示。即驱动信号g1、g2……gn-1、gn按照顺序依次提供至显示面板10中的每行像素单元组。

图5b示出了根据本实用新型实施例的另一种调整电路的输出波形的时序示意图。

如图5b所示，当输入至像素单元组的首个像素数据的极性与表征显示面板架构类型的指示电压的电平状态不匹配时，即源极驱动电路20对输出的像素数据极性设置，需按照栅极驱动电路30先扫描与每行像素单元组连接的偶数行栅极线再扫描与每行像素单元组连接的奇数行栅极线的操作，进而使得像素数据写入至像素单元后显示的画面与当前预定的显示画面相匹配，保证正常显示。即驱动信号g1、g2……gn-1、gn按照每相邻两个驱动信号向奇数行栅极线提供后一级驱动信号向偶数行栅极线提供前一级驱动信号的时序，扫描显示面板。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。