一种GOA电路和显示装置的制作方法

本发明涉及显示技术领域，特别是涉及一种goa电路和显示装置。

背景技术：

目前显示面板的水平扫描线的驱动是由外接集成电路(ic)来实现的，外接集成电路可以控制各级行扫描线的逐级开启，而采用goa(英文全称：gatedriveronarray，中文全称：集成栅极驱动电路)技术，即阵列基板行驱动技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。

目前采用内部补偿方法的面板需要三组及以上的goa电路，这无疑会增加边框的宽度。

技术实现要素：

本发明的目的在于，提供一种供goa电路和显示装置，能够驱动三条行扫描线，且使用一组时钟信号，所需的薄膜晶体管(tft)的数量少和所需的信号线少，实现goa电路的窄边框。

为实现上述目的，本发明提供一种goa电路。所述goa电路包括级联的多个goa电路单元。设n为自然数。负责输出第n级水平扫描信号的第n级goa单元包括上拉控制单元、反馈单元、第一上拉单元、第二上拉单元、第三上拉单元、下拉单元、下拉控制单元以及自举电容。所述上拉控制单元接入上一级级传信号，并电性连接于第一节点以及第二节点，用于在所述上一级级传信号的控制下将所述上一级级传信号输出至所述第一节点以及所述第二节点；所述反馈单元接入所述当前级级传信号，并电性连接于所述第一节点以及所述第二节点，用于在所述第一节点的电位控制下控制下将所述当前级级传信号的电位反馈至所述第二节点；所述第一上拉单元接入第一时钟信号ckc，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出第二扫描信号；所述第二上拉单元接入第二时钟信号cka，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出第一扫描信号；所述第三上拉单元接入第三时钟信号ckb，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出第一扫描信号；所述下拉单元接入下两级级传信号以及直流低电压，并电性连接于所述第一节点以及所述第二节点，用于在所述下两级级传信号的控制下将所述直流低电压信号输出至所述第一节点以及所述第二节点；所述下拉控制单元接入直流高电压信号以及所述直流低电压信号，并电性连接于所述第一节点、所述第二节点、所述当前级级传信号、所述第一扫描信号、所述第一扫描信号以及所述第二扫描信号，用于将所述第一节点的电位、所述第一扫描信号的电位以及所述第一扫描信号的电位下拉至所述直流低电压信号的电位，以及将所述第二扫描信号的电位抬升至所述直流高电压信号的电位；所述自举电容的两端分别连接所述第一节点和所述第二扫描信号。

在本发明其中的一实施例中，所述上拉控制单元包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管。所述第一薄膜晶体管的栅极和漏极分别连接所述上一级级传信号输出端或所述启动脉冲触发信号，所述第一薄膜晶体管的源极连接所述第二节点；所述第二薄膜晶体管的栅极连接所述上一级级传信号输出端或所述启动脉冲触发信号，所述第二薄膜晶体管的源极和漏极分别连接所述第一节点和所述第二节点。

在本发明其中的一实施例中，当n＝1时，所述第一薄膜晶体管的所述源极和所述漏极分别连接所述第二节点和所述启动脉冲触发信号。

在本发明其中的一实施例中，所述第一上拉单元包括第四薄膜晶体管，所述第二上拉单元包括第五薄膜晶体管，所述第三上拉单元包括第六薄膜晶体管。所述第四薄膜晶体管的栅极连接所述第一节点，所述第四薄膜晶体管的源极和漏极分别连接所述第一时钟信号和第二扫描信号输出端。所述第五薄膜晶体管的栅极连接所述第一节点，所述第五薄膜晶体管的源极和漏极分别连接所述第二时钟信号和第一扫描信号输出端。所述第六薄膜晶体管的栅极连接所述第一节点，所述第六薄膜晶体管的源极和漏极分别连接所述第三时钟信号和第三扫描信号输出端。

在本发明其中的一实施例中，所述下拉单元包括第七薄膜晶体管和第八薄膜晶体管。所述第七薄膜晶体管的栅极连接所述下两级级传信号输出端，所述第七薄膜晶体管的源极和漏极分别连接所述第二节点和所述第一节点。所述第八薄膜晶体管的栅极连接所述下两级级传信号输出端，所述第八薄膜晶体管的源极和漏极分别连接所述直流低电压和所述第二节点。

在本发明其中的一实施例中，所述下拉控制单元包括第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第十四薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管。所述第九薄膜晶体管的栅极连接第三节点，所述第九薄膜晶体管的源极和漏极分别连接所述第二节点和所述第一节点。所述第十薄膜晶体管的栅极连接所述第三节点，所述第十薄膜晶体管的源极和漏极分别连接所述直流低电压和所述第二节点。所述第十一薄膜晶体管的栅极连接所述第二直流高电压，所述第十一薄膜晶体管的源极和漏极分别连接所述第十二薄膜晶体管的栅极和所述第二直流高电压。所述第十二薄膜晶体管的所述栅极连接所述第十一薄膜晶体管的所述源极，所述第十二薄膜晶体管的源极和漏极分别连接所述第三节点和所述第二直流高电压。所述第十三薄膜晶体管的栅极连接所述第一节点，所述第十三薄膜晶体管的源极和漏极分别连接所述直流低电压和所述第十二薄膜晶体管的所述栅极。所述第十四薄膜晶体管的栅极连接所述第一节点，所述第十四薄膜晶体管的源极和漏极分别连接所述直流低电压和所述第三节点。所述第十五薄膜晶体管的栅极连接所述第三节点，所述第十五薄膜晶体管的源极和漏极分别连接所述第二扫描信号输出端和所述直流高电压。所述第十六薄膜晶体管的栅极连接所述第三节点，所述第十六薄膜晶体管的源极和漏极分别连接所述第一扫描信号输出端和所述直流低电压。所述第十七薄膜晶体管的栅极连接所述第三节点，所述第十七薄膜晶体管的源极和漏极分别连接所述第三扫描信号输出端和所述直流低电压。

在本发明其中的一实施例中，所述goa电路为基于igzo材料制备的goa电路。

本发明还提供一显示装置包括上述的goa电路。

本发明的技术效果在于提供一种goa电路和显示装置，其中goa电路包括级联的多个goa电路单元。负责输出第n级水平扫描信号的第n级goa单元包括上拉控制单元、反馈单元、第一上拉单元、第二上拉单元、第三上拉单元、下拉单元、下拉控制单元以及自举电容。所述上拉单元连接第n级水平扫描信号输出端以及一组时钟信号。所述第n级goa单元能够驱动三条行扫描线，且使用一组时钟信号，所需的薄膜晶体管的数量少和所需的信号线少，不仅能够输出6t2c电路所需时序，而且利于实现goa电路的窄边框。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的一实施例的goa电路的结构示意图；

图2为本发明的一实施例的goa电路的输入源信号波形示意图；

图3为本发明的一实施例的goa电路的第n级goa单元的输出波形示意图；

图4为本发明的一实施例的显示装置的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

参照图1及图2，本发明的一实施例的goa电路包括十七个薄膜晶体管(tft)和一个电容cbt，电路之间的连接关系如图1所示。vgh和vgl是直流电源(directcurrent(dc)powersupply)，stv是启动脉冲(startpulse)触发信号，为启动第一级goa单元所需。goa电路中各信号具体的波形与电位关系可以如下表1所示。节点n、q、qb、cout(n-l)、cout(n)、cout(n+2)、scan1、scan2、scan3等是电路中重要的节点。ck1、ck2，ck3为一组交流讯号，cout(n-1)连接上一级的cout(n)输出信号，cout(n+2)连接下一级的cout输出信号。goa电路第一级的第一薄膜晶体管t11的cout(n-1)与stv信号相连。

表1

请参照图1、图2所示，本发明的一实施例提供一goa电路。所述goa电路包括级联的多个goa电路单元。设n为自然数。负责输出第n级水平扫描信号的第n级goa单元包括上拉控制单元20、反馈单元30、第一上拉单元11、第二上拉单元12、第三上拉单元13、下拉单元40、下拉控制单元50以及自举电容cbt。

具体地，所述上拉控制单元20接入上一级级传信号cout(n-1)，并电性连接于第一节点q以及第二节点n，用于在所述上一级级传信号cout(n-1)的控制下将所述上一级级传信号cout(n-1)输出至所述第一节点q以及所述第二节点n；所述反馈单元30接入所述前级级传信号cout(n)，并电性连接于所述第一节点q以及所述第二节点n，用于在所述第一节点q的电位控制下控制下将所述前级级传信号cout(n)的电位反馈至所述第二节点n；所述第一上拉单元11接入第一时钟信号ck1，并电性连接于所述第一节点q，用于在所述第一节点q的电位控制下输出第二扫描信号scan2；所述第二上拉单元12接入第二时钟信号ck2，并电性连接于所述第一节点q，用于在所述第一节点q的电位控制下输出第一扫描信号scan1；所述第三上拉单元13接入第三时钟信号ck3，并电性连接于所述第一节点q，用于在所述第一节点q的电位控制下输出第一扫描信号scan1；所述第三扫描信号scan3可提供为前级级传信号cout(n)；所述下拉单元40接入下两级级传信号cout(n+2)以及直流低电压vgl，并电性连接于所述第一节点q以及所述第二节点n，用于在所述下两级级传信号cout(n+2)的控制下将所述直流低电压vgl信号输出至所述第一节点q以及所述第二节点n；所述下拉控制单元50接入直流高电压vgh信号以及所述直流低电压vgl信号，并电性连接于所述第一节点q、所述第二节点n、所述前级级传信号cout(n)、所述第一扫描信号scan1、所述第一扫描信号以及所述第二扫描信号scan2，用于将所述第一节点q的电位、所述第一扫描信号scan1的电位以及所述第一扫描信号scan1的电位下拉至所述直流低电压vgl信号的电位，以及将所述第二扫描信号scan2的电位抬升至所述直流高电压vgh信号的电位；所述自举电容cbt的两端分别连接所述第一节点q和所述第一扫描信号scan1。

在本发明其中的一实施例中，所述上拉控制单元20主要是拉升所述第一节点q的电位并控制所述上拉单元10的打开时间。所述上拉控制单元20包括第一薄膜晶体管t11、第二薄膜晶体管t12和第三薄膜晶体管t6。所述第一薄膜晶体管t11的栅极和漏极分别连接所述上一级级传信号cout(n-1)输出端或所述启动脉冲触发信号stv，所述第一薄膜晶体管t11的源极连接所述第二节点n。所述第二薄膜晶体管t12的栅极连接所述上一级级传信号cout(n-1)输出端或所述启动脉冲触发信号stv，所述第二薄膜晶体管t12的源极和漏极分别连接所述第一节点q和所述第二节点n。

在本发明其中的一实施例中，当n＝1时，所述第一薄膜晶体管t11的所述源极和所述漏极分别连接所述第二节点n和所述启动脉冲触发信号stv。

在本发明其中的一实施例中，所述反馈单元30包括第三薄膜晶体管t6。所述第三薄膜晶体管t6的栅极连接所述第一节点q，所述第三薄膜晶体管t6的源极和漏极分别连接所述当前级级传信号cout(n)输出端和所述第二节点n。

在本发明其中的一实施例中，所述上拉单元11、12、13主要负责将时钟信号转变为输出信号。

所述第一上拉单元11包括第四薄膜晶体管t21。所述第四薄膜晶体管t21的栅极连接所述第一节点q，所述第四薄膜晶体管t21的源极和漏极分别连接所述第一时钟信号ck1和第二扫描信号scan2输出端。所述第四薄膜晶体管t21负责将所述第一时钟信号ck1转变为输出信号，即所述第二扫描信号scan2输出端。

所述第二上拉单元12包括第五薄膜晶体管t22，所述第五薄膜晶体管t22的栅极连接所述第一节点q，所述第五薄膜晶体管t22的源极和漏极分别连接所述第二时钟信号ck2和第一扫描信号scan1输出端。所述第五薄膜晶体管t22负责将所述第二时钟信号ck2转变为输出信号，即所述第一扫描信号scan1输出端。

所述第三上拉单元13包括第六薄膜晶体管t23，所述第六薄膜晶体管t23的栅极连接所述第一节点q，所述第六薄膜晶体管t23的源极和漏极分别连接所述第三时钟信号ck3和第三扫描信号scan3输出端。所述第六薄膜晶体管t23负责将所述第三时钟信号ck3转变为输出信号，即所述第三扫描信号scan3输出端。

在本发明其中的一实施例中，所述下拉单元40主要是负责在第一时间将所述第一节点q的电位与输出信号拉低为低电位。所述下拉单元40包括第七薄膜晶体管t31和第八薄膜晶体管t32。所述第七薄膜晶体管t31的栅极连接所述下两级级传信号cout(n+2)输出端，所述第七薄膜晶体管t31的源极和漏极分别连接所述第二节点n和所述第一节点q。所述第八薄膜晶体管t32的栅极连接所述下两级级传信号cout(n+2)输出端，所述第八薄膜晶体管t32的源极和漏极分别连接所述直流低电压vgl和所述第二节点n。

在本发明其中的一实施例中，所述下拉控制单元50主要是负责将所述第一节点q的电位维持在关闭状态。所述下拉控制单元50包括第九薄膜晶体管t45、第十薄膜晶体管t46、第十一薄膜晶体管t51、第十二薄膜晶体管t52、第十三薄膜晶体管t53和第十四薄膜晶体管t54。

所述第九薄膜晶体管t45的栅极连接第三节点qb，所述第九薄膜晶体管t45的源极和漏极分别连接所述第二节点n和所述第一节点q。

所述第十薄膜晶体管t46的栅极连接所述第三节点qb，所述第十薄膜晶体管t46的源极和漏极分别连接所述直流低电压vgl和所述第二节点n。

所述第十一薄膜晶体管t51的栅极连接所述第二直流高电压vgh，所述第十一薄膜晶体管t51的源极和漏极分别连接所述第十二薄膜晶体管t52的栅极和所述第二直流高电压vgh。所述第十二薄膜晶体管t52的所述栅极连接所述第十一薄膜晶体管t51的所述源极，所述第十二薄膜晶体管t52的源极和漏极分别连接所述第三节点qb和所述第二直流高电压vgh。

所述第十三薄膜晶体管t53的栅极连接所述第一节点q，所述第十三薄膜晶体管t53的源极和漏极分别连接所述直流低电压vgl和所述第十二薄膜晶体管t52的所述栅极。

所述第十四薄膜晶体管t54的栅极连接所述第一节点q，所述第十四薄膜晶体管t54的源极和漏极分别连接所述直流低电压vgl和所述第三节点qb。

所述第十五薄膜晶体管t41的栅极连接所述第三节点qb，所述第十五薄膜晶体管t41的源极和漏极分别连接所述第二扫描信号scan2输出端和所述直流高电压vgh。

所述第十六薄膜晶体管t42的栅极连接所述第三节点qb，所述第十六薄膜晶体管t42的源极和漏极分别连接所述第一扫描信号scan1输出端和所述直流低电压vgl。

所述第十七薄膜晶体管t43的栅极连接所述第三节点qb，所述第十七薄膜晶体管t43的源极和漏极分别连接所述第三扫描信号scan3输出端和所述直流低电压vgl。

所述自举电容cbt的两端分别连接所述第一节点q和所述第二扫描信号scan2，负责所述第一节点q的电位的二次抬升，这有利于所述第二扫描信号scan2的输出。

在本发明其中的一实施例中，所述goa电路为基于igzo材料制备的goa电路。

参照图3，本发明的一实施例的goa电路的第n级goa单元的输出波形示意图，通过将图2所示的波形带入本发明的一实施例的goa电路，得到了非常好的信号输出，根据仿真结果，该goa电路的稳定性良好，阈值电压vth负偏-5v，第二扫描信号scan2的输出仍然稳定。并且下面以单级goa电路为例，说明电路的工作过程。

s1阶段：当cout(n-1)为高电位时t11和t12打开，cout(n-1)的高电位传入到q点，q点为高电位，同时t21、t22与t23打开，由于q与qb点之间连接由t51、t52、t53、t54构成的反相器结构，它们之间的电位相反，因此，qb处于低电位，t41、t42、t43、t44与t45均关闭、同时，cout(n+2)处于低电位，t31、t32关闭，ck1，ck2，ck3处于低电位，输出信号scan3，scan1，scan2输出低电位。

s2阶段：然后，cout(n-1)为低电位，t11与t12关闭，此时，ck1，ck2，ck3,由低电位升为高电位，q点受到电容耦合效应，被抬到更高的电位，t31、t32、t41、t42、t43、t44与t45继续关闭，此时scan1，scan2，scan3输出高电位。此时，t6打开，n点处于高电位，该电位降低了t12、t44与t32的漏电流。

s3阶段：ck1由高电位切换为低电位，q点电位略为降低，同时scan2输出低电位。

s4阶段：ck2由高电位切换为低电位，q点电位降低，同时scan1输出低电位。

s5阶段：ck3由高电位切换为低电位，q点电位降低，同时scan3输出低电位。

s6阶段：cout(n+2)升为高电位，t31及t32打开，q点被拉低为低电位，由于由t51、t52、t53、t54构成的反相器的存在，qb点升为高电位，t41、t42、t43、t44与t45打开，scan2输出高电位。

本实施中第一节点q的电位维持能力是限制igzo(铟镓锌氧化物)-goa电路输出宽脉冲信号的重要因素，本发明的实施例提出了goa电路，可应用于igzo-goa电路，也可以应用于分用器(demultiplexer，demux)goa电路可以有效的维持q点电位，实现宽脉冲goa信号输出。可运用于液晶显示器(liquidcrystaldisplay，lcd)，也可以运用于有机发光二极管(organiclightemittingdiode，oled)显示器。综上，本发明的实施例的goa电路可以有效的解决第一节点q的电位维持问题，能够实现宽脉冲goa信号输出。本发明的实施例的一级goa电路能够驱动三条行扫描线，减少了goa电路的版图占用空间，并且只需要一组ck讯号，进一步减少信号线数量及版图所占空间，有利于显示屏窄边框化。

参照图4，在一实施例中，显示装置200包括面板220和位于面板220一侧的goa电路240。goa电路240为上述任一实施例所述的goa电路。显示装置200可以是lcd或oled显示器。

由在本发明的实施例的所述goa电路和所述显示装置中，goa电路包括级联的多个goa电路单元。负责输出第n级水平扫描信号的第n级goa单元包括上拉控制单元、反馈单元、第一上拉单元、第二上拉单元、第三上拉单元、下拉单元、下拉控制单元以及自举电容。所述上拉单元连接第n级水平扫描信号输出端以及一组时钟信号。所述第n级goa单元能够驱动三条行扫描线，且使用一组时钟信号，所需的薄膜晶体管的数量少和所需的信号线少，不仅能够输出6t2c电路所需时序，而且利于实现goa电路的窄边框。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。