显示面板及其驱动方法与流程

本申请涉及显示领域，尤其涉及一种显示面板及其驱动方法。

背景技术：

显示面板在显示图像时，需要利用栅极驱动电路对像素单元进行扫描，栅极驱动电路包括多个级联栅极驱动单元，每个栅极驱动单元对应一行像素单元，并能够对该行像素单元中薄膜晶体管的栅极输出扫描脉冲信号，从而实现对显示装置的像素单元的逐行扫描驱动。

栅极驱动电路通常通过多个晶体管和电容器来控制输出端输出信号的电位的高低。但是，显示装置中的薄膜晶体管的栅极和漏极之间存在寄生电容，所以当栅极驱动电路施加到薄膜晶体管的栅极的扫描脉冲信号的电平发生骤变时，比如由高电平变到低电平，栅极电位会产生巨大跌落，而受寄生电容的影响，漏极电位也会产生巨大跌落，产生溃穿现象，从而造成显示画面出现闪屏的现象，显示面板的显示效果较差。

技术实现要素：

本发明提供一种显示面板及其驱动方法，以改进现有显示面板存在显示闪烁和残像等问题。

为解决以上问题，本发明提供的技术方案如下：

本发明提供一种显示面板，其包括栅极驱动电路，所述栅极驱动电路由多个级联栅极驱动单元和信号线构成，所述栅极驱动单元包括：

goa模块，包括第一输入端、第二输入端、第一输出端、以及第二输出端；

信号调整模块，包括第一goa信号输入端、第二goa信号输入端、第三goa信号输入端、公共信号输入端、输出端，还包括m(m为大于等于2的整数)个时钟信号输入端、以及m个电平信号输入端，所述时钟信号输入端与所述电平信号输入端一一对应；

所述goa模块的第一输入端与上一级的所述goa模块的第二输出端连接，所述goa模块的第二输入端与下一级的所述goa模块的第一输出端连接，所述信号调整模块的第一goa信号输入端与同级的所述goa模块的第一输出端连接，所述信号调整模块的第二goa信号输入端与上一级的所述goa模块的第二输出端连接，所述信号调整模块的第三goa信号输入端与下一级的所述goa模块的第一输出端连接；

所述信号调整模块的输出端，在所述信号调整模块的第一goa信号输入端输入goa信号，且第k(k为大于等于1，且小于等于m的整数)时钟信号输入端输入第k时钟信号时，输出来自第k电平信号输入端的第k电平信号；其中，第k+1电平信号的电位低于第k电平信号的电位，第一电平信号的电位高于所述goa信号的电位，第m电平信号的电位低于所述goa信号的电位。

在本发明提供的显示面板中，所述时钟信号输入端包括第一时钟信号输入端、第二时钟信号输入端、以及第三时钟信号输入端，所述电平信号输入端包括第一电平信号输入端、第二电平信号输入端、以及第三电平信号输入端，所述第一时钟信号输入端与所述第一电平信号输入端相对应，所述第二时钟信号输入端与所述第二电平信号输入端相对应，所述第三时钟信号输入端与所述第三电平信号输入端相对应。

在本发明提供的显示面板中，所述信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、以及第十三薄膜晶体管；所述第一薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第一时钟信号输入端连接，漏极与所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极、所述第四薄膜晶体管的栅极连接；所述第二薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第三薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第四薄膜晶体管的源极与所述第一电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第五薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第二时钟信号输入端连接，漏极与所述第六薄膜晶体管的源极、所述第七薄膜晶体管的源极、所述第八薄膜晶体管的栅极连接；所述第六薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第七薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第八薄膜晶体管的源极与所述第二电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第九薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第三时钟信号输入端连接，漏极与所述第十薄膜晶体管的源极、所述第十一薄膜晶体管的源极、所述第十二薄膜晶体管的栅极连接；所述第十薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第十一薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第十二薄膜晶体管的源极与所述第三电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第十三薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，源极与所述信号调整模块的输出端连接，漏极与所述公共信号输入端连接。

在本发明提供的显示面板中，所述信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、以及第八薄膜晶体管；所述第一薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第一时钟信号输入端连接，漏极与所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极、所述第四薄膜晶体管的栅极、所述第五薄膜晶体管的漏极、所述第六薄膜晶体管的栅极、所述第七薄膜晶体管的漏极、所述第八薄膜晶体管的栅极、以及所述信号调整模块的输出端连接；所述第二薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第三薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第四薄膜晶体管的源极与所述第一电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第五薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第二时钟信号输入端连接；所述第六薄膜晶体管的源极与所述第二电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第七薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第三时钟信号输入端连接；所述第八薄膜晶体管的源极与所述第三电平信号输入端连接，漏极与所述信号调整模块的输出端连接。

在本发明提供的显示面板中，所述时钟信号输入端包括第一时钟信号输入端和第二时钟信号输入端，所述电平信号输入端包括第一电平信号输入端和第二电平信号输入端，所述第一时钟信号输入端与所述第一电平信号输入端相对应，所述第二时钟信号输入端与所述第二电平信号输入端相对应。

在本发明提供的显示面板中，所述信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、以及第九薄膜晶体管；所述第一薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第一时钟信号输入端连接，漏极与所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极、所述第四薄膜晶体管的栅极连接；所述第二薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第三薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第四薄膜晶体管的源极与所述第一电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第五薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第二时钟信号输入端连接，漏极与所述第六薄膜晶体管的源极、所述第七薄膜晶体管的源极、所述第八薄膜晶体管的栅极连接；所述第六薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第七薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第八薄膜晶体管的源极与所述第二电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第九薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，源极与所述信号调整模块的输出端连接，漏极与所述公共信号输入端连接。

在本发明提供的显示面板中，所述时钟信号输入端包括第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端、以及第四时钟信号输入端，所述电平信号输入端包括第一电平信号输入端、第二电平信号输入端、第三电平信号输入端、以及第四电平信号输入端，所述第一时钟信号输入端与所述第一电平信号输入端相对应，所述第二时钟信号输入端与所述第二电平信号输入端相对应，所述第三时钟信号输入端与所述第三电平信号输入端相对应，所述第四时钟信号输入端与所述第四电平信号输入端相对应。

在本发明提供的显示面板中，信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第十四薄膜晶体管、第十五薄膜晶体管、第十六薄膜晶体管、以及第十七薄膜晶体管；所述第一薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第一时钟信号输入端连接，漏极与所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极、所述第四薄膜晶体管的栅极连接；所述第二薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第三薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第四薄膜晶体管的源极与所述第一电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第五薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第二时钟信号输入端连接，漏极与所述第六薄膜晶体管的源极、所述第七薄膜晶体管的源极、所述第八薄膜晶体管的栅极连接；所述第六薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第七薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第八薄膜晶体管的源极与所述第二电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第九薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第三时钟信号输入端连接，漏极与所述第十薄膜晶体管的源极、所述第十一薄膜晶体管的源极、所述第十二薄膜晶体管的栅极连接；所述第十薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第十一薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第十二薄膜晶体管的源极与所述第三电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第十三薄膜晶体管的栅极与所述信号调整模块的第一goa信号输入端连接，源极与所述第四时钟信号输入端连接，漏极与所述第十四薄膜晶体管的源极、所述第十五薄膜晶体管的源极、所述第十六薄膜晶体管的栅极连接；所述第十四薄膜晶体管的栅极与上一级的所述goa模块的第二输出端连接，漏极与所述公共信号输入端连接；所述第十五薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，漏极与所述公共信号输入端连接；所述第十六薄膜晶体管的源极与所述第四电平信号输入端连接，漏极与所述信号调整模块的输出端连接；所述第十七薄膜晶体管的栅极与下一级的所述goa模块的第一输出端连接，源极与所述信号调整模块的输出端连接，漏极与所述公共信号输入端连接。

同时，本发明提供一种显示面板的驱动方法，用于驱动如上任一所述的显示面板，其特征在于，包括m(m为大于等于2的整数)个输出阶段，所述驱动方法包括：

输入阶段，goa模块向信号调整模块的第一goa信号输入端输入goa信号；

第k(k为大于等于1，小于等于m的整数)输出阶段，信号调整模块的第k时钟信号输入端输入第k时钟信号，第k电平信号输入端输入第k电平信号，信号调整模块的输出端输出所述第k电平信号；

其中，第k+1电平信号的电位低于第k电平信号的电位，第一电平信号的电位高于所述goa信号的电位，第m电平信号的电位低于所述goa信号的电位。

在本发明提供的驱动方法中，所述驱动方法还包括：

第一复位阶段，在输入阶段之前，上一级的所述goa模块向信号调整模块的第二goa信号输入端输入上一级的goa信号，同时所述信号调整模块的公共信号输入端输入公共信号，以对所述信号调整模块进行驱动前的复位；

第二复位阶段，在输出阶段之后，下一级的所述goa模块向所述信号调整模块的第三goa信号输入端输入下一级的goa信号，同时所述信号调整模块的公共信号输入端输入公共信号，以对所述信号调整模块进行驱动后的复位。

本发明提供了一种显示面板及其驱动方法，该显示面板包括栅极驱动电路，该栅极驱动电路由多个级联栅极驱动单元和信号线构成，该栅极驱动单元包括：goa模块和信号调整模块；信号调整模块包括m(m为大于等于2的整数)个时钟信号输入端、以及m个电平信号输入端，时钟信号输入端与电平信号输入端一一对应；信号调整模块，在输入goa信号，且第k(k为大于等于1，且小于等于m的整数)时钟信号输入端输入第k时钟信号时，输出来自第k电平信号输入端的第k电平信号；其中，第k+1电平信号的电位低于第k电平信号的电位，第一电平信号的电位高于所述goa信号的电位，第m电平信号的电位低于goa信号的电位。通过信号调整模块对goa模块输出的goa信号做调整，最终输出电位阶梯递减的扫描脉冲信号，避免了goa信号直接从高电位跌落至低电位，发生电压骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本发明实施例提供的显示面板的第一种电路示意图。

图2为本发明实施例提供的显示面板的第二种电路示意图。

图3为本发明实施例提供的显示面板的第三种电路示意图。

图4为本发明实施例提供的显示面板的第四种电路示意图。

图5为本发明实施例提供的显示面板的第五种电路示意图。

图6为本发明实施例提供的显示面板的第六种电路示意图。

图7为本发明实施例提供的显示面板的第七种电路示意图。

图8为本发明实施例提供的显示面板的驱动方法的流程图。

图9为本发明实施例提供的显示面板的第一种时序图。

图10为本发明实施例提供的显示面板的第二种时序图。

具体实施方式

下面将结合本发明的具体实施方案，对本发明实施方案和/或实施例中的技术方案进行清楚、完整的描述，显而易见的，下面所描述的实施方案和/或实施例仅仅是本发明一部分实施方案和/或实施例，而不是全部的实施方案和/或实施例。基于本发明中的实施方案和/或实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方案和/或实施例，都属于本发明保护范围。

本发明所提到的方向用语，例如[上]、[下]、[左]、[右]、[前]、[后]、[内]、[外]、[侧]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明和理解本发明，而非用以限制本发明。术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或是暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。

针对现有显示面板存在的显示闪烁和残像等问题，本发明提供一种显示面板可以缓解这个问题。

在一种实施例中，本发明提供的显示面板包括栅极驱动电路，栅极驱动电路由多个级联栅极驱动单元和信号线构成，每一级栅极驱动单元包括goa(gatedriveronarray，阵列栅极驱动)模块和信号调整模块。请参照图1，以第n级栅极驱动单元为例，第n级栅极驱动单元包括第n级goa模块和第n级信号调整模块。

第n级goa模块包括第一输入端101、第二输入端102、第一输出端103、以及第二输出端104；

第n级信号调整模块包括第一goa信号输入端105、第二goa信号输入端106、第三goa信号输入端107、公共信号输入端109、输出端109，还包括m(m为大于等于2的整数)个时钟信号输入端和m个电平信号输入端，时钟信号输入端和电平信号输入端一一对应；

第n级goa模块的第一输入端101与第n-1级goa模块的第二输出端连接，第n级goa模块的第二输入端102与第n+1级goa模块的第一输出端连接，第n级信号调整模块的第一goa信号输入端105与第n级goa模块的第一输出端103连接，第n级信号调整模块的第二goa信号输入端106与第n-1级goa模块的第二输出端连接，第n级信号调整模块的第三goa信号输入端107与第n+1级goa模块的第一输出端连接；

第n级信号调整模块的输出端109，在第n级信号调整模块的第一goa信号输入端105输入第n级goa信号g(n)，且第k(k为大于等于1，且小于等于m的整数)时钟信号输入端输入第k时钟信号时，输出来自第k电平信号输入端的第k电平信号；其中，第k+1电平信号的电位低于第k电平信号的电位，第一电平信号的电位高于goa信号g(n)的电位，第m电平信号的电位低于goa信号g(n)的电位。

本发明实施例通过在栅极驱动电路中设置信号调整模块，信号调整模块与goa模块相连，信号调整模块在其第一goa信号输入端输入goa信号，且时钟信号输入端输入时钟信号时，输出来自电平信号输入端的电平信号，其中，后一电平信号的电位低于前一电平信号的电位，第一电平信号的电位高于goa信号的电位，末位电平信号的电位低于所述goa信号的电位；通过信号调整模块对goa模块输出的goa信号做调整，最终输出电位阶梯递减的扫描脉冲信号，避免了goa信号直接从高电位跌落至低电位，发生电压骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

在一种实施例中，goa模块的第一输出端和第二输出端为同一信号输出端，输出同一goa信号。

在一种实施例中，如图1所示，第n级信号调整模块包括3个时钟信号输入端和3个电平信号输入端，3个时钟信号输入端分别为第一时钟信号输入端110、第二时钟信号输入端111、第三时钟信号输入端112，3个电平信号输入端分别为第一电平信号输入端113、第二电平信号输入端114、第三电平信号输入端115；其中，第一时钟信号输入端110与第一电平信号输入端113相对应，第二时钟信号输入端111与第二电平信号输入端114相对应，第三时钟信号输入端112与第三电平信号输入端115相对应。

第一时钟信号输入端110连接第一时钟信号(ckk1)线，第二时钟信号输入端111连接第二时钟信号(ckk2)线，第三时钟信号输入端112连接第三时钟信号(ckk3)线；第一电平信号输入端113连接第一电平信号(v1)线，第二电平信号输入端114连接第二电平信号(v2)线，第三电平信号输入端115连接第三电平信号(v3)线；公共信号输入端108连接公共信号(vss)线。

在一种实施方案中，本发明实施例中信号调整模块的具体电路结构如图2所示，第n级信号调整模块包括：第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第六薄膜晶体管t6、第七薄膜晶体管t7、第八薄膜晶体管t8、第九薄膜晶体管t9、第十薄膜晶体管t10、第十一薄膜晶体管t11、第十二薄膜晶体管t12、以及第十三薄膜晶体管t13。

第一薄膜晶体管t1的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管t2的源极、第三薄膜晶体管t3的源极、第四薄膜晶体管t4的栅极连接；第二薄膜晶体管t2的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管t3的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管t4的源极与第一电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第四薄膜晶体管t4，共同构成第n级信号调整模块的第一子信号调整线路。

第五薄膜晶体管t5的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第二时钟信号输入端连接，漏极与第六薄膜晶体管t6的源极、第七薄膜晶体管t7的源极、第八薄膜晶体管t8的栅极连接；第六薄膜晶体管t6的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第七薄膜晶体管t7的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第八薄膜晶体管t8的源极与第二电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第五薄膜晶体管t5、第六薄膜晶体管t6、第七薄膜晶体管t7、以及第八薄膜晶体管t8，共同构成第n级信号调整模块的第二子信号调整线路。

第九薄膜晶体管t9的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第三时钟信号输入端连接，漏极与第十薄膜晶体管t10的源极、第十一薄膜晶体管t11的源极、第十二薄膜晶体管t12的栅极连接；第十薄膜晶体管t10的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第十一薄膜晶体管t11的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第十二薄膜晶体管t12的源极与第三电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第九薄膜晶体管t9、第十薄膜晶体管t10、第十一薄膜晶体管t11、以及第十二薄膜晶体管t12，共同构成第n级信号调整模块的第三子信号调整线路。

第十三薄膜晶体管t13的栅极与第n+1级goa模块的第一输出端连接，源极与第n级信号调整模块的输出端109连接，漏极与公共信号输入端连接。

其中，第一薄膜晶体管t1、第五薄膜晶体管t5、第九薄膜晶体管t9为开关薄膜晶体管。第一薄膜晶体管t1用于向第四薄膜晶体管t4输入第一时钟信号ckk1，从而控制第四薄膜晶体管t4的导通；第五薄膜晶体管t5用于向第八薄膜晶体管t8输入第二时钟信号ckk2，从而控制第八薄膜晶体管t8的导通；第九薄膜晶体管t9用于向第十二薄膜晶体管t12输入第三时钟信号ckk3，从而控制第十二薄膜晶体管t12的导通。

第四薄膜晶体管t4、第八薄膜晶体管t8、第十二薄膜晶体管t12为驱动薄膜晶体管。第四薄膜晶体管t4用于向第n级信号调整模块的输出端109输出第一电平信号v1，第八薄膜晶体管t4用于向第n级信号调整模块的输出端109输出第二电平信号v2，第十二薄膜晶体管t4用于向第n级信号调整模块的输出端109输出第三电平信号v3。

第二薄膜晶体管t2、第六薄膜晶体管t6、第十薄膜晶体管t10为第一复位薄膜晶体管，用于在第n级驱动电路单元驱动前对第n级信号调整模块进行复位；第三薄膜晶体管t3、第七薄膜晶体管t7、第十一薄膜晶体管t11、以及第十三薄膜晶体管t13为第二复位薄膜晶体管，用于在第n级驱动电路单元驱动后对第n级信号调整模块进行复位。

第二薄膜晶体管t2和第三薄膜晶体管t3用于对第四薄膜晶体管t4的栅极进行复位，第六薄膜晶体管t6和第七薄膜晶体管t7用于对第八薄膜晶体管t8的栅极进行复位，第十薄膜晶体管t10和第十一薄膜晶体管t11用于对第十二薄膜晶体管t12的栅极进行复位，第十三薄膜晶体管t13用于对第n级信号调整模块的输出端进行复位。

在本实施方案中，信号调整模块包括13个薄膜晶体管，拥有3个时钟信号输入端和3个电平信号输入端，构成了三条子信号调整线路，利用该实施例的信号调整模块可以对goa模块输出的goa信号，实现三阶调整，通过三条子信号调整线路最终输出具有三个不同电位，且呈阶梯递减的脉冲扫描信号，避免了goa信号直接从高电位跌落至低电位，发生电压的骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

在另一种实施方案中，本发明实施例中信号调整模块的具体电路结构如图3所示，第n级信号调整模块包括：第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第八薄膜晶体管t8、第九薄膜晶体管t9、以及第十二薄膜晶体管t12。

第一薄膜晶体管t1的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管t2的源极、第三薄膜晶体管t3的源极、第四薄膜晶体管t4的栅极、第五薄膜晶体管t5的漏极、第八薄膜晶体管t8的栅极、第九薄膜晶体管t9的漏极、第十二薄膜晶体管t12的栅极、以及第n级信号调整模块的输出端109连接；第二薄膜晶体管t2的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管t3的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管t4的源极与第一电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第四薄膜晶体管t4，共同构成第n级信号调整模块的第一子信号调整线路。

第五薄膜晶体管t5的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第二时钟信号输入端连接；第八薄膜晶体管t8的源极与第二电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第五薄膜晶体管t5、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第八薄膜晶体管t8，共同构成第n级信号调整模块的第二子信号调整线路。

第九薄膜晶体管t9的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第三时钟信号输入端连接；第十二薄膜晶体管t12的源极与第三电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第九薄膜晶体管t9、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第十二薄膜晶体管t12，共同构成第n级信号调整模块的第三子信号调整线路。

相比于如图2所示的上一实施方案，本实施方案去除了第六薄膜晶体管t6、第七薄膜晶体管t7、第十薄膜晶体管t10、第十一薄膜晶体管t11、以及第十三薄膜晶体管t13。由第二薄膜晶体管t2替代第六薄膜晶体管t6对第八薄膜晶体管t8的栅极进行复位，替代第十薄膜晶体管t10对第十二薄膜晶体管t12的栅极进行复位；由第三薄膜晶体管t3替代第七薄膜晶体管t7对第八薄膜晶体管t8的栅极进行复位，替代第十一薄膜晶体管t11对第十二薄膜晶体管t12的栅极进行复位，替代第十三薄膜晶体管t13对第n级信号调整模块的输出端进行复位。

在本实施方案中，信号调整模块包括8个薄膜晶体管，拥有3个时钟信号输入端和3个电平信号输入端，同样构成了三条子信号调整线路，利用该实施例的信号调整模块可以对goa模块输出的goa信号，实现三阶调整，通过三条子信号调整线路最终输出具有三个不同电位，且呈阶梯递减的脉冲扫描信号，避免了goa信号直接从高电位跌落至低电位，发生电压的骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

另外，相比于如图2所示的上一实施方案，本实施方案减少了5个薄膜晶体管，简化了电路结构，减少了电子元件的使用，降低了成本。

在一种实施例中，第n级信号调整模块包括2个时钟信号输入端和2个电平信号输入端，2个时钟信号输入端分别为第一时钟信号输入端和第二时钟信号输入端，2个电平信号输入端分别为第一电平信号输入端和第二电平信号输入端；其中，第一时钟信号输入端与第一电平信号输入端相对应，第二时钟信号输入端与第二电平信号输入端相对应。

第一时钟信号输入端连接第一时钟信号(ckk1)线，第二时钟信号输入端连接第二时钟信号(ckk2)线；第一电平信号输入端连接第一电平信号(v1)线，第二电平信号输入端连接第二电平信号(v2)线；公共信号输入端连接公共信号(vss)线。

在一种实施方案中，本发明实施例中信号调整模块的具体电路结构如图4所示，第n级信号调整模块包括：第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第六薄膜晶体管t6、第七薄膜晶体管t7、第八薄膜晶体管t8、以及第九薄膜晶体管t9。

第一薄膜晶体管t1的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管t2的源极、第三薄膜晶体管t3的源极、第四薄膜晶体管t4的栅极连接；第二薄膜晶体管t2的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管t3的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管t4的源极与第一电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第四薄膜晶体管t4，共同构成第n级信号调整模块的第一子信号调整线路。

第五薄膜晶体管t5的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第二时钟信号输入端连接，漏极与第六薄膜晶体管t6的源极、第七薄膜晶体管t7的源极、第八薄膜晶体管t8的栅极连接；第六薄膜晶体管t6的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第七薄膜晶体管t7的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第八薄膜晶体管t8的源极与第二电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第五薄膜晶体管t5、第六薄膜晶体管t6、第七薄膜晶体管t7、以及第八薄膜晶体管t8，共同构成第n级信号调整模块的第二子信号调整线路。

第九薄膜晶体管t9的栅极与第n+1级goa模块的第一输出端连接，源极与第n级信号调整模块的输出端109连接，漏极与公共信号输入端连接。

其中，第一薄膜晶体管t1和第五薄膜晶体管t5为开关薄膜晶体管。第一薄膜晶体管t1用于向第四薄膜晶体管t4输入第一时钟信号ckk1，从而控制第四薄膜晶体管t4的导通；第五薄膜晶体管t5用于向第八薄膜晶体管t8输入第二时钟信号ckk2，从而控制第八薄膜晶体管t8的导通。

第四薄膜晶体管t4和第八薄膜晶体管t8为驱动薄膜晶体管。第四薄膜晶体管t4用于向第n级信号调整模块的输出端109输出第一电平信号v1，第八薄膜晶体管t4用于向第n级信号调整模块的输出端109输出第二电平信号v2。

第二薄膜晶体管t2和第六薄膜晶体管t6为第一复位薄膜晶体管，用于在第n级驱动电路单元驱动前对第n级信号调整模块进行复位；第三薄膜晶体管t3、第七薄膜晶体管t7和第九薄膜晶体管t9为第二复位薄膜晶体管，用于在第n级驱动电路单元驱动后对第n级信号调整模块进行复位。

第二薄膜晶体管t2和第三薄膜晶体管t3用于对第四薄膜晶体管t4的栅极进行复位，第六薄膜晶体管t6和第七薄膜晶体管t7用于对第八薄膜晶体管t8的栅极进行复位，第九薄膜晶体管t9用于对第n级信号调整模块的输出端进行复位。

在本实施方案中，信号调整模块包括9个薄膜晶体管，拥有2个时钟信号输入端和2个电平信号输入端，构成了两条子信号调整线路，利用该实施例的信号调整模块可以对goa模块输出的goa信号，实现二阶调整，通过两条子信号调整线路最终输出具有两个不同电位，且呈阶梯递减的脉冲扫描信号，避免了goa信号直接从高电位跌落至低电位，发生电压的骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

相比于如图2所示的三阶信号调整模块，本实施方案提供的二阶信号调整模块包含的电路结构更为简单，在保证一定信号调整功能的基础上，本实施方案提供的信号调整模块对显示面板的制作要求更低。

在另一种实施方案中，本发明实施例中信号调整模块的具体电路结构如图5所示，第n级信号调整模块包括：第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、以及第八薄膜晶体管t8。

第一薄膜晶体管t1的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管t2的源极、第三薄膜晶体管t3的源极、第四薄膜晶体管t4的栅极、第五薄膜晶体管t5的漏极、第八薄膜晶体管t8的栅极、以及第n级信号调整模块的输出端109连接；第二薄膜晶体管t2的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管t3的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管t4的源极与第一电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第四薄膜晶体管t4，共同构成第n级信号调整模块的第一子信号调整线路。

第五薄膜晶体管t5的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第二时钟信号输入端连接；第八薄膜晶体管t8的源极与第二电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第五薄膜晶体管t5、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第八薄膜晶体管t8，共同构成第n级信号调整模块的第二子信号调整线路。

相比于如图4所示的上一实施方案，本实施方案去除了第六薄膜晶体管t6、第七薄膜晶体管t7和第九薄膜晶体管t9。由第二薄膜晶体管t2替代第六薄膜晶体管t6对第八薄膜晶体管t8的栅极进行复位，由第三薄膜晶体管t3替代第七薄膜晶体管t7对第八薄膜晶体管t8的栅极进行复位，替代第九薄膜晶体管t9对第n级信号调整模块的输出端109进行复位。

在本实施方案中，信号调整模块包括6个薄膜晶体管，拥有2个时钟信号输入端和2个电平信号输入端，同样构成了两条子信号调整线路，利用该实施例的信号调整模块可以对goa模块输出的goa信号，实现二阶调整，通过两条子信号调整线路最终输出具有两个不同电位，且呈阶梯递减的脉冲扫描信号，避免了goa信号直接从高电位跌落至低电位，发生电压的骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

另外，相比于如图4所示的上一实施方案，本实施方案减少了3个薄膜晶体管，简化了电路结构，减少了电子元件的使用，降低了成本。相比于如图3所示的三阶信号调整模块，本实施方案提供的二阶信号调整模块包含的电路结构更为简单，在保证一定信号调整功能的基础上，本实施方案提供的信号调整模块对显示面板的制作要求更低。

在一种实施例中，第n级信号调整模块包括4个时钟信号输入端和4个电平信号输入端，4个时钟信号输入端分别为第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端、第四时钟信号输入端，4个电平信号输入端分别为第一电平信号输入端、第二电平信号输入端、第三电平信号输入端、第四电平信号输入端；其中，第一时钟信号输入端与第一电平信号输入端相对应，第二时钟信号输入端与第二电平信号输入端相对应，第三时钟信号输入端与第三电平信号输入端相对应，第四时钟信号输入端与第四电平信号输入端相对应。

第一时钟信号输入端连接第一时钟信号(ckk1)线，第二时钟信号输入端连接第二时钟信号(ckk2)线，第三时钟信号输入端连接第三时钟信号(ckk3)线，第四时钟信号输入端连接第四时钟信号(ckk4)线；第一电平信号输入端连接第一电平信号(v1)线，第二电平信号输入端连接第二电平信号(v2)线，第三电平信号输入端连接第三电平信号(v3)线，第四电平信号输入端连接第四电平信号(v4)线；公共信号输入端连接公共信号(vss)线。

在一种实施方案中，本发明实施例中信号调整模块的具体电路结构如图6所示，第n级信号调整模块包括：第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第六薄膜晶体管t6、第七薄膜晶体管t7、第八薄膜晶体管t8、第九薄膜晶体管t9、第十薄膜晶体管t10、第十一薄膜晶体管t11、第十二薄膜晶体管t12、第十三薄膜晶体管t13、第十四薄膜晶体管t14、第十五薄膜晶体管t15、第十六薄膜晶体管t16、第十七薄膜晶体管t17。

第一薄膜晶体管t1的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管t2的源极、第三薄膜晶体管t3的源极、第四薄膜晶体管t4的栅极连接；第二薄膜晶体管t2的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管t3的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管t4的源极与第一电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第四薄膜晶体管t4，共同构成第n级信号调整模块的第一子信号调整线路。

第五薄膜晶体管t5的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第二时钟信号输入端连接，漏极与第六薄膜晶体管t6的源极、第七薄膜晶体管t7的源极、第八薄膜晶体管t8的栅极连接；第六薄膜晶体管t6的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第七薄膜晶体管t7的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第八薄膜晶体管t8的源极与第二电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第五薄膜晶体管t5、第六薄膜晶体管t6、第七薄膜晶体管t7、以及第八薄膜晶体管t8，共同构成第n级信号调整模块的第二子信号调整线路。

第九薄膜晶体管t9的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第三时钟信号输入端连接，漏极与第十薄膜晶体管t10的源极、第十一薄膜晶体管t11的源极、第十二薄膜晶体管t12的栅极连接；第十薄膜晶体管t10的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第十一薄膜晶体管t11的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第十二薄膜晶体管t12的源极与第三电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第九薄膜晶体管t9、第十薄膜晶体管t10、第十一薄膜晶体管t11、以及第十二薄膜晶体管t12，共同构成第n级信号调整模块的第三子信号调整线路。

第十三薄膜晶体管t13的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第四时钟信号输入端连接，漏极与第十四薄膜晶体管t14的源极、第十五薄膜晶体管t15的源极、第十六薄膜晶体管t16的栅极连接；第十四薄膜晶体管t14的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第十五薄膜晶体管t15的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第十六薄膜晶体管t16的源极与第四电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第十三薄膜晶体管t13、第十四薄膜晶体管t14、第十五薄膜晶体管t15、以及第十六薄膜晶体管t16，共同构成第n级信号调整模块的第四子信号调整线路。

第十七薄膜晶体管t17的栅极与第n+1级goa模块的第一输出端连接，源极与第n级信号调整模块的输出端109连接，漏极与公共信号输入端连接。

其中，第一薄膜晶体管t1、第五薄膜晶体管t5、第九薄膜晶体管t9、第十三薄膜晶体管t13为开关薄膜晶体管。第一薄膜晶体管t1用于向第四薄膜晶体管t4输入第一时钟信号ckk1，从而控制第四薄膜晶体管t4的导通；第五薄膜晶体管t5用于向第八薄膜晶体管t8输入第二时钟信号ckk2，从而控制第八薄膜晶体管t8的导通；第九薄膜晶体管t9用于向第十二薄膜晶体管t12输入第三时钟信号ckk3，从而控制第十二薄膜晶体管t12的导通；第十三薄膜晶体管t13用于向第十六薄膜晶体管t16输入第四时钟信号ckk4，从而控制第十六薄膜晶体管t16的导通。

第四薄膜晶体管t4、第八薄膜晶体管t8、第十二薄膜晶体管t12、第十六薄膜晶体管t16为驱动薄膜晶体管。第四薄膜晶体管t4用于向第n级信号调整模块的输出端109输出第一电平信号v1，第八薄膜晶体管t4用于向第n级信号调整模块的输出端109输出第二电平信号v2，第十二薄膜晶体管t4用于向第n级信号调整模块的输出端109输出第三电平信号v3，第十六薄膜晶体管t16用于向第n级信号调整模块的输出端109输出第四电平信号v3。

第二薄膜晶体管t2、第六薄膜晶体管t6、第十薄膜晶体管t10、第十四薄膜晶体管t14为第一复位薄膜晶体管，用于在第n级驱动电路单元驱动前对第n级信号调整模块进行复位；第三薄膜晶体管t3、第七薄膜晶体管t7、第十一薄膜晶体管t11、第十五薄膜晶体管t15、以及第十七薄膜晶体管t17为第二复位薄膜晶体管，用于在第n级驱动电路单元驱动后对第n级信号调整模块进行复位。

第二薄膜晶体管t2和第三薄膜晶体管t3用于对第四薄膜晶体管t4的栅极进行复位，第六薄膜晶体管t6和第七薄膜晶体管t7用于对第八薄膜晶体管t8的栅极进行复位，第十薄膜晶体管t10和第十一薄膜晶体管t11用于对第十二薄膜晶体管t12的栅极进行复位，第十四薄膜晶体管t14和第十五薄膜晶体管t15用于对第十六薄膜晶体管t16的栅极进行复位，第十七薄膜晶体管t17用于对第n级信号调整模块的输出端进行复位。

在本实施方案中，信号调整模块包括17个薄膜晶体管，拥有4个时钟信号输入端和4个电平信号输入端，构成了四条子信号调整线路，利用该实施例的信号调整模块可以对goa模块输出的goa信号，实现四阶调整，通过四条子信号调整线路最终输出具有四个不同电位，且呈阶梯递减的脉冲扫描信号，避免了goa信号直接从高电位跌落至低电位，发生电压的骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

相比于如图2所示的三阶信号调整模块和如图4所示的二阶信号调整模块，本实施方案提供的四阶信号调整模块可以输出四个不同电位的阶梯电压，在goa信号发生骤变时，使得像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度更为缓慢，更加有利于避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

在另一种实施方案中，本发明实施例中信号调整模块的具体电路结构如图7所示，第n级信号调整模块包括：第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第八薄膜晶体管t8、第九薄膜晶体管t9、第十二薄膜晶体管t12、第十三薄膜晶体管t13、第十六薄膜晶体管t16。

第一薄膜晶体管t1的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管t2的源极、第三薄膜晶体管t3的源极、第四薄膜晶体管t4的栅极、第五薄膜晶体管t5的漏极、第八薄膜晶体管t8的栅极、第九薄膜晶体管t9的漏极、第十二薄膜晶体管t12的栅极、第十三薄膜晶体管t13的漏极、第十六薄膜晶体管t16的栅极、以及第n级信号调整模块的输出端109连接；第二薄膜晶体管t2的栅极与第n-1级goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管t3的栅极与第n+1级goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管t4的源极与第一电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第四薄膜晶体管t4，共同构成第n级信号调整模块的第一子信号调整线路。

第五薄膜晶体管t5的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第二时钟信号输入端连接；第八薄膜晶体管t8的源极与第二电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第五薄膜晶体管t5、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第八薄膜晶体管t8，共同构成第n级信号调整模块的第二子信号调整线路。

第九薄膜晶体管t9的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第三时钟信号输入端连接；第十二薄膜晶体管t12的源极与第三电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第九薄膜晶体管t9、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第十二薄膜晶体管t12，共同构成第n级信号调整模块的第三子信号调整线路。

第十三薄膜晶体管t13的栅极与第n级信号调整模块的第一goa信号输入端105连接，源极与第四时钟信号输入端连接；第十六薄膜晶体管t16的源极与第四电平信号输入端连接，漏极与第n级信号调整模块的输出端109连接。第十三薄膜晶体管t13、第二薄膜晶体管t2、第三薄膜晶体管t3、以及第十六薄膜晶体管t16，共同构成第n级信号调整模块的第三子信号调整线路。

相比于如图6所示的上一实施方案，本实施方案去除了第六薄膜晶体管t6、第七薄膜晶体管t7、第十薄膜晶体管t10、第十一薄膜晶体管t11、第十四薄膜晶体管t14、第十五薄膜晶体管t15、以及第十七薄膜晶体管t17。由第二薄膜晶体管t2替代第六薄膜晶体管t6对第八薄膜晶体管t8的栅极进行复位，替代第十薄膜晶体管t10对第十二薄膜晶体管t12的栅极进行复位，替代第十四薄膜晶体管t14对第十六薄膜晶体管t16的栅极进行复位；由第三薄膜晶体管t3替代第七薄膜晶体管t7对第八薄膜晶体管t8的栅极进行复位，替代第十一薄膜晶体管t11对第十二薄膜晶体管t12的栅极进行复位，替代第十五薄膜晶体管t15对第十六薄膜晶体管t16的栅极进行复位，替代第十七薄膜晶体管t17对第n级信号调整模块的输出端进行复位。

在本实施方案中，信号调整模块包括10个薄膜晶体管，拥有4个时钟信号输入端和4个电平信号输入端，同样构成了四条子信号调整线路，利用该实施例的信号调整模块可以对goa模块输出的goa信号，实现四阶调整，通过四条子信号调整线路最终输出具有四个不同电位，且呈阶梯递减的脉冲扫描信号，避免了goa信号直接从高电位跌落至低电位，发生电压的骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

另外，相比于如图6所示的上一实施方案，本实施方案减少了7个薄膜晶体管，简化了电路结构，减少了电子元件的使用，降低了成本。相比于如图3所示的三阶信号调整模块和如图5所示的二阶信号调整模块，本实施方案提供的四阶信号调整模块可以输出四个不同电位的阶梯电压，在goa信号发生骤变时，使得像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度更为缓慢，更加有利于避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

本发明实施例提供的显示面板包括但不限于以上实施例所述的二阶、三阶、四阶信号调整模块，还可以包括五阶、六阶，甚至更高阶的信号调整模块，在此不做限定。

同时，本发明实施例提供一种显示面板的驱动方法，用于驱动本发明实施例提供的显示面板，该驱动方法包括m(m为大于等于2的整数)个输出阶段，请参照图8，该驱动方法包括：

步骤s801、输入阶段，goa模块向信号调整模块的第一goa信号输入端输入goa信号；

步骤s802、第k(k为大于等于1，小于等于m的整数)输出阶段，信号调整模块的第k时钟信号输入端输入第k时钟信号，第k电平信号输入端输入第k电平信号，信号调整模块的输出端输出第k电平信号；

其中，第k+1电平信号的电位低于第k电平信号的电位，第一电平信号的电位高于所述goa信号的电位，第m电平信号的电位低于所述goa信号的电位。

本发明实施例提供了一种显示面板的驱动方法，该驱动方法利用信号调整模块对goa模块输出的goa信号进行调整，通过不同的输出阶段，最终输出电位阶梯递减的扫描脉冲信号，避免了goa信号直接从高电位跌落至低电位，发生电压骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

在一种实施例中，本发明实施例提供的驱动方法还包括：

第一复位阶段，在输入阶段之前，上一级的goa模块向信号调整模块的第二goa信号输入端输入上一级的goa信号，同时信号调整模块的公共信号输入端输入公共信号，以对信号调整模块进行驱动前的复位；

第二复位阶段，在输出阶段之后，下一级的goa模块向信号调整模块的第三goa信号输入端输入下一级的goa信号，同时信号调整模块的公共信号输入端输入公共信号，以对信号调整模块进行驱动后的复位。

在一种实施例中，每个时钟信号的脉冲周期均相同。如图9所示，第一时钟信号ckk1、第二时钟信号ckk2、第三时钟信号ckk3的脉冲周期均相同，且为goa信号的脉冲周期的三分之一。第一时钟信号ckk1的脉冲周期的期间尾，与第二时钟信号ckk2的脉冲周期的期间头衔接；第二时钟信号ckk2的脉冲周期的期间尾，与第三时钟信号ckk3的脉冲周期的期间头衔接；第三时钟信号ckk3的脉冲周期的期间尾，与第一时钟信号ckk1的脉冲周期的期间头衔接。

在另一种实施例中，存在至少两个不同的时钟信号，时钟信号的脉冲周期不相同。

下面以图1、图2所示的显示面板的栅极驱动电路为例，结合图9所示的显示面板的的第一种时序图，对本发明实施例提供的显示面板的驱动方法进行详细的阐释说明。

本发明实施例所采用的薄膜晶体管包括p型薄膜晶体管和n型薄膜晶体管两种。其中，p型薄膜晶体管在栅极为低电位时导通，在栅极为高电位时关闭；n型薄膜晶体管为在栅极为高电位时导通，在栅极为低电位时关闭。以下说明均以n型薄膜晶体管为例。

第一复位阶段，第n-1级的goa模块通过其第二输出端，向第n级信号调整模块的第二goa信号输入端输入第n-1级的goa信号g(n-1)，第二薄膜晶体管t2、第六薄膜晶体管t6、第十薄膜晶体管t10导通；第n级信号调整模块的公共信号输入端输入公共信号vss，第二薄膜晶体管t2的漏极接入公共信号vss，对第四薄膜晶体管t4的栅极进行复位，第六薄膜晶体管t6的漏极接入公共信号vss，对第八薄膜晶体管t8的栅极进行复位，第十薄膜晶体管t10的漏极接入公共信号vss，对第十二薄膜晶体管t12的栅极进行复位，从而对整个第n级信号调整模块进行驱动前的复位。减小了由于驱动薄膜晶体管的栅极存在高压，而发生烧屏、闪屏的风险，同时保证了驱动过程中驱动薄膜晶体管栅极电压的稳定，避免了驱动过程中驱动薄膜晶体管原有的栅极电压对输入的栅极电压的影响。

输入阶段，第n级goa模块向第n级信号调整模块的第一goa信号输入端输入第n级的goa信号g(n)，第一薄膜晶体管t1、第五薄膜晶体管t5、第九薄膜晶体管t9导通。

第一输出阶段，第n级信号调整模块的第一时钟信号输入端输入第一时钟信号ckk1，第四薄膜晶体管t4导通；第一电平信号输入端输入第一电平信号v1，信号调整模块的输出端输出第一电平信号v1；

第二输出阶段，第n级信号调整模块的第二时钟信号输入端输入第二时钟信号ckk2，第八薄膜晶体管t8导通；第二电平信号输入端输入第二电平信号v2，信号调整模块的输出端输出第二电平信号v2；

第三输出阶段，第n级信号调整模块的第三时钟信号输入端输入第三时钟信号ckk3，第十二薄膜晶体管t12导通；第三电平信号输入端输入第三电平信号v3，信号调整模块的输出端输出第三电平信号v3；

第一电平信号v1、第二电平信号v2、第三电平信号v3共同构成第n级信号调整模块输出的脉冲扫描信号g’(n)。其中，第一电平信号v1的电位大于第n级的goa信号g(n)的电位，第三电平信号v3的电位小于第n级的goa信号g(n)的电位，第二电平信号v2的电位可以大于、小于、或等于第n级的goa信号g(n)的电位。

通过三个不同的输出阶段，对第n级的goa信号g(n)进行调整，最终输出电位阶梯递减的扫描脉冲信号，避免了第n级的goa信号g(n)直接从高电位跌落至低电位，发生电压骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

另外，第一电平信号v1的电位比第n级的goa信号g(n)的电位大，第三电平信号v3的电位比第n级的goa信号g(n)的电位小，中间第二电平信号v2的电位可以大于、小于、或等于第n级的goa信号g(n)的电位，使得脉冲扫描信号g’(n)与第n级的goa信号g(n)的电位相接近，保证了脉冲扫描信号g’(n)相对于第n级的goa信号g(n)的电位稳定。

在上述三个输出阶段中，第一时钟信号ckk1、第二时钟信号ckk2、第三时钟信号ckk3的脉冲周期可以均相同，为goa信号的脉冲周期的三分之一，也可以存在两个或三个时钟信号的脉冲周期不同，具体可以根据信号调整时间和电平信号的电位大小进行设置。

第二复位阶段，第n+1级的goa模块通过其第一输出端，向第n级信号调整模块的第三goa信号输入端输入第n+1级的goa信号g(n+1)，第三薄膜晶体管t3、第七薄膜晶体管t7、第十一薄膜晶体管t11、第十三薄膜晶体管t13导通；第n级信号调整模块的公共信号输入端输入公共信号vss，第三薄膜晶体管t3的漏极接入公共信号vss，对第四薄膜晶体管t4的栅极进行复位，第七薄膜晶体管t7的漏极接入公共信号vss，对第八薄膜晶体管t8的栅极进行复位，第十一薄膜晶体管t11的漏极接入公共信号vss，对第十二薄膜晶体管t12的栅极进行复位，第十三薄膜晶体管t13的漏极接入公共信号vss，对第n级信号调整模块的输出端进行复位，从而对整个第n级信号调整模块进行驱动前的复位。避免了由于驱动薄膜晶体管的栅极存在高压，而发生烧屏、闪屏的风险；保证了第n级信号调整模块对第n级的goa信号g(n)调整的完成。

通过上述驱动方法，对整个显示面板进行栅极驱动，信号调整后的脉冲扫描信号的时序图如图10所示。通过三个不同的输出阶段，对goa信号进行调整，最终输出电位阶梯递减的扫描脉冲信号，避免了goa信号直接从高电位跌落至低电位，发生电压骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

本发明实施例还提供一种显示装置，该显示装置包括显示面板，该显示面板包括栅极驱动电路，该栅极驱动电路由多个级联栅极驱动单元和信号线构成，所述栅极驱动单元包括：

goa模块，包括第一输入端、第二输入端、第一输出端、以及第二输出端；

信号调整模块，包括第一goa信号输入端、第二goa信号输入端、第三goa信号输入端、公共信号输入端、输出端，还包括m(m为大于等于2的整数)个时钟信号输入端、以及m个电平信号输入端，时钟信号输入端与电平信号输入端一一对应；

goa模块的第一输入端与上一级的goa模块的第二输出端连接，goa模块的第二输入端与下一级的goa模块的第一输出端连接，信号调整模块的第一goa信号输入端与同级的goa模块的第一输出端连接，信号调整模块的第二goa信号输入端与上一级的goa模块的第二输出端连接，信号调整模块的第三goa信号输入端与下一级的goa模块的第一输出端连接；

信号调整模块的输出端，在信号调整模块的第一goa信号输入端输入goa信号，且第k(k为大于等于1，且小于等于m的整数)时钟信号输入端输入第k时钟信号时，输出来自第k电平信号输入端的第k电平信号；其中，第k+1电平信号的电位低于第k电平信号的电位，第一电平信号的电位高于所述goa信号的电位，第m电平信号的电位低于goa信号的电位。

该显示装置可以为：液晶面板、电子纸、oled面板、amoled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

在一种实施例中，时钟信号输入端包括第一时钟信号输入端、第二时钟信号输入端、以及第三时钟信号输入端，电平信号输入端包括第一电平信号输入端、第二电平信号输入端、以及第三电平信号输入端，第一时钟信号输入端与第一电平信号输入端相对应，第二时钟信号输入端与第二电平信号输入端相对应，第三时钟信号输入端与第三电平信号输入端相对应。

在一种实施例中，信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、以及第十三薄膜晶体管；第一薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管的源极、第三薄膜晶体管的源极、第四薄膜晶体管的栅极连接；第二薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管的源极与第一电平信号输入端连接，漏极与信号调整模块的输出端连接；第五薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第二时钟信号输入端连接，漏极与第六薄膜晶体管的源极、第七薄膜晶体管的源极、第八薄膜晶体管的栅极连接；第六薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第七薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第八薄膜晶体管的源极与第二电平信号输入端连接，漏极与信号调整模块的输出端连接；第九薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第三时钟信号输入端连接，漏极与第十薄膜晶体管的源极、第十一薄膜晶体管的源极、第十二薄膜晶体管的栅极连接；第十薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第十一薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第十二薄膜晶体管的源极与第三电平信号输入端连接，漏极与信号调整模块的输出端连接；第十三薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，源极与信号调整模块的输出端连接，漏极与公共信号输入端连接。

在一种实施例中，信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、以及第八薄膜晶体管；第一薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管的源极、第三薄膜晶体管的源极、第四薄膜晶体管的栅极、第五薄膜晶体管的漏极、第六薄膜晶体管的栅极、第七薄膜晶体管的漏极、第八薄膜晶体管的栅极、以及信号调整模块的输出端连接；第二薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管的源极与第一电平信号输入端连接，漏极与信号调整模块的输出端连接；第五薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第二时钟信号输入端连接；第六薄膜晶体管的源极与第二电平信号输入端连接，漏极与信号调整模块的输出端连接；第七薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第三时钟信号输入端连接；第八薄膜晶体管的源极与第三电平信号输入端连接，漏极与信号调整模块的输出端连接。

在一种实施例中，时钟信号输入端包括第一时钟信号输入端和第二时钟信号输入端，电平信号输入端包括第一电平信号输入端和第二电平信号输入端，第一时钟信号输入端与第一电平信号输入端相对应，第二时钟信号输入端与第二电平信号输入端相对应。

在一种实施例中，信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、以及第九薄膜晶体管；第一薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管的源极、第三薄膜晶体管的源极、第四薄膜晶体管的栅极连接；第二薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管的源极与第一电平信号输入端连接，漏极与信号调整模块的输出端连接；第五薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第二时钟信号输入端连接，漏极与第六薄膜晶体管的源极、第七薄膜晶体管的源极、第八薄膜晶体管的栅极连接；第六薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第七薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第八薄膜晶体管的源极与第二电平信号输入端连接，漏极与信号调整模块的输出端连接；第九薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，源极与信号调整模块的输出端连接，漏极与公共信号输入端连接。

在一种实施例中，信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、以及第六薄膜晶体管；第一薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管的源极、第三薄膜晶体管的源极、第四薄膜晶体管的栅极、第五薄膜晶体管的漏极、第六薄膜晶体管的栅极、以及信号调整模块的输出端连接；第二薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管的源极与第一电平信号输入端连接，漏极与信号调整模块的输出端连接；第五薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第二时钟信号输入端连接；第六薄膜晶体管的源极与第二电平信号输入端连接，漏极与信号调整模块的输出端连接。

在一种实施例中，时钟信号输入端包括第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端、以及第四时钟信号输入端，电平信号输入端包括第一电平信号输入端、第二电平信号输入端、第三电平信号输入端、以及第四电平信号输入端，第一时钟信号输入端与第一电平信号输入端相对应，第二时钟信号输入端与第二电平信号输入端相对应，第三时钟信号输入端与第三电平信号输入端相对应，第四时钟信号输入端与第四电平信号输入端相对应。

在一种实施例中，信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第十四薄膜晶体管、第十五薄膜晶体管、第十六薄膜晶体管、以及第十七薄膜晶体管；第一薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管的源极、第三薄膜晶体管的源极、第四薄膜晶体管的栅极连接；第二薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管的源极与第一电平信号输入端连接，漏极与信号调整模块的输出端连接；第五薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第二时钟信号输入端连接，漏极与第六薄膜晶体管的源极、第七薄膜晶体管的源极、第八薄膜晶体管的栅极连接；第六薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第七薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第八薄膜晶体管的源极与第二电平信号输入端连接，漏极与信号调整模块的输出端连接；第九薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第三时钟信号输入端连接，漏极与第十薄膜晶体管的源极、第十一薄膜晶体管的源极、第十二薄膜晶体管的栅极连接；第十薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第十一薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第十二薄膜晶体管的源极与第三电平信号输入端连接，漏极与信号调整模块的输出端连接；第十三薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第四时钟信号输入端连接，漏极与第十四薄膜晶体管的源极、第十五薄膜晶体管的源极、第十六薄膜晶体管的栅极连接；第十四薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第十五薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第十六薄膜晶体管的源极与第四电平信号输入端连接，漏极与信号调整模块的输出端连接；第十七薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，源极与信号调整模块的输出端连接，漏极与公共信号输入端连接。

在一种实施例中，信号调整模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、以及第十薄膜晶体管；第一薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第一时钟信号输入端连接，漏极与第二薄膜晶体管的源极、第三薄膜晶体管的源极、第四薄膜晶体管的栅极、第五薄膜晶体管的漏极、第六薄膜晶体管的栅极、第七薄膜晶体管的漏极、第八薄膜晶体管的栅极、第九薄膜晶体管的漏极、第十薄膜晶体管的栅极、以及信号调整模块的输出端连接；第二薄膜晶体管的栅极与上一级的goa模块的第二输出端连接，漏极与公共信号输入端连接；第三薄膜晶体管的栅极与下一级的goa模块的第一输出端连接，漏极与公共信号输入端连接；第四薄膜晶体管的源极与第一电平信号输入端连接，漏极与信号调整模块的输出端连接；第五薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第二时钟信号输入端连接；第六薄膜晶体管的源极与第二电平信号输入端连接，漏极与信号调整模块的输出端连接；第七薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第三时钟信号输入端连接；第八薄膜晶体管的源极与第三电平信号输入端连接，漏极与信号调整模块的输出端连接；第九薄膜晶体管的栅极与信号调整模块的第一goa信号输入端连接，源极与第四时钟信号输入端连接；第十薄膜晶体管的源极与第四电平信号输入端连接，漏极与信号调整模块的输出端连接。

在一种实施例中，goa模块的第一输出端和第二输出端为同一信号输出端。

根据上述实施例可知：

本发明实施例提供了一种显示面板及其驱动方法、显示装置，该显示面板包括栅极驱动电路，该栅极驱动电路由多个级联栅极驱动单元和信号线构成，该栅极驱动单元包括：goa模块和信号调整模块；信号调整模块包括m(m为大于等于2的整数)个时钟信号输入端、以及m个电平信号输入端，时钟信号输入端与电平信号输入端一一对应；信号调整模块，在输入goa信号，且第k(k为大于等于1，且小于等于m的整数)时钟信号输入端输入第k时钟信号时，输出来自第k电平信号输入端的第k电平信号；其中，第k+1电平信号的电位低于第k电平信号的电位，第一电平信号的电位高于所述goa信号的电位，第m电平信号的电位低于goa信号的电位。通过信号调整模块对goa模块输出的goa信号做调整，最终输出电位阶梯递减的扫描脉冲信号，避免了goa信号直接从高电位跌落至低电位，发生电压骤变的问题，从而减缓了像素单元内薄膜晶体管的栅极电压和漏极电压的变化幅度，进而避免了溃穿现象的发生，避免了显示面板闪屏的现象，改善了显示面板的显示效果。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。