阵列基板及其驱动方法、显示面板和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板及其驱动方法、显示面板和显示装置。

背景技术：

随着显示技术的发展，有源矩阵有机发光二极管(activematrixorganiclightemittingdiode，amoled)显示面板逐渐进入市场，与传统的薄膜晶体管液晶显示面板(thinfilmtransistorliquidcrystaldisplay，tftlcd)相比，amoled显示面板具有能耗低、自发光、视角宽、响应速度快以及易于适用于柔性显示技术等优点。amoled显示面板通常可采用电流驱动，即利用驱动电流控制发光模块发光。

为实现对流经发光模块的驱动电流进行控制，通常需要设置像素电路。目前，像素电路驱动发光模块进行发光时，在显示面板的省电模式下，闪烁现象明显，显示面板的图像显示效果较差。

技术实现要素：

本发明提供一种阵列基板及其驱动方法、显示面板和显示装置，以改善省电模式的闪烁现象，从而有利于提升包括该阵列基板的显示面板和显示装置的图像显示效果。

第一方面，本发明实施例提供了一种阵列基板，该阵列基板包括阵列排布的像素电路，其中，所述像素电路包括驱动模块、第一初始化模块、第二初始化模块、第一发光控制模块、数据写入模块和发光模块；

所述驱动模块用于产生驱动电流；

所述第一初始化模块和所述第二初始化模块串联在初始化信号端和所述驱动模块的控制端之间，且所述第二初始化模块的输出端电连接至所述驱动模块的控制端，所述第一初始化模块的输出端与所述第二初始化模块的输入端均电连接至第一中间节点；

所述第一发光控制模块用于向所述驱动模块的输入端传输第一电源信号；所述数据写入模块用于向所述驱动模块的输入端传输数据信号；

所述发光模块串联在所述驱动模块和所述第二电源信号端之间，所述发光模块的第一极电连接至复位节点，所述发光模块的第二电极电连接至所述第二电源信号端；

所述第一初始化模块的控制端用于接收第一附加扫描信号，所述第二初始化模块的控制端用于接收第一扫描信号，所述第一发光控制模块的控制端用于接收发光控制信号，所述数据写入模块的控制端用于接收第二扫描信号；

在一帧时长的至少一个发光时段内，所述第一附加扫描信号的有效电平结束时间滞后于所述第一扫描信号的有效电平结束时间。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括第一方面提供的任一种阵列基板。

第三方面，本发明实施例还提供了一种显示装置，该显示装置包括第三方面提供的任一种显示面板。

第四方面，本发明实施例还提供了一种阵列基板的驱动方法，用于驱动第一方面提供的任一种阵列基板，该驱动方法至少包括：

向所述第一初始化模块的控制端提供第一附加扫描信号；

向所述第二初始化模块的控制端提供第一扫描信号；

其中，在一帧时长的至少一个发光时段内，所述第一附加扫描信号的有效电平结束时间滞后于所述第一扫描信号的有效电平结束时间。

本发明实施例提供的阵列基板中，驱动模块用于产生驱动电流，该驱动电流用于驱动发光模块发光；其中，驱动模块产生的驱动电流的大小的决定因素之一为其控制端的电位，而其控制端的电位受第一初始化模块和第二初始化模块的漏电流的影响，进一步地，该漏电流的大小取决于第一中间节点与驱动模块的控制端之间的电位差。基于此，通过设置在一帧时长的至少一个发光时段内，所述第一附加扫描信号的有效电平结束时间滞后于所述第一扫描信号的有效电平结束时间，可使得：第一扫描信号的有效电平结束时，仅第二初始化模块关闭，而第一初始化模块仍处于打开的状态，此时，第一中间节点的电位仍保持为初始化信号端的电位；其后，第一附加扫描信号的有效电平结束，第一初始化模块关闭，此时，第一中间节点仅受第一附加扫描信号的电位耦合一次，而不再受第一扫描信号的电位变化量影响，从而第一中间节点的电位变化量较小，第一中间节点与驱动模块的控制端之间的电位差较小，从而第一初始化模块与第二初始化模块的漏流较小，其对驱动模块控制端的电位影响较小，进而驱动电流受影响较小，即驱动电流的大小波动较小，有利于改善发光模块的闪烁现象，从而有利于提升显示面板和显示装置的图像显示效果。

附图说明

图1为相关技术的阵列基板中，像素电路的结构示意图；

图2为图1所示像素电路的驱动时序示意图；

图3为图1所示像素电路在图2所示15hz显示时序下的亮度变化示意图；

图4为本发明实施例提供的一种阵列基板的结构示意图；

图5为本发明实施例提供的一种像素电路的结构示意图；

图6为本发明实施例提供的像素电路的一种工作时序示意图；

图7为本发明实施例提供的像素电路的另一种工作时序示意图；

图8为本发明实施例提供的像素电路的又一种工作时序示意图；

图9为本发明实施例提供的像素电路的又一种工作时序示意图；

图10为本发明实施例提供的另一种像素电路的结构示意图；

图11为本发明实施例提供的又一种像素电路的结构示意图；

图12为本发明实施例提供的一种像素电路的膜层结构示意图；

图13为本发明实施例提供的又一种像素电路的结构示意图；

图14为本发明实施例提供的像素电路的又一种工作时序示意图；

图15为本发明实施例提供的像素电路的又一种工作时序示意图；

图16为本发明实施例提供的又一种像素电路的结构示意图；

图17为本发明实施例提供的又一种像素电路的结构示意图；

图18为本发明实施例提供的又一种像素电路的结构示意图；

图19为本发明实施例提供的像素电路的又一种工作时序示意图；

图20为本发明实施例提供的又一种像素电路的结构示意图；

图21为本发明实施例提供的另一种阵列基板的结构示意图；

图22为本发明实施例提供的又一种像素电路的结构示意图；

图23为本发明实施例提供的又一种像素电路的结构示意图；

图24为本发明实施例提供的又一种像素电路的结构示意图；

图25为本发明实施例提供的又一种像素电路的结构示意图；

图26为本发明实施例提供的一种显示面板的结构示意图；

图27为本发明实施例提供的一种显示装置的结构示意图；

图28为本发明实施例提供的一种阵列基板的驱动方法的流程示意图；

图29为本发明实施例提供的另一种阵列基板的驱动方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而不构成对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为相关技术的阵列基板中，像素电路的结构示意图，图2为图1所示像素电路的驱动时序示意图，图3为图1所示像素电路在图2所示15hz显示时序下的亮度变化示意图。结合图1-图3，相关技术中，采用图1示出的像素电路，执行图2所示的时序，可分别实现正常(normal)模式和省电(idle)模式下的图像显示。示例性的，图2中分别以60hz显示时序和15hz显示时序，示出了对应于正常(normal)模式和省电(idle)模式的像素电路的驱动时序。

示例性的，包括该阵列基板的显示面板，例如可穿戴产品等，在省电模式下显示图像时，一般采用低频显示，例如采用15hz驱动时序进行显示。低频显示时，像素电路靠存储电容维持电位，与像素电路通讯连接的控制芯片在输出一帧数据后，不进行输出，此时，输入至扫描驱动电路的时钟信号ckh1和ckh2信号拉高，与之对应地，扫描驱动电路输出的扫描信号scan1、scan2和scan3拉高，如图2。继续参照图2，比较60hz显示时序和15hz显示时序，可看出：60hz显示时序中，每一帧均刷新数据；而15hz显示时序中，仅在当前帧的第一个发光时段内完成数据刷新，该当前帧的后面三个发光时段内，时钟信号ckh1和ckh2拉平，扫描信号scan1、scan2和scan3拉平，即其均沿用第一个发光时段的数据，不再重新刷新数据，而仅由发光信号emit1执行发光与否的控制。

结合图1，该像素电路可包括驱动晶体管t01、第一双栅晶体管t03和第二双栅晶体管t02；其中，驱动晶体管t01的控制端、第一双栅晶体管t03的输出端和第二双栅晶体管t02的输出端均电连接至第一节点n1，第一双栅晶体管t03的控制端电连接至第一栅极控制端s01，第二双栅晶体管t02的控制端电连接至第二栅极控制端s02。由于第一双栅晶体管t03和第二双栅晶体管t02存在一定的寄生电容，当第一栅极控制端s01和第二栅极控制端s02的电平信号发生变化时，示例性的，电平信号由有效电平信号跳变为无效电平信号时，第一双栅晶体管t03和第二双栅晶体管t02的中间节点(图1中分别以n5和n6示出)的电位会随之耦合变化，在之后的第一节点n1的电位维持时段内，中间节点会向第一节点漏电，或者第一节点会向中间节点漏电，使得第一节点n1的电位发生变化，例如，其被抬高或者被拉低，从而影响驱动晶体管t01产生的驱动电流，出现亮度下降的现象，或者出现亮度上升的现象，即出现亮度抖动。

下面结合图3，对亮度下降而引起的亮度抖动现象进行示例性说明。图3中，横坐标代表时间，纵坐标代表亮度，亮度曲线l01、l02和l03分别为不同亮度下的亮度随时间的变化曲线；具体的l01代表低亮度时的亮度变化曲线，l02代表中间灰阶的亮度变化曲线，l03代表高亮度的变化曲线。向下的低谷相对于其他低谷越低，灰阶越低。

示例性的，结合图2和图3，在第一栅极控制端s01和第二栅极控制端s02的电平信号由低电平跳变到高电平时，第一双栅晶体管t03和第二双栅晶体管t02的中间节点n5和n6的电位会因耦合而被拉高，在之后的第一节点n1的电位维持阶段，两中间节点n5和n6的高电位会向第一节点n1漏电，使得第一节点n1的电位被抬高，出现亮度下降的现象，即出现抖动。

具体的：有机发光二极管(organiclightemittingdiode，oled)发光时，需要发光信号emit1打开，如图3所示的亮度曲线可以看出，在15hz的1帧对应的时间段内，发光信号emit1有4次关闭(图2中以高电平示出非有效电平)，使得亮度出现4次下降。其中：发光信号emit1第1次关闭，由于oled阳极采用低电位复位，oled可以迅速不发光，且不会出现偷亮的问题，其次在发光信号emit1开启时，首先需要对oled电容进行充电，之后才会进行发光，即发光时间会有一定的滞后；发光信号emit1的后面3次关闭，没有oled复位的过程，oled关闭不彻底，存在一定偷亮；同时，由于没有阳极复位，发光信号emit1开启时不需要对oled电容充电。oled可以迅速发光，故亮度下降不明显，这两者的差异使得人眼可以识别到第1次的亮度显著下降。由此，采用15hz显示时序进行显示时，由于每帧的亮度不同，会出现明显的闪烁的现象，即15hz显示时会出现亮度的15hz周期的波动，人眼会观察到闪烁的现象。

针对上述问题，本发明实施例提供了一种阵列基板及其驱动方法、显示面板和显示装置，针对上述原因中的至少之一，设置驱动时序，以降低中间节点n5和/或n6的耦合电位，或者以增大oled的阳极复位频率，以使oled亮度变化人眼不可分辨，从而改善闪烁现象。

以上是本发明的核心思想，下面将结合本发明实施例中的附图图4-图29，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

示例性的，图4为本发明实施例提供的一种阵列基板的结构示意图，图5为本发明实施例提供的一种像素电路的结构示意图，图6为本发明实施例提供的像素电路的一种工作时序示意图。参照图4-图6，该阵列基板10包括阵列排布的像素电路100，其中，像素电路100包括驱动模块110、第一初始化模块121、第二初始化模块122、第一发光控制模块131、数据写入模块140和发光模块150；驱动模块110用于产生驱动电流；第一初始化模块121和第二初始化模块122串联在初始化信号端vref和驱动模块110的控制端之间，且第二初始化模块122的输出端电连接至驱动模块110的控制端，第一初始化模块121的输出端与第二初始化模块122的输入端均电连接至第一中间节点n01；第一发光控制模块131用于向驱动模块110的输入端传输第一电源信号pvdd；数据写入模块140用于向驱动模块110的输入端传输数据信号vdata；发光模块150串联在驱动模块110和第二电源信号端pvee之间，发光模块150的第一极电连接至复位节点n03，发光模块150的第二电极电连接至第二电源信号端pvee；第一初始化模块121的控制端用于接收第一附加扫描信号sr1，第二初始化模块122的控制端用于接收第一扫描信号s1，第一发光控制模块131的控制端用于接收发光控制信号emit，数据写入模块140的控制端用于接收第二扫描信号s2；在一帧时长的至少一个发光时段内，第一附加扫描信号sr1的有效电平结束时间滞后于第一扫描信号s1的有效电平结束时间。

其中，驱动模块110的驱动电流流经发光模块150，以驱动发光模块150发光。驱动模块110产生的驱动电流的大小的决定因素之一为其控制端的电位，而其控制端的电位受第一初始化模块121和第二初始化模块122的漏电流的影响，进一步地，该漏电流的大小取决于第一中间节点n01与驱动模块110的控制端之间的电位差。

基于此，通过设置在一帧时长的至少一个发光时段内，第一附加扫描信号sr1的有效电平结束时间滞后于第一扫描信号s1的有效电平结束时间，可使得：第一扫描信号s1的有效电平结束时，仅第二初始化模块122关闭，而第一初始化模块121仍处于打开的状态，此时，第一中间节点n01的电位仍保持为初始化信号端vref的电位；其后，第一附加扫描信号sr1的有效电平结束，第一初始化模块121关闭，此时，第一中间节点n01仅受第一附加扫描信号sr1的电位耦合一次，而不再受第一扫描信号s1的电位变化量影响，从而第一中间节点n01的电位变化量较小，第一中间节点n01与驱动模块110的控制端之间的电位差较小，从而第一初始化模块121与第二初始化模块122的漏流较小，其对驱动模块110的控制端的电位影响较小，进而驱动电流受影响较小，即驱动电流的大小波动较小，有利于改善发光模块150的闪烁现象，从而有利于提升显示面板和显示装置的图像显示效果。

本发明实施例提供的像素电路与相关技术中的像素电路的对比如下：相关技术中，双栅晶体管的中间节点的电位对于驱动模块的控制端(下文中可简称为“第一节点”)的漏流影响很大；具体的，双栅晶体管的中间节点的电位越高，其相对于第一节点的漏流越大，闪烁现象就越明显。结合图1，以第一双栅晶体管t03的中间节点的电位变化为例，对其对第一节点的影响进行示例性说明。具体的，第一双栅晶体管t03的中间节点的总电容包括左侧晶体管m5-1的寄生电容cgs1、右侧晶体管m5-2的寄生电容cgs2以及该中间节点的其他寄生电容。当第一双栅晶体管t03的左侧晶体管m5-1和右侧晶体管m5-2同时关闭时，左侧晶体管m5-1的寄生电容cgs1、右侧晶体管m5-2的寄生电容cgs2以及该中间节点的其他寄生电容同时耦合，拉高中间节点的电位，此时，中间节点的电位会被明显拉高，通常会被拉高到接近第一栅极控制端s01跳变后的电位，此电位比第一节点的电位高3v～4v。耦合导致漏流增大的原因来自与双栅晶体管的中间节点被拉高电位之后，向第一节点漏流，中间节点的电位越高，向第一节点的漏流越大，闪烁越明显。本发明实施例中，通过先关闭第二初始化模块122，其后关闭第一初始化模块121，可使第一中间节点n01的电位仅受第一初始化模块121的关闭耦合，该耦合引起的电压变化明显减小。这样，第一中间节点n01的电位(该位置相当于上述第一双栅晶体管t03的中间节点电位)仅比第一节点的电位高1v～2v，从而漏流可减小一半，可改善闪烁现象。

需要说明的是，图6以及本发明实施例提供的其他时序示意图中，仅以低电平为有效电平(也可称为“使能电平”)，高电平为非有效电平(也可称为“非使能电平”)为例，对像素电路的驱动时序进行了示例性说明。在其他实施方式中，还可以根据像素电路的需求，设置高电平为有效电平，低电平为非有效电平，本发明实施例对此不限定。

需要说明的是，图5中仅示例性的示出了与本发明的改进点相关的像素电路的局部结构，像素电路的完整电路结构及其工作原理在下文中详述。

在一实施例中，图7为本发明实施例提供的像素电路的另一种工作时序示意图。参照图7，第一附加扫描信号sr1的使能频率大于第一扫描信号s1的使能频率。

其中，第一附加扫描信号sr1和第一扫描信号s1为有效电平时，初始化信号端vref的初始化信号通过第一初始化模块121和第二初始化模块122传输至驱动模块110的控制端，对该控制端进行初始化，以确保驱动模块110后续可正常工作。第一附加扫描信号sr1为有效电平，而第一扫描信号s1为非使能电平时，第一初始化模块121打开，第二初始化模块122关闭，上述通过设置第一扫描附加信号sr1的使能频率大于第一扫描信号s1的使能频率，可使第二初始化模块122关闭时，第一初始化模块121可打开；此时，初始化信号端vref的初始化信号传输至第一中间节点n01，相当于利用初始化信号对第一中间节点n01进行复位，如此可维持第一中间节点n01的电位处于较稳定的状态，从而驱动模块110的控制端与第一中间节点n01之间的电位差较稳定，即电位差浮动较小，从而第一中间节点n01的电位对驱动模块110的控制端的电位影响较小，驱动模块110产生的驱动电流浮动较小，进而发光模块150的亮度变化幅度较小，有利于改善闪烁现象。

需要说明的是，图7中示例性的示出了第一附加扫描信号sr1的使能频率等于发光控制信号emit的使能频率。如此，可使得每个发光时段的发光阶段之前，驱动模块110的控制端的电位受第一中间节点n01的电位的影响较一致，从而有利于确保驱动电流较一致，从而发光模块150的发光亮度幅度较小，可改善闪烁现象。

在其他实施方式中，还可设置第一附加扫描信号sr1的使能频率为大于第一扫描信号s1的使能频率的任意其他频率，可根据像素电路的需求设置，本发明实施例对此不作限定。

在一实施例中，图8为本发明实施例提供的像素电路的又一种工作时序示意图。参照图8，在一帧时长的至少一个发光时段内，第一附加扫描信号sr1的有效电平结束时间滞后于第一扫描信号s1的有效电平结束时间的时长△t1满足：△t1≥△t0；其中，△t0为第一扫描信号s1的跳变延迟时长。

其中，第一扫描信号s1的跳变延迟时长△t0内，第二初始化模块122由完全打开状态逐渐关闭，最终转换为完全关闭的状态。通过设置第一附加扫描信号sr1的有效电平结束时间滞后于第一扫描信号s1的有效电平结束时间的时长△t1等于或者大于第一扫描信号s1的跳变延迟时长，可在第二初始化模块122完全关闭之时或之后，才开始关闭第一初始化模块121。如此，可确保第一中间节点n01仅耦合第一附加扫描信号sr1的跳变电位变化量，而不会受第一扫描信号s1的电位跳变影响，从而第一中间节点n01的电位耦合量较小，其对驱动模块150的控制端的电位影响较小，从而有利于改善闪烁现象。

示例性的，△t0的取值范围可为0.5μs≤△t0≤3μs，当△t0＝0.5μs时，△t1满足△t1≥0.5μs。在其他实施方式中，当△t0的取值发生变化时，△t1的时间范围随之发生变化。

需要说明的是，图8中仅示意性地示出了第一扫描信号s1的跳变延迟时长内，电位信号线性变化。在其他实施方式中，驱动时序中各信号的跳变延迟时长内的变化趋势，还可为弧线形，本发明实施例对此不作限定。

在一实施例中，图9为本发明实施例提供的像素电路的又一种工作时序示意图。参照图9，第一附加扫描信号sr1的有效电平与非有效电平的电压差△v1与第一扫描信号s1的有效电平与非有效电平的电压差△v2满足：△v1＜△v2。

其中，第一附加扫描信号sr1和第一扫描信号s1均为开关控制信号，相关技术中，二者的有效电平与非有效电平的电压差可相同，以在实现开关控制的同时，使得驱动时序较简单。

本实施例中，第一附加扫描信号sr1的有效电平与非有效电平的电压差△v1越小，对第一中间节点n01的耦合作用越小。由此，通过设置△v1＜△v2，可降低第一附加扫描信号sr1的电位变化对第一中间节点n01的耦合，从而有利于改善闪烁。

在一实施例中，图10为本发明实施例提供的另一种像素电路的结构示意图。参照图10，当前行像素电路1002(100)的第一初始化模块121的输入端与上一行像素电路1001(100)的复位节点n03电连接。

如此设置，有利于实现阵列基板10中的走线设计，降低走线设计难度和制作难度，从而有利于降低成本，下文中结合图12详述。

在一实施例中，图11为本发明实施例提供的另一种像素电路的结构示意图。参照图11，第一初始化模块121包括第一晶体管t1，第二初始化模块122包括第二晶体管t2，驱动模块110包括第三晶体管t3，第一发光控制模块131包括第四晶体管t4，数据写入模块140包括第五晶体管t5，发光模块150包括有机发光二极管(oled)。

如此设置，在实现上述各模块的功能的基础上，可使各模块的电路结构较简单，有利于节省电路布局空间，降低生产难度和生产成本。

其中，第一晶体管t1也可称为驱动晶体管，第二晶体管t2、第三晶体管t3、第四晶体管t4以及第五晶体管t5均为开关晶体管。各晶体管(包括开关晶体管和发光晶体管)的栅极、漏级和源极分别作为各模块的控制端、输入端和输出端；各晶体管在驱动时序下协同工作，以驱动oled发光，具体工作过程，下文中详述。

需要说明的是，图11以及本发明实施例提供的其他像素电路结构示意图中，仅示例性的示出了各晶体管均为p型晶体管。在其他实施方式中，还可设置晶体管为n型晶体管，也可设置各模块为本领域技术人员可知的其他电路元件结构形式，可根据像素电路的需求设置，本发明实施例对此不作限定。

需要说明的是，图11中还示例性的示出了阈值补偿模块160，该阈值补偿模块160电连接于驱动模块110的控制端与其输出端之间，阈值补偿模块160的输入端与驱动模块110的输出端电连接，阈值补偿模块160的输出端与驱动模块110的控制端电连接，阈值补偿模块160的控制端用于接收第二扫描信号s2。数据写入阶段中，数据信号data通过数据写入模块140、驱动模块110以及阈值补偿模块160写入驱动模块110的控制端。示例性的，阈值补偿模块160可为双栅晶体管，如图11所示。在其他实施方式中，该阈值补偿模块160还可为由同一第二扫描信号s2控制的两个单栅晶体管，本发明实施例对此不作限定。

在一实施例中，图12为本发明实施例提供的一种像素电路的膜层结构示意图。结合图11和图12，第二晶体管t2的沟道区的宽长比小于第一晶体管t1的沟道区的宽长比。

其中，晶体管的沟道区的宽长比越小，其漏电流越小，第二晶体管t2设置为连接于第一中间节点n01与驱动模块110的控制端之间，通过设置第二晶体管t2的沟道区的宽长比较小，有利于降低第一中间节点n01与驱动模块110的控制端之间的漏电流，从而可减小第一中间节点n01对驱动模块的驱动电流的影响，有利于改善闪烁现象。

其中，晶体管的沟道区的宽长比为沟道宽度与沟道长度的比值。基于此，为了实现第二晶体管t2的沟道区的宽长比小于第一晶体管t1的沟道区的宽长比，可设置二者的沟道宽度相同，第二晶体管t2的沟道长度大于第一晶体管t1的沟道长度；或可设置二者的沟道长度相同，第二晶体管t2的沟道宽度小于第一晶体管t1的沟道宽度；或可设置第二晶体管t2的沟道长度大于第一晶体管t1的沟道长度，同时第二晶体管t2的沟道宽度小于第一晶体管t1的沟道宽度，本发明实施例对此不限定。

在一实施例中，继续参照图11和图12，第二晶体管t2的栅极与第一晶体管t1的栅极之间的距离d1满足：d1≥5μm。

其中，第一中间节点n01两侧分别电连接第一晶体管t1和第二晶体管t2，第一中间节点n01的寄生电容不仅包括第一晶体管t1和第二晶体管t2的各自自身的寄生电容，还包括二者之间相互影响等而产生的寄生电容。基于此，第一晶体管t1与第二晶体管t2之间的距离较大时，可减小第一晶体管t1和第二晶体管t2的相互影响，有利于减小第一中间节点n01的寄生电容，如此，有利于降低第一中间节点n01的耦合点位变化量，降低其与驱动模块110的控制端之间的漏电流，从而有利于改善闪烁现象。

在其他实施方式中，还可设置d1＝6μm，或者10μm≥d1≥5.5μm，或者设置d1满足本领域技术人员可知的其他数值范围，本发明实施例对此不限定。

可理解的是，实际产品结构中，第一晶体管t1的栅极与第二晶体管t2的栅极之间的距离可限定第一中间节点n01对应的有源层中，第一晶体管t1的沟道区与第二晶体管t2的沟道区之间的走线延伸长度。

需要说明的是，图12中仅以两晶体管的栅极相对侧为边界，定义了上述两晶体管的栅极之间的距离。在其他实施方式中，还可采用本领域技术人员可知的其他方式定义两晶体管的栅极之间的距离，本发明实施例对此不限定。

在一实施例中，图13为本发明实施例提供的又一种像素电路的结构示意图，图14为本发明实施例提供的像素电路的又一种工作时序示意图。在上述实施方式提供的任一种像素电路以及驱动时序的基础上，参照图13和图14，该像素电路还可包括第三初始化模块123；第三初始化模块123的输出端电连接至发光模块150的第一极，第三初始化模块123的控制端用于接收第三扫描信号s3，第三初始化模块123的输入端电连接至初始化信号端vref；其中，第三扫描信号s3的使能频率大于第一扫描信号s1的使能频率。

其中，第三初始化模块123用于对发光模块150的第一极进行复位。示例性的，发光模块150为oled时，第三初始化模块123用于对oled阳极进行复位，第三扫描信号s3的使能频率也即oled阳极复位频率。

基于上文中结合图1-图3，对存在闪烁现象的原因的分析可知，通过提高发光模块150的第一极的复位频率，可使发光模块在一帧时段内，多次彻底关闭，从而在发光模块150亮起之前，发光模块150的电容需要被充电，有利于减小不同发光时段的发光模块150的亮度差异，从而有利于改善闪烁现象。

此外，在一帧时长的第一个发光时段内，第三扫描信号s3的使能电平时段可与第二扫描信号s2的使能电平时段重合，如此，该发光时段内，数据写入阶段与发光模块初始化阶段重合，在简化时序信号控制方式的同时，可缩短发光时段内非发光阶段占用的时长，有利于延长发光阶段的时长，避免闪烁，确保较好的显示效果。

在一实施例中，继续参照图14，第三扫描信号s3的使能频率等于发光控制信号emit的使能频率。

如此设置，可在每个发光时段的发光阶段之前，均彻底关闭发光模块150，从而有利于实现每次发光控制信号emit关闭的亮度曲线基本一致，从而人眼无法识别到由此带来的闪烁，即可解决闪烁现象。

具体的，以发光模块150为oled为例，结合oled复位和oled发光过程，对闪烁现象的改善进行分析如下：其中，第三扫描信号s3处于有效电平时段时，初始化信号端vref可向oled阳极传输初始化信号vref，该初始化信号vref可为低电位信号，基于此：

使用初始化信号vref对oled进行复位，以及基于此的oled的发光过程为：低电位的初始化信号vref使得oled阳极迅速变为负电位，oled关闭，此时oled完全无发光。当发光控制信号emit开启时，首先需要对oled的电容进行充电，oled的阳极电位逐渐上升，一段时间之后，oled的阳极电位才能达到正常发光电位，此时，oled的发光亮度才达到其正常发光亮度。总体来说，利用初始化信号vref复位oled的阳极电位可以使得：oled彻底关闭，则oled发光时间存在延迟，从而oled处于暗态的时间较长。

省电模式的保持帧，即仅利用发光控制信号emit关闭oled和开启oled的过程中：发光控制信号emit关闭oled的动作实质仅是切断第一电源信号pvdd与第二电源信号端pvee之间的电流的路径，此时，其他漏流的存在使得oled仍会残存一定的亮度，即oled关闭不彻底。当发光控制信号emit再次使能时，因为没有初始化信号vref对oled的阳极进行复位的过程，oled的阳极电位仍维持之前发光时的电位。故发光控制信号emit使能时，oled会迅速开始发光。即oled处于暗态的时间较短，且其处于暗态时的亮度也不够黑。

结合上文，由相关技术中的帧保持亮度曲线(即亮度变化曲线)可以看出：亮度曲线l01、l02以及l03中，每4个向下的峰谷有1个亮度很低的峰谷，该亮度很低的峰谷即对应初始化信号vref复位oled，其他3个亮度较高的峰谷可对应发光控制信号emit关闭oled。由于低谷亮度是低频率(例如15hz频率)的亮度拉低，人眼是可以识别到此现象的。本实施例中，通过设置发光控制信号emit非使能的同时，初始化信号vref对oled进行复位，则下拉的低谷会以高频率(例如60hz的频率)出现，人眼无法识别此频率下的亮度的变化，从而实现对闪烁现象的改进。

此外，可使时序设置方式较简单；同时，可利用同一时序控制电路同时提供第三扫描信号s3和发光控制信号emit，电路结构较简单，从而有利于降低阵列基板的设计难度和制作难度，有利于降低成本。

在一实施例中，图15为本发明实施例提供的像素电路的又一种工作时序示意图。参照图15，第三扫描信号s3的使能频率等于第一附加扫描信号sr1的使能频率。

如此设置，在改善闪烁现象的同时，可使时序设置方式较简单；同时，可利用同一时序控制电路同时提供第三扫描信号s3和第一附加扫描信号sr1，电路结构较简单，从而有利于降低阵列基板的设计难度和制作难度，有利于降低成本。

下面在图14和图15的基础上，对oled阳极复位频率、发光控制信号emit的使能频率、第一附加扫描信号sr1的使能频率以及发光模块150的亮度闪烁频率(也可称为“dimming频率”)之间的关系进行示例性说明。

其中，oled阳极复位频率等于或者大于dimming频率。示例性的，dimming频率为15hz时，oled复位频率可为60hz、120hz、180hz、240hz或者更高的频率。同时，第一附加扫描信号sr1的使能电平时段在发光控制信号emit的非使能电平时段内，第一附加扫描信号sr1的使能频率等于或者小于发光控制信号emit的使能频率。在不存在亮度闪烁时，oled阳极复位频率可较低，例如30hz，第一附加扫描信号sr1可采用与之相同的频率，以降低能耗。

此外，由于人眼对于低于30hz的亮度闪烁的可识别度明显增加，所以oled阳极复位频率优选设置为高于30hz，否则闪烁改善效果不明显。同时，不同数据刷新频率下，例如1hz和60hz下，都可采用60hz进行oled阳极复位，此时，两种不同数据刷新频率下的第一附加扫描信号sr1的有效电平宽度可以是相同的。

在其他实施方式中，基于上述频率设置方式，还可设置上述各频率为本领域技术人员可知的其他频率值，可根据阵列基板的需求设置，本发明实施例对此不限定。

在一实施例中，图16为本发明实施例提供的又一种像素电路的结构示意图。在图13和图15的基础上，参照图12和图16，当前行像素电路1002(100)的第一附加扫描信号sr1与上一行像素电路1001(100)的第三扫描信号s3为同一时序信号。

其中，可由同一条扫描线(即下文中的“第一扫描线201”)提供当前行像素电路1002(100)的第一附加扫描信号sr1与上一行像素电路1001(100)的第三扫描信号s3，如此通过对阵列基板中的膜层图案进行设计，可利用较简单的走线方式实现上述连接关系，从而线路连接方式简单。

在一实施例中，图17为本发明实施例提供的又一种像素电路的结构示意图。参照图17，第三初始化模块123包括第六晶体管t6。

其中，第六晶体管t6为开关晶体管，用于在第三扫描信号s3的控制下打开或关闭，以实现对oled阳极进行复位。同时，如此设置，可使第三初始化模块123的电路结构较简单，有利于确保较低的制作难度和产品成本。

在一实施例中，图18为本发明实施例提供的又一种像素电路的结构示意图，图19为本发明实施例提供的像素电路的又一种工作时序示意图。参照图18和图19，该像素电路还可包括第一阈值补偿模块161和第二阈值补偿模块162；第一阈值补偿模块161和第二阈值补偿模块162串联在驱动模块110的控制端与驱动模块110的输出端之间，且第一阈值补偿模块161的输出端电连接至驱动模块110的控制端，第二阈值补偿模块162的输入端电连接至驱动模块110的输出端，第一阈值补偿模块161的输入端和第二阈值补偿模块162的输出端均电连接至第二中间节点n02；第一阈值补偿模块161的控制端用于接收第二附加扫描信号sr2，第二阈值补偿模块162的控制端用于接收第四扫描信号s4；在一帧时长的至少一个发光时段内，第二附加扫描信号sr2的有效电平结束时间tr2滞后于第四扫描信号s4的有效电平结束时间t3，如图19；或者在一帧时长的至少一个发光时段内，第二附加扫描信号sr2的有效电平结束时间与第四扫描信号s4的有效电平结束时间同步，图中未示出。

其中，在图4-图17示出的改进方式的基础上，若闪烁现象已得到明显改善，可设置在一帧时长的至少一个发光时段内，第二附加扫描信号sr2的有效电平结束时间与第四扫描信号s4的有效电平结束时间同步，如此可简化驱动时序。

作为另一实施例，还可设置在一帧时长的至少一个发光时段内，第二附加扫描信号sr2的有效电平结束时间tr2滞后于第四扫描信号s4的有效电平结束时间t3，如此设置，可使同时与第二中间节点n02电连接的第一阈值补偿模块161和第二阈值补偿模块162不同时关闭，如此，第二中间节点n02的电位变化将减少为第一阈值补偿模块161的控制端的电位变化引起的耦合量，如此，相对于相关技术中的第二中间节点n02会耦合一个双栅晶体管的控制端的电位变化引起的耦合量而言，第二中间节点n02的耦合量减小，从而第二中间节点n02与驱动模块110的控制端之间的漏电流会降低，其对驱动模块110的控制端的影响较小，进而驱动电流的浮动较小，有利于改善闪烁现象。

与上述对第一中间节点n01的相关时序改进类似的，可设置第二附加扫描信号sr2的有效电平结束时间滞后于第四扫描信号s4的有效电平结束时间的时长等于或者大于第四扫描信号s4的跳变延迟时长；也可设置第二附加扫描信号sr2的有效电平与非有效电平的电压差小于第四扫描信号的有效电平与非有效电平的电压差，相关原理可参照上文中的解释说明进行理解，在此不赘述。

在一实施例中，图20为本发明实施例提供的又一种像素电路的结构示意图。参照图18和图20，第一阈值补偿模块161包括第七晶体管t7，第二阈值补偿模块162包括第八晶体管t8。

其中，第七晶体管t7和第八晶体管t8均为开关晶体管，与上述各晶体管协同作用，用于实现发光模块150发光。同时，如此设置，可使第一阈值补偿模块161和第二阈值补偿模块162的电路结构较简单，有利于确保较低的制作难度和产品成本。

在一实施例中，继续参照图12和图20，第七晶体管t7的沟道区的宽长比小于第八晶体管t8的沟道区的宽长比。

与上文中类似的，晶体管的沟道区的宽长比越小，其漏电流越小。基于此，通过设置连接于驱动模块110的控制端与第二中间节点n02之间的晶体管，即第七晶体管t7的沟道区的宽长比较小，可减小第二中间节点n02与驱动模块110的控制端之间的漏电流，从而减弱第二中间节点m02的电位对驱动模块110的控制端的电位的影响，有利于减弱驱动电流的浮动，改善闪烁现象。

与上文中实现宽长比的相对大小关系类似的，为了实现第七晶体管t7的沟道区的宽长比小于第八晶体管t8的沟道区的宽长比，可设置二者的沟道宽度相同，第七晶体管t7的沟道长度大于第八晶体管t8的沟道长度；或可设置二者的沟道长度相同，第八晶体管t8的沟道宽度小于第八晶体管t8的沟道宽度；或可设置第八晶体管t8的沟道长度大于第八晶体管t8的沟道长度，同时第八晶体管t8的沟道宽度小于第八晶体管t8的沟道宽度。

在其他实施方式中，还可采用本领域技术人员可知的其他方式，实现第二初始化模块122的漏电流小于第一初始化模块121的漏电流，和/或实现第一阈值补偿模块161的漏电流小于第二阈值补偿模块162的漏电流，本发明实施例对此不限定。

在一实施例中，继续参照图12，该像素电路还包括第一扫描线201、第二扫描线202、第三扫描线203、发光控制线204、复位线205、数据线206、第一电位线207以及第二电位线层(图中未示出)；第一扫描线201、复位线205、第二扫描线202、第三扫描线203以及发光控制线204沿第一方向x延伸，且沿第二方向y依次排列；第一电位线207和数据线206沿第二方向y延伸，且沿第一方向x依次排列；第二电位线层整面分布；上一行像素电路100的第三初始化模块123的控制端和当前行像素电路100的第一初始化模块121的控制端均电连接至同一条第一扫描线201，第三初始化模块123的输入端电连接至复位线205，第二初始化模块122的控制端电连接至第二扫描线202，第一阈值补偿模块161的控制端和第二阈值补偿模块162的控制端均电连接至第三扫描线203，第一发光控制模块131的控制端电连接至发光控制线204，第一发光控制模块131的输入端电连接至第一电位线207，数据写入模块140的输入端电连接至数据线206，发光模块150的第二极电连接至第二电位线层。

其中，第一扫描线201、第二扫描线202、第三扫描线203和发光控制线204均用于提供栅极控制信号(也称为“开关控制信号”)，以分别控制与之电连接的功能模块处于打开状态或处于关闭状态。

示例性的，第一扫描线201可提供当前行的第一附加扫描信号sr1和上一行的第三扫描信号s3，第二扫描线202可提供第一扫描信号s1，第三扫描线203可提供第二扫描信号s2，发光控制线204可提供发光控制信号emit。

其中，复位线205、数据线206、第一电位线207以及第二电位线层均用于提供恒定电位信号。示例性的，复位线205可向初始化信号端vref提供初始化信号，数据线206可提供数据信号，该数据信号可通过数据写入模块140、第二阈值补偿模块162、第一阈值补偿模块161后写入至驱动模块110的控制端；第一电位线207可提供第一电源信号，第二电位线层可作为第二电源信号端，用于提供第二电源信号；示例性的，第一电源信号高于第二电源信号，以使发光模块150的两端存在电位差，从而驱动电流可流过发光模块150，以使发光模块150可受驱动而发光。

如此，在线路层的走线布局层面，为实现将当前行的第一初始化模块121的输入端与上一行的复位节点n03电连接，且当前行的第一初始化模块121和上一行的第三初始化模块123由同一条第一扫描线201提供栅极控制信号，可将上一行的第三初始化模块123与当前行的第一初始化模块121集中布局在同一区域中，且由同一条延横向延伸的第一扫描线201控制其开关，如此，可无需跨线设计，在实现了上述像素电路的连接关系的同时，可减少走线数量，使走线方式简单，便于实现。

在一实施例中，图21为本发明实施例提供的另一种阵列基板的结构示意图，可在图12的基础上进行走线方式变化得到。在图12的基础上，参照图21，该像素电路还包括第一扫描线201、第二扫描线202、发光控制线204、复位线205、数据线206、第一电位线207以及第二电位线层；第一扫描线201、复位线205、第二扫描线202以及发光控制线204沿第一方向x延伸，且沿第二方向y依次排列；第一电位线207和数据线206沿第二方向y延伸，且沿第一方向x依次排列；第二电位线层整面分布；上一行像素电路100的第三初始化模块123的控制端、上一行像素电路100的第一阈值补偿模块161的控制端以及当前行像素电路100的第一初始化模块121的控制端均电连接至同一条第一扫描线201，当前行像素电路100的第二初始化模块122的控制端和上一行像素电路100的第二阈值补偿模块162的控制端均电连接至同一条第二扫描线202，第三初始化模块123的输入端电连接至复位线205，第一发光控制模块131的控制端电连接至发光控制线204，第一发光控制模块131的输入端电连接至第一电位线207，数据写入模块140的输入端电连接至数据线206，发光模块150的第二极电连接至第二电位线层。

其中，该走线方式与图12示出的走线方式的相同之处不再赘述；不同之处在于：首先，具有阈值补偿功能的模块不再采用双栅晶体管(图12中以“161&162”示出)，而是采用两个独立受控的单栅晶体管，即第七晶体管t7和第八晶体管t8；基于此，可设置上一行像素电路的第二附加扫描信号sr2复用为当前行像素电路的第一附加扫描信号sr1，同时可设置上一行像素电路的第四扫描信号s4复用为当前行像素电路的第一扫描信号s1。基于此，第一扫描线201用于提供上一行像素电路的第二附加扫描信号sr2和当前行像素电路的第一附加扫描信号sr1，第二扫描线202用于提供上一行像素电路的第四扫描信号s4和当前行像素电路的第一扫描信号s1，以及可用于提供上一行像素电路的第三扫描信号s3。

如此设置，有利于简化驱动时序，减少走线数量，从而有利于降低走线占用的阵列基板的面积，从而便于预留更多的面积设置发光模块150，进而有利于提高像素密度，有利于提高图像显示效果。

在其他实施方式中，在满足上述模块功能和驱动时序的前提下，还可设置走线方式为本领域技术人员可知的其他走线方式，本发明实施例对此不限定。

在一实施例中，图22为本发明实施例提供的又一种像素电路的结构示意图。在图18的基础上，参照图22，该像素电路还包括第二发光控制模块132；第二发光控制模块132的控制端用于接收发光控制信号emit，第二发光控制模块132的输入端电连接至驱动模块110的输出端，第二发光控制模块132的输出端电连接至复位节点n03。

其中，第二发光控制模块132电连接于驱动模块110与发光模块150之间，第一发光控制模块131和第二发光控制模块132同时打开时，驱动模块110产生的驱动电流流经发光模块150，驱动发光模块150发光。通过设置第二发光控制模块132，有利于确保第三初始化模块123对发光模块150的第一极进行复位后，保持该复位节点n03的电位稳定，避免发光模块150的偷亮问题。

在一实施例中，图23为本发明实施例提供的又一种像素电路的结构示意图。结合图22和图23，第二发光控制模块132包括第九晶体管t9。

其中，第九晶体管t9为开关晶体管，如此设置，可使第二发光控制模块132的电路结构简单，有利于节省空间，同时确保阵列基板具有较低的制作难度和较低的制作成本。

在一实施例中，图24为本发明实施例提供的又一种像素电路的结构示意图。在图22的基础上，参照图24，该像素电路还包括存储模块170；存储模块170的第一端电连接至驱动模块110的控制端，存储模块170的第二端电连接至第一发光控制模块131的输入端。

其中，存储模块170用于保持驱动模块110的控制端的电压，示例性的，用于保持驱动晶体管的栅极电压；驱动模块110产生驱动电流以驱动发光模块150持续发光。

在一实施例中，图25为本发明实施例提供的又一种像素电路的结构示意图。结合图24和图25，存储模块170包括存储电容cst。

如此设置，可使存储模块170的电路结构简单，有利于节省空间，同时确保阵列基板具有较低的制作难度和较低的制作成本。

下面以图25为例，示例性地说明本发明实施例提供的阵列基板的工作原理。其中，一帧时长可包括多个发光时段，第一个发光时段可包括依次执行的初始化阶段、数据写入阶段和发光阶段：

初始化阶段内，第一附加扫描信号sr1和第一扫描信号s1为低电平，第一晶体管t1和第二晶体管t2打开，初始化信号端vref的初始化信号通过第一晶体管t1和第二晶体管t2传输至第三晶体管t3的栅极。

其后，第一扫描信号s1跳变为高电平，第二晶体管t2关闭；第二晶体管t2完全关闭后，第一附加扫描信号sr1跳变为高电平，第一晶体管t1关闭。

数据写入阶段内，第二扫描信号s2、第三扫描信号s3、第四扫描信号s4和第二附加扫描信号sr2均为低电平，第五晶体管t5、第六晶体管t6、第七晶体管t7以及第八晶体管t8打开；同时，初始化阶段将低电平的初始化信号写入第三晶体管t3的栅极，第三晶体管t3打开。基于此，初始化信号端vref的初始化信号通过第六晶体管t6传输至复位节点n03；数据信号data通过第二晶体管t2、第八晶体管t8和第七晶体管t7向第三晶体管t3的栅极写入，第三晶体管t3的栅极电位逐渐升高，直至第三晶体管t3关闭，此时，第三晶体管t3的栅极电压为v1＝vdata+vth，其中，vdata为数据信号data的电压值，vth为第三晶体管t3的阈值电压。

其后，第二扫描信号s2、第三扫描信号s3和第四扫描信号s4跳变为高电平，第五晶体管t5、第六晶体管t6以及第八晶体管t8关闭；第八晶体管t8完全关闭后，第二附加扫描信号sr2跳变为高电平，第七晶体管t7关闭。

发光阶段内，发光控制信号emit为低电平，第四晶体管t4和第九晶体管t9打开，第三晶体管t3的漏电流id，即驱动电流通过第九晶体管t9驱动oled发光。驱动电流id满足以下公式：

其中，μ为第三晶体管t3的载流子迁移率，w、l为第三晶体管t3沟道的宽度和长度，cox为第三晶体管t3单位面积的栅氧化层电容量。vpvdd为第一电源信号的电压值。可以看到，第三晶体管t3产生的驱动电流id与第三晶体管t3的阈值电压vth无关。解决了第三晶体管t3阈值电压漂移引起的显示异常问题。而且由于发光阶段内，第三晶体管t3工作于完全截止区域，可以降低第三晶体管t3的特性漂移程度，第三晶体管t3在一帧时段内，部分阶段工作于完全截止区域，有利于降低显示mura和残影，提高图像显示质量。

同时，相对于相关技术中，双栅晶体管的中间节点电荷是通过双栅的耦合积累而言，本发明实施例通过将具有对第三晶体管的栅极具有初始化功能和阈值补偿功能的模块设置为两个独立的单栅晶体管，并分别独立的控制其时序，使其不同时关闭，可减小第一中间节点和第二中间节点的耦合量，从而可减小其与第三晶体管t3的栅极之间的漏电流，可显著降低闪烁现象。

其后，一帧时长中的第一个发光时段后的发光时段，数据不再刷新，可执行的动作包括以下至少一种：对第一中间节点复位、对oled阳极复位以及对第二中间节点复位，如此可进一步改善闪烁现象。

在此基础上，各栅极控制信号在相邻行之间可复用，如此相邻行像素电路的初始化阶段、数据写入阶段和发光阶段在时间上可交叠，从而有利于缩短相邻行像素电路中发光模块发光的间隔时间，有利于提升显示效果。

在上述实施方式中的基础上，本发明实施例还提供了一种显示面板，该显示面板可包括上述实施方式提供的任一种阵列基板。因此，该显示面板被驱动以进行图像显示时，闪烁现象得到改善，图像显示效果较好。

示例性的，图26为本发明实施例提供的一种显示面板的结构示意图。参照图26，该显示面板30还可包括封装阵列基板10的封装结构310，该封装结构310可用于阻隔水氧，以减缓膜层性能衰减，增长显示面板30的稳定性，以延长其寿命。示例性的，该封装结构310可为封装基板或薄膜封装层。

在其他实施方式中，显示面板还可包括本领域技术人员可知的其他功能部件或结构部件，本发明实施例对此不赘述也不限定。

在上述实施方式的基础上，本发明实施例还提供了一种显示装置，该显示装置可包括上述实施方式提供的显示面板。因此，该显示装置被驱动以进行图像显示时，闪烁现象得到改善，图像显示效果较好。

示例性的，图27为本发明实施例提供的一种显示装置的结构示意图。参照图27，该显示装置40包括显示面板30。示例性的，该显示装置40可为手机。在其他实施方式中，该显示装置还可为电脑、智能可穿戴设备(例如，智能手表)、车载显示屏、车载触控屏或本领域技术人员可知的其他类型的电子设备、或具有显示功能的装置或部件，本发明实施例对此不赘述也不限定。

在其他实施方式中，显示装置还可包括柔性印刷电路板、系统芯片以及保护盖板等本领域技术人员可知的其他功能部件或结构部件，本发明实施例对此不赘述也不限定。

在上述实施方式的基础上，本发明实施例还提供了一种阵列基板的驱动方法，该驱动方法可用于驱动上述实施方式提供的任一种阵列基板，以实现改善显示闪烁现象，即该驱动方法也具有上述实施方式提供的像素电路所具有的有益效果，相同之处可参照上文对像素电路的解释说明进行理解，在下文中不再赘述。

示例性的，图28为本发明实施例提供的一种阵列基板的驱动方法的流程示意图。参照图28，该驱动方法至少包括：

s510、向第一初始化模块的控制端提供第一附加扫描信号。

示例性的，结合图5和图11，该步骤可包括向第一晶体管t1的栅极提供第一附加扫描信号sr1。

s520、向第二初始化模块的控制端提供第一扫描信号。

示例性的，结合图5和图11，该步骤可包括向第二晶体管t2的栅极提供第一扫描信号s1。

其中，在一帧时长的至少一个发光时段内，第一附加扫描信号的有效电平结束时间滞后于第一扫描信号的有效电平结束时间，如图6-图9任一图所示。

如此设置，可降低第一中间节点n01的耦合量，从而有利于改善闪烁现象。

在一实施例中，继续参照图13，像素电路还包括第三初始化模块。基于此，图29为本发明实施例提供的另一种阵列基板的驱动方法的流程示意图。参照图29，该驱动方法可包括：

s610、向第一初始化模块的控制端提供第一附加扫描信号。

s620、向第二初始化模块的控制端提供第一扫描信号。

s630、向第三初始化模块的控制端提供第二扫描信号。

示例性的，结合图13和图17，该步骤可包括向第六晶体管t6提供第三扫描信号s3。

其中，第二扫描信号的使能频率大于第一扫描信号的使能频率，如图14或图15所示。

如此设置，可实现低频数据刷新时，oled阳极高频复位，从而可改善复位频率较低引起的闪烁现象。

在一实施例中，继续参照图18，像素电路还包括第一阈值补偿模块和第二阈值补偿模块。基于此，该驱动方法还可包括：

向第一阈值补偿模块提供第二附加扫描信号，以及向第二阈值补偿模块提供第四扫描信号。

示例性的，结合图18和图20，该步骤可包括：向第七晶体管t7的栅极提供第二附加扫描信号sr2，以及向第八晶体管t8的栅极提供第四扫描信号。

其中，在一帧时长的至少一个发光时段内，第二附加扫描信号的有效电平结束时间滞后于第四扫描信号的有效电平结束时间，如图19所示。

如此设置，可降低第二中间节点n02的耦合量，从而有利于改善闪烁现象。

本发明实施例提供的像素电路的驱动方法，基于像素电路中的第一初始化晶体管和第二初始化晶体管分别独立控制，第一阈值补偿模块和第二阈值补偿模块分别独立控制，可对其控制时序进行设置，使其不同时关闭，从而可降低第一中间节点和第二中间节点对应于电平跳变的耦合量，有利于降低其与驱动模块的控制端之间的漏电流，从而可改善闪烁现象。同时，通过设置较高的发光模块的第一极复位频率，可使亮度变化时间间隙较小，亮度变化趋势较一致，从而人眼无法分辨亮度变化，可改善闪烁。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。