像素电路的驱动方法与流程

本公开涉及显示技术领域，尤其涉及一种像素电路的驱动方法。

背景技术：

有机电致发光显示器是继液晶显示器之后的新一代显示产品，由于其较佳的色彩饱和度，快的响应速度，可折叠化，轻薄等性能，使其正在逐渐成为显示领域的主流及引领者。

有机电致发光显示器包括多个发光元件以及与多个发光元件一一对应的像素电路。各像素电路均包括驱动晶体管。该驱动晶体管连接于上述的发光元件。该驱动晶体管在导通时能够将电源信号传输至发光元件，以驱动有机电致发光显示器显示画面。然而，该有机电致发光显示器的显示亮度的均匀性较低，显示效果较差。

技术实现要素：

本公开的目的在于提供一种像素电路的驱动方法，能够提高显示器的显示亮度的均一性。

根据本公开的一个方面，提供了一种像素电路的驱动方法，所述像素电路的数量为多个，各所述像素电路均包括驱动晶体管、补偿子电路、数据写入子电路、第一复位子电路以及第二复位子电路，所述像素电路的驱动方法包括：

在各所述像素电路的复位阶段，利用第一复位信号导通所述第一复位子电路，以向所述驱动晶体管的控制端写入第一参考电位；利用第二复位信号导通所述第二复位子电路，以向发光元件的第一极写入第二参考电位；其中，所述第一参考电位大于或小于所述第二参考电位；

在各所述像素电路的数据写入阶段，利用数据写入控制信号导通所述数据写入子电路，以将数据信号传输至所述驱动晶体管的第一端；利用数据写入控制信号导通所述补偿子电路，以导通所述驱动晶体管的第二端和所述驱动晶体管的控制端。

进一步地，多个所述像素电路包括第一像素电路和第二像素电路，所述第一像素电路中的所述驱动晶体管的阈值电压大于所述第二像素电路中的所述驱动晶体管的阈值电压，写入所述第一像素电路的所述第一参考电位大于写入所述第二像素电路的所述第一参考电位。

进一步地，所述第一像素电路中的所述驱动晶体管的阈值电压与所述第二像素电路中的所述驱动晶体管的阈值电压的差值为第一差值，写入所述第一像素电路的所述第一参考电位与写入所述第二像素电路的所述第一参考电位的差值为第二差值，所述第一差值的绝对值等于所述第二差值的绝对值。

进一步地，在各所述像素电路中，所述第一复位子电路和所述第二复位子电路均用于接收初始化信号，各所述像素电路的复位阶段均包括第一复位阶段和第二复位阶段，所述初始化信号在所述第一复位阶段的电位为所述第一参考电位，且在所述第二复位阶段的电位为所述第二参考电位，向所述驱动晶体管的控制端写入第一参考电位以及向所述发光元件的第一极写入第二参考电位包括：

在所述第一复位阶段，利用第一复位信号导通所述第一复位子电路，以将所述初始化信号传输至所述驱动晶体管的控制端；

在所述第二复位阶段，利用第二复位信号导通所述第二复位子电路，以将所述初始化信号传输至发光元件的第一极。

进一步地，各所述像素电路中的所述第二复位信号与所述数据写入控制信号为同一信号。

进一步地，多个所述像素电路排成多行像素电路，每行所述像素电路均包括多个像素电路，每行所述像素电路中的多个像素电路共用所述第一复位信号以及所述第二复位信号，每行所述像素电路的所述第二复位信号与下一行所述像素电路的所述第一复位信号为同一信号。

进一步地，所述第一复位阶段先于所述第二复位阶段运行，所述第二复位阶段与所述数据写入阶段同时运行。

进一步地，各所述像素电路均包括发光控制子电路，所述像素电路的驱动方法包括：

在各所述像素电路的发光阶段，利用发光控制信号导通所述发光控制子电路，以使所述驱动晶体管的第二端与所述发光元件的第一极导通，并使所述驱动晶体管的第一端与第一电源信号端导通。

进一步地，所述像素电路还包括：

储能元件，连接于所述第一电源信号端和所述驱动晶体管的控制端之间。

进一步地，所述补偿子电路包括补偿晶体管，所述数据写入子电路包括数据写入晶体管，所述第一复位子电路包括第一复位晶体管，所述第二复位子电路包括第二复位晶体管，所述发光控制子电路包括第一发光控制晶体管以及第二发光控制晶体管；

所述数据写入晶体管用于响应所述数据写入控制信号而导通，以将所述数据信号传输至所述驱动晶体管的第一端；

所述补偿晶体管用于响应所述数据写入控制信号而导通，以导通所述驱动晶体管的第二端和所述驱动晶体管的控制端；

所述第一复位晶体管用于响应所述第一复位信号而导通，以向所述驱动晶体管的控制端写入所述第一参考电位；

所述第二复位晶体管用于响应所述第二复位信号而导通，以向所述发光元件的第一极写入所述第二参考电位；

所述第一发光控制晶体管用于响应所述发光控制信号而导通，以使所述驱动晶体管的第一端与所述第一电源信号端导通；

所述第二发光控制晶体管用于响应所述发光控制信号而导通，以使所述驱动晶体管的第二端与所述发光元件的第一极导通。

本公开实施方式的像素电路的驱动方法，对于n型的驱动晶体管，在第一参考电位小于第二参考电位时，在像素电路的数据写入阶段，通过数据信号可以较快地拉低驱动晶体管的控制端的电位，使驱动晶体管的控制端的电位在预设时间内可以更加靠近补偿电位，提高了像素补偿效果，进而提高了显示器的显示亮度的均一性；对于n型的驱动晶体管，在第一参考电位大于第二参考电位时，在像素电路的数据写入阶段，数据信号拉低驱动晶体管的控制端的电位，从而使驱动晶体管的控制端的电位靠近第二参考电位，降低了第一复位子电路两端的电压，解决了由于第一复位子电路的漏电问题所导致的显示亮度均一性差的问题；对于p型的驱动晶体管，在第一参考电位大于第二参考电位时，在像素电路的数据写入阶段通过数据信号可以较快地拉高驱动晶体管的控制端的电位，使驱动晶体管的控制端的电位在预设时间内可以更加靠近补偿电位，提高了像素补偿效果，进而提高了显示器的显示亮度的均一性；对于p型的驱动晶体管，在第一参考电位小于第二参考电位时，在像素电路的数据写入阶段，数据信号拉高驱动晶体管的控制端的电位，从而使驱动晶体管的控制端的电位靠近第二参考电位，从而降低了第一复位子电路两端的电压，解决了由于第一复位子电路的漏电问题所导致的显示亮度均一性差的问题。

附图说明

图1是相关技术中像素电路的示意图。

图2是图1所示像素电路的工作时序图。

图3是本公开实施方式的像素电路的示意图。

图4是本公开实施方式的像素电路的驱动方法的流程图。

图5是本公开实施方式的包括p型驱动晶体管的像素电路的工作时序图。

图6是本公开实施方式的包括n型驱动晶体管的像素电路的工作时序图。

图7是本公开实施方式的像素电路的驱动方法中步骤s100的流程图。

图8是本公开实施方式的像素电路的驱动方法中传输至第一像素电路的初始化信号与传输至第二像素电路的初始化信号的示意图。

图9是本公开实施方式的像素电路的另一示意图。

图10是图9所示像素电路的工作时序图。

图11-13是本公开实施方式中像素电路在不同阶段的等效电路图。

图14是相关技术中像素电路中的驱动晶体管的转移特性曲线。

图15是本公开实施方式中显示器的示意图。

图16是本公开实施方式的包括p型驱动晶体管的像素电路的另一工作时序图。

图17是本公开实施方式的包括n型驱动晶体管的像素电路的另一工作时序图。

附图标记说明

数据写入子电路1

补偿子电路2

第一复位子电路3

第二复位子电路4

发光控制子电路5

驱动芯片6

时序控制器7

显示区8

第一goa模块9

第二goa模块10

驱动晶体管t1

补偿晶体管t2

数据写入晶体管t3

第一复位晶体管t4

第二复位晶体管t5

第一发光控制晶体管t6

第二发光控制晶体管t7

发光元件l0

储能元件c1

复位信号rst

第一复位信号rst1

第二复位信号rst2

初始化信号vini

数据写入控制信号gate

数据信号vdata

发光控制信号em

具体实施方式

这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。

在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

相关技术中，显示器包括多个像素电路以及多个发光元件。多个发光元件与多个像素电路一一对应。如图1所示，各像素电路均包括驱动晶体管t1、补偿晶体管t2、第一复位晶体管t4、第二复位晶体管t5、数据写入晶体管t3以及第一发光控制晶体管t6。该数据写入晶体管t3用于响应数据写入控制信号gate而导通，以将数据信号vdata传输至驱动晶体管t1的第一端。该补偿晶体管t2用于响应数据写入控制信号gate而导通，以导通驱动晶体管t1的第二端和控制端。该驱动晶体管t1的第二端连接于发光元件l0的第一极。该第一复位晶体管t4用于响应复位信号rst而导通，以将初始化信号vini传输至驱动晶体管t1的控制端；该第二复位晶体管t5用于响应复位信号rst而导通，以将初始化信号vini传输至发光元件l0的第一极。其中，该初始化信号vini保持不变。该第一发光控制晶体管t6用于响应发光控制信号em而导通，以将电源信号端vdd端与驱动晶体管t1的第一端导通。

下面结合图2所示的像素电路的工作时序图对图1中的像素电路的工作过程加以详细的说明，以上述所有晶体管均为p型薄膜晶体管为例，所有晶体管的导通电平均为低电平。该工作时序图绘示了初始化信号vini、复位信号rst、数据写入控制信号gate以及发光控制信号em在三个阶段的电平状态。

如图1和图2所示，在各像素电路的复位阶段s1，复位信号rst为低电平，第一复位晶体管t4和第二复位晶体管t5导通，初始化信号vini传输至驱动晶体管t1的控制端以及发光元件l0的第一极。

如图1和图2所示，在各像素电路的数据写入阶段s2，数据写入控制信号gate为低电平，数据写入晶体管t3和补偿晶体管t2导通。通过预先设置复位信号rst的电位的值，可以使驱动晶体管t1的控制端的电位与第一端的电位的差小于驱动晶体管t1的阈值电压vth，使驱动晶体管t1也处于导通状态，从而可以通过数据信号vdata对驱动晶体管t1的控制端的电位进行充电或放电，且在驱动晶体管t1控制端的电位变为(vdata+vth)时，驱动晶体管t1截止。

如图1和图2所示，在各像素电路的发光阶段s3，第一发光控制晶体管t6导通，使电源信号端vdd连接于驱动晶体管t1的第一端。该驱动晶体管t1产生施加于发光元件l0上的工作电流为：

其中，μ为电子迁移率、cox为栅氧化层电容、vgs为驱动晶体管t1控制端相对于第一端的电压、为驱动晶体管t1的沟道区域宽长比。可知，工作电流的大小与驱动晶体管t1的阈值电压vth无关，从而消除了阈值电压对工作电流的影响，实现了像素补偿。然而，由于显示器的刷新频率较高，导致上述复位阶段s1中数据信号vdata对驱动晶体管t1的控制端的电位进行充电或放电的时间较短，使驱动晶体管t1的控制端的电位难以达到上述的(vdata+vth)，降低了像素补偿的效果。

为了解决上述技术问题，本公开实施方式提供了一种像素电路的驱动方法。该像素电路用于显示器。该显示器可以为有机电致发光显示器、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框等任何具有显示功能的产品或部件。该显示器可以包括多个像素电路以及与多个像素电路一一对应连接的发光元件。各像素电路用于驱动对应地发光元件发光。如图3所示，各像素电路均可以包括驱动晶体管t1、补偿子电路2、数据写入子电路1、第一复位子电路3以及第二复位子电路4。如图4所示，该像素电路的驱动方法可以包括步骤s100-步骤s110，其中：

步骤s100、在各像素电路的复位阶段，利用第一复位信号导通第一复位子电路，以向驱动晶体管的控制端写入第一参考电位；利用第二复位信号导通第二复位子电路，以向发光元件的第一极写入第二参考电位；其中，第一参考电位大于或小于第二参考电位。

步骤s110、在各像素电路的数据写入阶段，利用数据写入控制信号导通数据写入子电路，以将数据信号传输至驱动晶体管的第一端；利用数据写入控制信号导通补偿子电路，以导通驱动晶体管的第二端和驱动晶体管的控制端。

本公开实施方式的像素电路的驱动方法，如图3所示，对于n型的驱动晶体管t1，在第一参考电位小于第二参考电位时，从而在像素电路的数据写入阶段通过数据信号vdata可以较快地拉低驱动晶体管t1的控制端的电位，使驱动晶体管t1的控制端的电位在预设时间内可以更加靠近补偿电位，即上述的(vdata+vth)，提高了像素补偿效果；对于n型的驱动晶体管t1，在第一参考电位大于第二参考电位时，在像素电路的数据写入阶段，数据信号vdata拉低驱动晶体管t1的控制端的电位，从而使驱动晶体管t1的控制端的电位靠近第二参考电位，降低了第一复位子电路3两端的电压，解决了由于第一复位子电路3的漏电问题所导致的显示亮度均一性差的问题；对于p型的驱动晶体管t1，在第一参考电位大于第二参考电位时，在像素电路的数据写入阶段通过数据信号vdata可以较快地拉高驱动晶体管t1的控制端的电位，使驱动晶体管t1的控制端的电位在预设时间内可以更加靠近补偿电位，即上述的(vdata+vth)，提高了像素补偿效果，进而提高了显示器的显示亮度的均一性；对于p型的驱动晶体管t1，在第一参考电位小于第二参考电位时，在像素电路的数据写入阶段，数据信号vdata拉高驱动晶体管t1的控制端的电位，从而使驱动晶体管t1的控制端的电位靠近第二参考电位，从而降低了第一复位子电路3两端的电压，解决了由于第一复位子电路3的漏电问题所导致的显示亮度均一性差的问题。

下面对本公开实施方式的像素电路的驱动方法的各步骤进行详细说明：

在步骤s100中，在各像素电路的复位阶段，利用第一复位信号导通第一复位子电路，以向驱动晶体管的控制端写入第一参考电位；利用第二复位信号导通第二复位子电路，以向发光元件的第一极写入第二参考电位；其中，第一参考电位大于或小于第二参考电位。

如图3和图5所示，各像素电路的工作过程可以均包括复位阶段、数据写入阶段s2以及发光阶段s3。各像素电路的复位阶段均可以包括第一复位阶段s11和第二复位阶段s12。该第一复位阶段s11可以先于第二复位阶段s12运行，当然，该第二复位阶段s12也可以先于第一复位阶段s11运行。在各像素的第一复位阶段s11，可以对驱动晶体管t1的控制端进行复位，可以避免驱动晶体管t1的控制端残留的电荷对显示造成影响。在各像素的第二复位阶段s12，可以对发光元件l0的第一极进行复位，可以避免发光元件l0的第一极残留的电荷对显示造成影响。其中，该发光元件l0可以为oled发光元件，且发光元件l0的第一极可以为阳极，该发光元件l0的第二极可以为阴极。该发光元件l0的第二极可以连接于第二电源信号端。该第二电源信号端可以为电源信号端vss。

在本公开一实施方式中，该第一复位子电路和第二复位子电路可以用于接收两个不同的信号，并将接收的两个不同的信号一一对应地传输至驱动晶体管的控制端和发光元件的第一极。在本公开另一实施方式中，如图3所示，该第一复位子电路3和第二复位子电路4均可以用于接收初始化信号vini，也就是说，该第一复位子电路3和第二复位子电路4用于接收同一个信号。该初始化信号vini可以由初始化信号端提供。如图5、图6、图16以及图17所示，该初始化信号vini在上述第一复位阶段s11的电位可以为第一参考电位，该初始化信号vini在上述第二复位阶段s12的电位为第二参考电位。如图7所示，在步骤s100中，向驱动晶体管的控制端写入第一参考电位以及向发光元件的第一极写入第二参考电位可以包括：

步骤s1001、在第一复位阶段，利用第一复位信号导通第一复位子电路，以将初始化信号传输至驱动晶体管的控制端。

如图3所示，该第一复位子电路3可以包括第一复位晶体管t4。该第一复位晶体管t4的控制端用于接收第一复位信号rst1，该第一复位晶体管t4的第一端用于接收初始化信号vini，该第一复位晶体管t4的第二端可以连接于驱动晶体管t1的控制端。在第一复位阶段s11，该第一复位晶体管t4可以响应第一复位信号rst1而导通，将初始化信号vini传输至驱动晶体管t1的控制端，且由于初始化信号vini的电位在第一复位阶段s11为第一参考电位，从而在驱动晶体管t1的控制端写入第一参考电位。

如图3所示，本公开实施方式的像素电路还可以包括储能元件c1。该储能元件c1可以连接于第一电源信号端和驱动晶体管t1的控制端之间，以对驱动晶体管t1的控制端的电位进行存储和保持。该第一电源信号端可以为电源信号端vdd。该储能元件c1可以为储能电容。该储能电容的第一端可以连接于第一电源信号端，该储能电容的第二端可以连接于驱动晶体管t1的控制端。

步骤s1002、在第二复位阶段，利用第二复位信号导通第二复位子电路，以将初始化信号传输至发光元件的第一极。

如图3所示，该第二复位子电路4可以包括第二复位晶体管t5。该第二复位晶体管t5的控制端用于接收第二复位信号rst2，该第二复位晶体管t5的第一端用于接收初始化信号vini，该第二复位晶体管t5的第二端可以连接于发光元件l0的第一极。在第二复位阶段s12，该第二复位晶体管t5可以响应第二复位信号rst2而导通，将初始化信号vini传输至发光元件l0的第一极，且由于初始化信号vini的电位在第二复位阶段s12为第二参考电位，从而在发光元件l0的第一极写入第二参考电位。

如图3和图6所示，对于n型的驱动晶体管t1，相比第二参考电位，第一参考电位较小，且第一参考电位大于数据信号vdata的电位，从而在数据写入阶段s2通过数据信号vdata可以较快地拉低驱动晶体管t1的控制端的电位，使驱动晶体管t1的控制端的电位在预设时间内可以更加靠近(vdata+vth)。如图3和图17所示，对于n型的驱动晶体管t1，在第一参考电位大于第二参考电位时，在像素电路的数据写入阶段，数据信号vdata拉低驱动晶体管t1的控制端的电位，从而使驱动晶体管t1的控制端的电位靠近第二参考电位，降低了第一复位子电路3两端的电压，解决了由于第一复位子电路3的漏电问题所导致的显示亮度均一性差的问题，同时，由于增大了驱动晶体管t1的控制端的电位，改善了由于驱动晶体管t1的迟滞效应所造成的首帧亮度偏低的问题。如图3和图5所示，对于p型的驱动晶体管t1，相比第二参考电位，第一参考电位较大，且第一参考电位小于数据信号vdata的电位，从而在像素电路的数据写入阶段s2通过数据信号vdata可以较快地拉高驱动晶体管t1的控制端的电位，使驱动晶体管t1的控制端的电位在预设时间内可以更加靠近(vdata+vth)。如图3和图16所示，对于p型的驱动晶体管t1，相比第二参考电位，第一参考电位较小，在像素电路的数据写入阶段，数据信号vdata拉高驱动晶体管t1的控制端的电位，从而使驱动晶体管t1的控制端的电位靠近第二参考电位，从而降低了第一复位子电路3两端的电压，解决了由于第一复位子电路3的漏电问题所导致的显示亮度均一性差的问题，同时，由于降低了驱动晶体管t1的控制端的电位，改善了由于驱动晶体管t1的迟滞效应所造成的首帧亮度偏低的问题。

上述显示器可以包括多个像素行。每个像素行包括多个发光元件。上述多个像素电路还可以构成多行像素电路。多行像素电路与多个像素行一一对应。每行像素电路均包括多个像素电路。每个像素电路与一个发光元件对应连接。每行像素电路中的多个像素电路共用第一复位信号。每行像素电路中的多个像素电路也共用第二复位信号。每行像素电路的第二复位信号与下一行像素电路的第一复位信号为同一信号。假设多个像素电路包括i行像素电路，且i大于等于2，则第(i-1)行像素电路中的第二复位信号与第i行像素电路中的第一复位信号为同一信号。

在步骤s110中，在各像素电路的数据写入阶段，利用数据写入控制信号导通数据写入子电路，以将数据信号传输至驱动晶体管的第一端；利用数据写入控制信号导通补偿子电路，以导通驱动晶体管的第二端和驱动晶体管的控制端。

如图5和图6所示，以上述的第一复位阶段s11先于上述的第二复位阶段s12运行为例，该数据写入阶段s2可以与第二复位阶段s12同时运行。具体地，该数据写入阶段s2与第二复位阶段s12的起始时刻以及结束时刻均相同。该数据信号vdata可以由数据信号端提供。该数据写入控制信号gate可以由数据写入控制信号端提供。如图3所示，该数据写入子电路1可以包括数据写入晶体管t3。该数据写入晶体管t3的第一端用于接收数据信号vdata，数据写入晶体管t3的控制端用于接收数据写入控制信号gate，数据写入晶体管t3的第二端连接于驱动晶体管t1的第一端。该数据写入晶体管t3用于响应数据写入控制信号gate而导通，以将数据信号vdata传输至驱动晶体管t1的第一端。该补偿子电路2可以包括补偿晶体管t2。该补偿晶体管t2的第一端连接于驱动晶体管t1的第二端，补偿晶体管t2的控制端用于接收数据写入控制信号gate，补偿晶体管t2的第二端连接于驱动晶体管t1的控制端。该补偿晶体管t2用于响应数据写入控制信号gate而导通，以导通驱动晶体管t1的控制端和第二端。此外，各像素电路中的第二复位信号rst2与数据写入控制信号gate为同一信号。上述每个像素行中的多个像素电路可以共用数据写入控制信号gate。

此外，如图3所示，各像素电路均可以包括发光控制子电路5。如图4所示，本公开实施方式的像素电路的驱动方法还可以包括：

步骤s120、在各像素电路的发光阶段，利用发光控制信号导通发光控制子电路，以使驱动晶体管的第二端与发光元件的第一极导通，并使驱动晶体管的第一端与第一电源信号端导通。

如图3所示，该发光控制信号em可以由发光控制信号端提供。该发光控制子电路5可以包括第一发光控制晶体管t6以及第二发光控制晶体管t7。该第一发光控制晶体管t6的第一端连接于第一电源信号端，该第一发光控制晶体管t6的控制端用于接收发光控制信号em，该第一发光控制晶体管t6的第二端连接于驱动晶体管t1的第一端。该第一发光控制晶体管t6用于响应发光控制信号em而导通，以使驱动晶体管t1的第一端与第一电源信号端导通。该第二发光控制晶体管t7的第一端连接于驱动晶体管t1的第二端，该第二发光控制晶体管t7的控制端用于接收发光控制信号em，该第二发光控制晶体管t7的第二端连接于发光元件l0的第一极。该第二发光晶体管用于响应发光控制信号em而导通，以使驱动晶体管t1的第二端与发光元件l0的第一极导通。此外，上述每个像素行中的多个像素电路可以共用发光控制信号em。

本公开实施方式采用的上述晶体管均可以为薄膜晶体管、场效应管或其他特性相同的器件。以上述晶体管为薄膜晶体管为例，该薄膜晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。本公开将薄膜晶体管的栅极称为薄膜晶体管的控制端，将薄膜晶体管的源极称为薄膜晶体管的第一端，漏极称为薄膜晶体管的第二端，或者，可以将漏极称为薄膜晶体管的第一端，源极称为薄膜晶体管的第二端。

本公开实施方式的像素电路可以包括绿色像素的像素电路、红色像素的像素电路以及蓝色像素的像素电路。多个像素电路可以包括第一像素电路和第二像素电路。在本公开一实施方式中，该绿色像素的像素电路可以第一像素电路，该红色像素的像素电路以及蓝色像素的像素电路可以均为第二像素电路，但本公开实施方式对此不做特殊限定。该第一像素电路中的驱动晶体管的阈值电压可以大于第二像素电路中的驱动晶体管的阈值电压。

在相关技术中，显示器在长期使用或信赖性测试后，像素电路中的驱动晶体管的阈值电压会发生偏移。在图14中，l1为驱动晶体管在信赖性测试前的转移特性曲线,l2为驱动晶体管在信赖性测试后的转移特性曲线,横坐标vg代表栅极电压，纵坐标id代表漏极的输出电流。可知，在信赖性测试后，驱动晶体管的转移特性曲线正向平移，因此，驱动晶体管的阈值电压发生了正偏。由于不同的驱动晶体管的阈值电压的正偏程度不同，就会出现上述的“第一像素电路中的驱动晶体管的阈值电压大于第二像素电路中的驱动晶体管的阈值电压”情况，对驱动晶体管的输出电流造成影响，引起显示画面偏色。

图15示出了本公开实施方式的显示器的框图。在图15中，该驱动芯片6向显示区8输出数据信号d1、数据信号d2…数据信号dn、初始化信号vini(1)以及初始化信号vini(2)。该显示器包括(i×n)个发光元件。该初始化信号vini(1)用于传输至上述第一像素电路，该初始化信号vini(2)用于传输至上述第二像素电路。在走线排布时，为防止传输初始化信号vini(1)的走线与传输初始化信号vini(2)的走线短路，可以在显示器厚度方向上，采用两层走线，一层走线用于传输初始化信号vini(1)，另一层走线用于传输初始化信号vini(2)，两层走线之间采用绝缘材料隔开。该驱动芯片6与时序控制器7相连，该时序控制器7与第一goa模块9以及第二goa模块10均连接。该第一goa模块9输出扫描信号s1、扫描信号s2…扫描信号si。该第二goa模块10输出发光控制信号em1、发光控制信号em2…发光控制信号emi。图8示出了传输至第一像素电路的初始化信号vini(1)与传输至第二像素电路的初始化信号vini(2)的示意图。如图8所示，在像素电路的上述复位阶段，写入第一像素电路的第一参考电位大于写入第二像素电路的第一参考电位。假设驱动晶体管t1的控制端在上述数据写入阶段s2完成后的电位为vn，则在像素电路的上述发光阶段s3，驱动晶体管t1产生施加于发光元件l0上的工作电流为：

由于写入第一像素电路的第一参考电位大于写入第二像素电路的第一参考电位，从而使第一像素电路的vn大于第二像素电路的vn，且由于第一像素电路中的驱动晶体管t1的阈值电压vth大于第二像素电路中的驱动晶体管t1的阈值电压vth，进而使第一像素电路的(vn-vdd-vth)²与第二像素电路的(vn-vdd-vth)²趋于相同，使不同像素的发光亮度趋于一致，也可以减弱显示画面的偏色程度。其中，该第一像素电路中的驱动晶体管t1的阈值电压与第二像素电路中的驱动晶体管t1的阈值电压的差值为第一差值，即第一差值等于第一像素电路中的驱动晶体管t1的阈值电压减去第二像素电路中的驱动晶体管t1的阈值电压。写入第一像素电路的第一参考电位与写入第二像素电路的第一参考电位的差值为第二差值，即第二差值等于写入第一像素电路的第一参考电位减去写入第二像素电路的第一参考电位。该第一差值的绝对值可以等于第二差值的绝对值，从而可以使第一像素电路的(vn-vdd-vth)²与第二像素电路的(vn-vdd-vth)²相同。

图9示出了本公开另一实施方式的像素电路的示意图。在图9中，上述的第一复位信号为扫描信号si-1，上述的第二复位信号与数据写入控制信号为同一信号，且均为扫描信号si。下面结合图10所示的像素电路的工作时序图对图9中的像素电路的工作过程加以详细的说明，以上述所有晶体管均为p型薄膜晶体管为例，所有晶体管的导通电平均为低电平。电源信号端vdd输出高电平信号，电源信号端vss输出低电平信号。该工作时序图绘示了扫描信号si-1、扫描信号si以及发光控制信号em在三个阶段的电平状态。

如图10和图11所示，在第一复位阶段s11中，有且仅有扫描信号si-1为低电平，第一复位晶体管t4导通，其余晶体管截止；初始化信号vini通过第一复位晶体管t4写入驱动晶体管t1的控制端，使驱动晶体管t1的控制端的电位为第一参考电位，并由储能元件c1进行存储和保持。

如图10和图12所示，数据写入阶段s2与第二复位阶段s12同时运行，有且仅有扫描信号si为低电平，数据写入晶体管t3、补偿晶体管t2以及第二复位晶体管t5均导通，其余晶体管截止。初始化信号vini通过第二复位晶体管t5写入发光元件l0的第一极，使发光元件l0的第一极的电位等于第二参考电位。通过预先设置第一参考电位的值，可以使驱动晶体管t1控制端的电位与第一端的电位的差小于阈值电压vth，以使驱动晶体管t1也处于导通状态。相比第二参考电位，第一参考电位较大，从而通过数据信号vdata可以较快地拉低驱动晶体管t1的控制端的电位，使驱动晶体管t1的控制端的电位更加靠近(vdata+vth)。

如图10和图13所示，在发光阶段s3中，有且仅有发光控制信号em为低电平，驱动晶体管t1、第一发光控制晶体管t6以及第二发光控制晶体管t7均导通，以使发光元件l0发光。

以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。