显示面板和显示装置的制作方法

本发明实施例涉及显示技术领域，尤其涉及显示面板和显示装置。

背景技术：

有机发光显示装置通常包含有若干个子像素，每个子像素包括像素电路和有机发光结构，像素电路向有机发光结构提供驱动电流，有机发光结构响应像素电路提供的驱动电流发光，据此，有机发光显示装置实现全彩显示。

随着对显示装置的体验流畅度的要求越来越高，使得对显示装置的刷新频率的要求也越来越高，然而，刷新频率的提高又很易对显示装置的显示均一性造成影响。

技术实现要素：

本发明提供一种显示面板和显示装置，以在保证显示面板的显示均一性的同时，节省显示面板显示区的布线。

第一方面，本发明实施例提供了一种显示面板，该显示面板包括：

至少一条第一主干初始化线、至少一条第二主干初始化线和多条分支初始化线；每一条分支初始化线通过一第一开关连接至第一主干初始化线，并通过一第二开关连接至第二主干初始化线；第一主干初始化线和第二主干初始化线上的电压不同；

多行像素电路，像素电路包括第一初始化信号端和第二初始化信号端；第一初始化信号端连接一分支初始化线，第二初始化信号端连接一分支初始化线。

可选地，显示面板包括显示区和非显示区；

第一主干初始化线和第二主干初始化线分别位于非显示区，并位于显示区相对的两侧。

可选地，显示面板包括显示区和非显示区；

第一主干初始化线为两条，第二主干初始化线为两条；

两条第一主干初始化线分别位于非显示区，并位于非显示区相对应的两侧；

两条第二主干初始化线分别位于非显示区，并位于非显示区相对应的两侧。

可选地，显示面板还包括扫描线和扫描驱动电路，扫描线连接扫描驱动电路，扫描驱动电路位于非显示区，扫描线由非显示区延伸至显示区，像素电路与对应的扫描线连接；

第一主干初始化线和第二主干初始化线、第一开关和第二开关均位于扫描驱动电路与像素电路之间的非显示区。

可选地，第一开关采用第一开关晶体管，第二开关采用第二开关晶体管。

可选地，第一开关晶体管和第二开关晶体管均为双栅晶体管。

可选地，每一条分支初始化线连接相邻两行像素电路中的一行像素电路中的第一初始化信号端，并连接另一行像素电路的第二初始化信号端。

可选地，像素电路包括驱动晶体管、发光二极管、第三开关晶体管和第四开关晶体管，第三开关晶体管连接于第一初始化信号端和驱动晶体管的栅极之间，第四开关晶体管连接于第二初始化信号端和发光二极管的阳极之间；

第三开关晶体管的栅极，与其连接的分支初始化线所连接的第一开关晶体管的栅极，连接同一条扫描线；

第四开关晶体管的栅极，与其连接的分支初始化线所连接的第二开关晶体管的栅极，连接同一条扫描线。

可选地，第一主干初始化线上的电压大于第二主干初始化线上的电压。

第二方面，本发明实施例还提供了一种显示装置，该显示装置包括如上述第一方面所述的显示面板。

本发明实施例提供的显示面板包括多行像素电路，像素电路包括第一初始化信号端和第二初始化信号端。通过设置至少一条第一主干初始化线、至少一条第二主干初始化线和多条分支初始化线；其中，每一条分支初始化线通过一第一开关连接至第一主干初始化线，并通过一第二开关连接至第二主干初始化线，第一主干初始化线和第二主干初始化线上的电压不同；并通过设置第一初始化信号端连接一分支初始化线，第二初始化信号端连接一分支初始化线。使得通过第一主干初始化线、第二主干初始化线以及分支初始化线，第一初始化信号端和第二初始化信号端能够被对应不同电压的参考信号初始化，即能够分别针对第一初始化信号端和第二初始化信号端的初始化需要，对第一初始化信号端和第二初始化信号端进行初始化，从而在保证像素电路在补偿阶段的数据写入充分的同时，缩短补偿阶段的数据写入时间，进而提高像素电路的刷新频率，即在保证显示面板的显示均一性的同时提高了显示面板的刷新频率，并且，使得对第一初始化信号端的初始化和对第二初始化信号端的初始化仅通过显示面板显示区的一条分支初始化线即可实现，即实现了对第一初始化信号端进行初始化的初始化线与对第二初始化信号端进行初始化的初始化线的共用，减少了显示面板显示区内的初始化线的数量，节省了初始化线的使用，也减少了初始化线对显示面板显示区的占用，有利于显示面板显示区设置更多的像素，易于实现高ppi。

附图说明

图1是本发明实施例提供的一种显示面板的结构示意图；

图2是本发明实施例提供的一种像素电路的电路图；

图3是本发明实施例提供的另一种显示面板的结构示意图；

图4是本发明实施例提供的另一种显示面板的结构示意图；

图5是图3或者图4的显示面板中像素电路之间的连接方式示意图；

图6是本发明实施例提供的一种显示装置的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所提到的，现存在提高显示面板的刷新频率时会影响显示面板的显示均一性的问题。通常，显示面板的驱动技术采用逐行扫描的方式，为了解决因各像素驱动电路中驱动薄膜晶体管的制作工艺差异造成的显示不均匀问题，需要在像素电路中设置补偿电路，以对驱动薄膜晶体管的栅极进行阈值电压以及电源电压补偿，使得在发光阶段流经有机发光结构的驱动电流与驱动薄膜晶体管的阈值电压以及电源电压无关，保证显示的均匀性。经发明人研究发现，随着刷新频率的提高，进行上述补偿的时间被缩短，即补偿阶段的数据写入时间被缩短，这致使补偿阶段的数据写入不够充分，显示面板出现显示均一性降低的问题。主要原因是：显示面板中像素电路的工作过程通常包括初始化阶段、补偿阶段和发光阶段。现有技术中，在初始化化阶段对像素电路中驱动薄膜晶体管的栅极进行初始化和对有机发光二极管的阳极进行初始化的，初始化过程时通过开关晶体管将初始化线上的初始化电压写入驱动薄膜晶体管的栅极以及有机发光二极管的阳极，通常对驱动薄膜晶体管的栅极进行初始化的电压与对有机发光二极管的阳极进行初始化的电压相等，写入有机发光二极管的阳极的初始化电压一般为负电压，这样写入驱动薄膜晶体管的栅极的初始化电压也偏低，由此使得在补偿阶段对驱动薄膜晶体管的栅极进行阈值电压以及电源电压补偿所需时间的偏长，在此情况下若提高像素电路的刷新频率，则补偿阶段的数据写入时间被缩短，致使补偿阶段的数据写入不充分，导致显示面板的显示均一性降低。

可以通过向有机发光二极管的阳极和驱动薄膜晶体管的栅极分别写入不同的初始化电压来解决该问题，然而这样就需要分别设置初始化线提供对有机发光二极管的阳极和驱动薄膜晶体管的栅极进行初始化的电压，造成显示面板上的布线增加，不利于实现高ppi。

针对于此，本发明实施例提供了一种显示面板，图1是本发明实施例提供的一种显示面板的结构示意图，如图1所示，该显示面板包括：

至少一条第一主干初始化线10、至少一条第二主干初始化线20和多条分支初始化线30；每一条分支初始化线30通过一第一开关11连接至第一主干初始化线10，并通过一第二开关21连接至第二主干初始化线20；第一主干初始化线10上的电压vref1和第二主干初始化线20上的电压vref2不同；

多行像素电路40，像素电路40包括第一初始化信号端a和第二初始化信号端b；第一初始化信号端a连接一分支初始化线30，第二初始化信号端b连接一分支初始化线30。

显示面板包括显示区aa和非显示区naa。多行像素电路40位于显示面板的显示区aa，如图1中示意出三行像素电路40。

为了更清楚地说明本发明实施例的技术方案，下面将基于图2所提供的像素电路对本实施例的显示面板的工作原理进行说明，图2是本发明实施例提供的一种像素电路的电路图。需要说明的是，本发明实施例提供的技术方案中使用的像素电路可以为其他种类的像素电路，例如可以是任意具有第一初始化信号端和第二初始化信号端，并且第一初始信号端和第二初始化信号端接收的初始化信号不同信号的像素电路。第一初始化信号端通常用于接收初始化信号为驱动晶体管的栅极以及存储电容进行初始化，第二初始化信号端通常用于接收初始化信号为有机发光二极管的阳极进行初始化。

参考图2，驱动薄膜晶体管t3的第一极通过第一发光控制晶体管t1与第一电源线pvdd连接，驱动薄膜晶体管t3的第二极通过第二发光控制晶体管t7与有机发光二极管d的阳极连接；驱动薄膜晶体管t3的栅极与补偿晶体管t4的第一极连接，补偿晶体管t4的第二极与驱动薄膜晶体管t3的第二极连接；驱动薄膜晶体管t3的第一极与数据写入晶体管t2的第一极连接，数据写入晶体管t2的第二极与数据信号线vdata连接。

数据写入晶体管t2将数据信号线vdata上的数据信号写入驱动薄膜晶体管t3的栅极，第一电源线pvdd上的第一电源信号vdd通过第一发光控制晶体管t7传输至驱动薄膜晶体管t3的第一极。驱动薄膜晶体管t3的栅极的电压，与第一电源信号vdd的电压vdd之间的电压差控制产生的驱动电流经过第二发光控制晶体管t7流向有机发光二极管d，有机发光二极管d响应驱动电流发光。其中，发光控制线emit控制第一发光控制晶体管t1和第二发光控制晶体管t7导通或关断。

补偿晶体管t4用于对驱动薄膜晶体管t3的栅极进行阈值电压vth以及电源电压vdd补偿，使得在有机发光二极管d的发光阶段，流经有机发光二极管d的驱动电流与驱动薄膜晶体管t3的阈值电压vth无关，保证显示面板显示的均匀性；存储电容c0用于在有机发光二极管d的发光阶段，维持驱动薄膜晶体管t3的栅极的电压。其中，第三扫描线scan3用于控制数据写入晶体管t2和补偿晶体管t4的导通或关断。

此外，在补偿晶体管t4对驱动薄膜晶体管t3的栅极进行阈值电压vth以及电源电压vdd进行补偿之前，还需对驱动薄膜晶体管t3的栅极也即存储电容c0连接驱动薄膜晶体管t3的栅极的一电极进行初始化以为补偿阶段做准备，即为了避免前一帧显示画面显示过程写入驱动薄膜晶体管t3的栅极的电压，影响后一帧显示画面显示过程写入驱动薄膜晶体管t3的栅极的电压，进而影响有机发光二极管d的发光亮度。为了避免有机发光二极管d的阳极的电位与阴极的电位不一致，使得有机发光二极管d发生漏光，需要对有机发光二极管d的阳极也进行初始化。

参考图1和2，第一初始化晶体管t5的第一极与第一初始化信号端a连接，也即与提供初始化电压的分支初始化线30连接，第一初始化晶体管t5的第二极与驱动薄膜晶体管t3的栅极连接，第一扫描线scan1上的控制信号输入第一初始化晶体管t5的栅极从而控制第一初始化晶体管t5导通时，初始化电压写入驱动薄膜晶体管t3的栅极。第二初始化晶体管t6的第一极与第二初始化信号端b连接，也即与提供初始化电压的分支初始化线30连接，第二初始化晶体管的第二极与有机发光二极管d的阳极连接，第二扫描线scan2上的控制信号输入第二初始化晶体管t6的栅极从而控制第二初始化晶体管t6导通时，初始化电压vref写入有机发光二极管d的阳极。其中，第二扫描线scan2和第三扫描线scan3可为同一扫描线。

本实施例提供的显示面板包括第一主干初始化线10和第二主干初始化线20，且第一主干初始化线10上的电压vref1和第二主干初始化线20上的电压vref2不同。第一主干初始化线10和第二主干初始化线20均可以设置一条或者至少两条，图1中示例性地设置一条第一主干初始化线10和一条第二主干初始化线20。

第一初始化信号端a连接一分支初始化线30，第二初始化信号端b连接一分支初始化线30。图1中示意出三条分支初始化线30(即30(1)、30(2)及30(3))，对于任意一条分支初始化线30：第一开关11导通，第一主干初始化线10所提供的电压vref1通过该分支初始化线30输入像素电路40，即输入第一初始化信号端a或者第二初始化信号端b；第二开关21导通，第二主干初始化线20所提供的电压vref2通过该分支初始化线30输入像素电路40，即输入第一初始化信号端a或者第二初始化信号端b。

本实施例中，通过设置第一主干初始化线10和第二主干初始化线20且第一主干初始化线10上的电压vref1和第二主干初始化线20上的电压vref2不同，使得像素电路40的第一初始化信号端a和第二初始化信号端b能够被不同初始化电压vref初始化，即能够分别针对第一初始化信号端a和第二初始化信号端b的初始化需要，对第一初始化信号端a和第二初始化信号端b进行初始化，从而能够保证像素电路40在补偿阶段数据写入充分的同时，缩短补偿阶段的数据写入时间，保证显示面板的显示均一性，且显示面板可以具有较高的刷新频率。并且，对第一初始化信号端a的初始化和对第二初始化信号端b的初始化仅通过显示区aa的一条分支初始化线30即可实现，即在实现了针对第一初始化信号端a和第二初始化信号端b的分别初始化需要，对第一初始化信号端a和第二初始化信号端b进行初始化的基础上，还实现了对第一初始化信号端a进行初始化的初始化线与对第二初始化信号端b进行初始化的初始化线的共用，减少了显示区aa内的初始化线的数量，节省了初始化线的使用，也减少了初始化线对显示区aa的占用，有利于显示区aa设置更多的像素，进而有利于显示面板的高ppi设计。

本发明实施例提供的技术方案能够分别针对第一初始化信号端a和第二初始化信号端b的初始化需要，对第一初始化信号端a和第二初始化信号端b进行初始化，例如是能够对第一初始化信号端a和第二初始化信号端b分别提供有利于补偿阶段对驱动薄膜晶体管t0的栅极进行阈值电压和电源电压补偿的初始化电压vref，和有利于非发光阶段对有机发光二极管d的阳极进行初始化的初始化电压vref。而且对驱动薄膜晶体管t0的栅极的初始化电压vref和对有机发光二极管d的阳极的初始化电压vref共用一条初始化线，例如共用一条分支初始化线30。

示例性地，图2中将驱动薄膜晶体管t3的栅极作为第一初始化信号端a以及将有机发光二极管d的阳极作为第二初始化信号端b。则通过第一主干初始化线10、第二主干初始化线20以及分支初始化线30，且第一主干初始化线10上的电压vref1和第二主干初始化线20上的电压vref2不同，驱动薄膜晶体管t0的栅极和有机发光二极管d的阳极能够被不同的初始化电压vref初始化。例如，对驱动薄膜晶体管t0的栅极提供较高电压的初始化电压vref进行初始化，对有机发光二极管d的阳极提供较低电压的初始化电压vref进行初始化，使得对驱动薄膜晶体管t3的栅极开始补偿时，驱动薄膜晶体管t3的栅极的电压已经处于较高电压vref1，从而缩短了补偿阶段的时间，即在不影响补偿阶段数据写入的充分程度的同时，缩短了补偿阶段的时间，进而提高了像素电路40的刷新频率，即在保证显示面板的显示均一性的同时提高了显示面板的刷新频率，同时，有机发光二极管d的阳极因被较低vref2的初始化电压vref初始化，使得有机发光二极管d的阳极的电压与阴极的电压一致，避免非发光阶段漏光，这样，对驱动薄膜晶体管t3的栅极的初始化电压vref1不会受对有机发光二极管d的阳极的较低初始化电压vref2的影响，对有机发光二极管d的阳极的较低初始化电压vref2也不会受对驱动薄膜晶体管t3的栅极的初始化电压vref1的影响，对驱动薄膜晶体管t3的栅极根据缩短补偿阶段补偿时间的需要进行初始化，对有机发光二极管d的阳极根据与阴极电压保持一致的需要进行初始化，既在保证补偿阶段数据写入充分的同时使得补偿阶段的时间缩短，提高了像素电路40的刷新频率，又保证了发光二极管d的阳极电压和阴极电压的一致，避免了非发光阶段发生漏光。并且，对驱动薄膜晶体管t3的栅极的初始化和对有机发光二极管d的阳极的初始化仅通过显示区aa的一条分支初始化线30即可实现，减少了显示区aa内的初始化线的数量，节省了初始化线的使用，也减少了初始化线对显示区aa的占用，有利于显示区aa设置更多的像素，进而有利于提高显示面板的分辨率。

可选地，第一主干初始化线10上的电压vref1大于第二主干初始化线20上的电压vref2。具体地，当驱动薄膜晶体管t3的栅极对应连接第一初始化信号端a，且第一初始化信号端a通过第一开关11连接至第一主干初始化线10，以及有机发光二极管d的阳极对应连接第二初始化信号端b，且第二初始化信号端b通过第二开关21连接至第二主干初始化线20时，设置第一主干初始化线10的电压vref1大于第二主干初始化线20上的电压vref2，使得通过第一主干初始化线10上的电压vref1，将驱动薄膜晶体管t3的栅极的电压初始化为较高电压，例如1伏至3伏，从而有利于缩短对驱动薄膜晶体管t3的栅极的补偿时间，提高像素电路40的刷新频率，以及使得通过第二主干初始化线20上的电压vref2，将有机发光二极管d的阳极的电压初始化为较低电压，例如-3伏至0伏，从而保证了有机发光二极管d的阳极的电压与阴极的电压保持一致，避免有机发光二极管d在非发光阶段出现漏光的现象。

可选地，在非显示区naa设置初始化电压控制转换电路，具体可以设置在非显示区naa的扫描驱动电路所在区。初始化电压控制转换电路输出控制信号控制第一开关11或第二开关21的导通或关断，以实现电压vref1和电压vref2的转换，即实现显示区aa分支初始化线30上的初始化电压vref的动态切换，进而对第一初始化信号端a和第二初始化信号端b独立互不干扰地分别进行初始化，也即对驱动薄膜晶体管t3的栅极和有机发光二极管d的阳极独立互不干扰地分别进行初始化。

可选地，继续参考图1，显示面板包括显示区aa和非显示区naa；第一主干初始化线10和第二主干初始化线20分别位于非显示区naa，并位于显示区aa相对的两侧。

具体地，第一主干初始化线10和第二主干初始化线20均位于显示面板的非显示区naa。可设置第一主干初始化线10和第二主干初始化线20位于显示区aa的同侧，也可以设置第一主干初始化线10和第二主干初始化线20位于显示区aa相对的两侧。

可选地，图3是本发明实施例提供的另一种显示面板的结构示意图，参考图3，如图3所示，显示面板包括显示区aa和非显示区naa；第一主干初始化线10为两条，第二主干初始化线20为两条；两条第一主干初始化线10分别位于非显示区naa，并位于非显示区naa相对应的两侧；两条第二主干初始化线20分别位于非显示区naa，并位于非显示区naa相对应的两侧。

具体地，图3中示意出两条第一主干初始化线10(1)和10(2),第一主干初始化线10(1)和10(2)位于非显示区naa相对应的两侧，以及示意出第二主干初始化线20(1)和20(2)，第二主干初始化线20(1)和20(2)位于非显示区naa相对应的两侧。可对照图1和图3，相较于设置一条第一主干初始化线10以及设置一条第二主干初始化线20，设置两条第一主干初始化线10以及设置两条第二主干初始化线20,使得在每一条第一主干初始化线10以及每一条第二主干初始化线20上所连接的分支初始化线30的数量减少，以此使得每一条第一主干初始化线10以及每一条第二主干初始化线20上的压降不会过大，保证分支初始化线30上对第一初始化信号端a以及第二初始化信号端b所提供的初始化电压vref更为准确。

可选地，图4是本发明实施例提供的另一种显示面板的结构示意图，如图4所示，显示面板还包括扫描线和扫描驱动电路50，扫描线连接扫描驱动电路50，扫描驱动电路50位于非显示区naa，扫描线由非显示区naa延伸至显示区aa，像素电路40与对应的扫描线连接；第一主干初始化线10和第二主干初始化线20、第一开关11和第二开关21均位于扫描驱动电路与像素电路40之间的非显示区naa。

具体地，扫描驱动电路50能够提供扫描信号，扫描信号通过扫描线传输至与扫描线对应连接的像素电路40，从而驱动像素电路40向对应的有机发光二极管d提供驱动电流，例如图4中的第一扫描线scan1和第二扫描线scan2。

第一主干初始化线10和第二主干初始化线20、第一开关11和第二开关21均位于扫描驱动电路50与像素电路40之间的非显示区naa，避免了对显示面板显示区aa的占用，保证显示面板的显示区aa能够设置更多的像素，进而保证显示面板的高分辨率。

此外，初始化电压控制转换电路输出的控制信号可通过扫描信号线传输至第一开关11或者第二开关21，从而无需再在非显示区naa对第一开关11或者第二开关21设置额外的控制信号线，避免了对非显示区naa的额外占用。可选地，初始化电压控制转换电路输出的控制信号与扫描信号共用，例如第一开关11和第一初始化晶体管t5共用第一扫描线scan1上的扫描信号，第二开关21和第二初始化晶体管t6共用第二扫描线scan2上的扫描信号，从而无需再在非显示区naa对第一开关11或者第二开关21设置额外的扫描线，避免了对非显示区naa的占用，减少了显示面板边框走线及电路设置，有利于实现高ppi和窄边框设计，同时实现了非显示区naa中第一开关11或第二开关21与像素电路40的同步控制，避免了由初始化电压vref与像素电路40的不同步控制引发延时的情况。

可选地，参考图3或者图4，第一开关11采用第一开关晶体管t11，第二开关21采用第二开关晶体管t21。

具体地，第一开关晶体管t11可以是n型晶体管或者p型晶体管。第一开关晶体管t11的第一极与第一主干初始化线10连接，第一开关晶体管t1的第二极与分支初始化线30连接，第一开关晶体管t11的栅极可接入扫描线。第二开关晶体管t21可以是n型晶体管或者p型晶体管。第二开关晶体管t21的第一极，与连接有第一开关晶体管t11的第二极的分支初始化线30连接，第二开关晶体管t21的栅极可接入扫描线。

示例性地，如图3或者图4所示，对于分支初始化线30(2)，第一开关晶体管t11的第一极与第一主干初始化线10(1)连接，第一开关晶体管t11的第二极与分支初始化线30(2)连接，第二开关21晶体管t21的第一极与分支初始化线30(2)连接，第二开关晶体管t2的第二极与第二主干初始化线20(1)连接。

可选地，第一开关晶体管t11和第二开关晶体管t21均为双栅晶体管。

具体地，相较于第一开关晶体管t11和第二开关晶体管t21均为单栅晶体管，设置第一开关晶体管t11和第二开关晶体管t21均为双栅晶体管，能够分别降低第一开关晶体管t11和第二开关晶体管t21关断时的漏电流，从而降低驱动薄膜晶体管t3的栅极的漏电流，提高驱动薄膜晶体管t3的栅极的电压稳定性，进一步保证像素电路40的高刷新频率，以及优化显示面板的显示效果。

可选地，继续参考图3或者图4，每一条分支初始化线30连接相邻两行像素电路40中的一行像素电路40中的第一初始化信号端a，并连接另一行像素电路40的第二初始化信号端b。

具体地，图5是图3或者图4的显示面板中像素电路之间的连接方式示意图，结合图3至图5，针对多行像素电路40在显示区aa的排列方式，每一条分支初始化线30连接相邻两行像素电路40中的一行像素电路40中的第一初始化信号端a并连接另一行像素电路40的第二初始化信号端b，使得相邻两行像素电路40可以共用一条分支初始化线30，能够简化分支初始化线30在显示区aa的布线方式，进而减少了对显示面板显示区aa的占用，使得显示面板的显示区aa能够设置更多的像素，有利于实现高ppi设计。

示例性地，结合图3与图5，第n行像素电路40与第n+1行像素电路40相邻，第n行像素电路40的第一初始化信号端a和第n+1行像素电路40的第二初始化信号端b共用一条分支初始化线30(1)；进一步地，第n行像素电路40的第二初始化信号端b和第n-1行像素电路40第一初始化信号端a共用一条分支初始化线30(4)，第n+1行像素电路40的第一初始化信号端a和第n+2行像素电路40第二初始化信号端b共用一条分支初始化线30(2)，依次类推。

可选地，继续参考图5，像素电路40包括驱动晶体管、发光二极管、第三开关晶体管t5和第四开关晶体管t6，第三开关晶体管t5连接于第一初始化信号端a和驱动晶体管的栅极之间，第四开关晶体管t6连接于第二初始化信号端b和发光二极管的阳极之间；第三开关晶体管t5的栅极，与其连接的分支初始化线30所连接的第一开关晶体管t11的栅极，连接同一条扫描线；第四开关晶体管t6的栅极，与其连接的分支初始化线30所连接的第二开关晶体管t21的栅极，连接同一条扫描线。

具体地，发光二极管为有机发光二极管d，驱动晶体管即驱动薄膜晶体管t3。

第二初始化晶体管的第二极与有机发光二极管d的阳极连接，第二扫描线scan2上的控制信号输入第二初始化晶体管t6的栅极从而控制第二初始化晶体管t6导通时，初始化电压vref写入有机发光二极管d的阳极。其中，第二扫描线scan2和第三扫描线scan3可为同一扫描线。

第三开关晶体管t5作为驱动薄膜晶体管t3的第一初始化晶体管，第三开关晶体管t5的第一极与分支初始化线30连接，第三开关晶体管t3的第二极与驱动薄膜晶体管t3的栅极连接，将第三开关晶体管t5的栅极与其连接的分支初始化线30所连接的第一开关晶体管t11的栅极连接同一条扫描线，即扫描线scan1，使得第一开关晶体管t11和第三开关晶体管t5的导通或者关断由同一扫描信号进行控制，避免了第一开关晶体管t11和第三开关晶体管t5之间的时间延时，从而保证了对驱动薄膜晶体管t3的栅极的初始化速度，也减少了对扫描信号线的使用，从而避免了对显示面板非显示区naa以及显示区aa的占用，进而有利于显示面板高ppi和显示装置窄边框的实现。

可选地，相对于第三开关晶体管t5为单栅晶体管，设置第三开关晶体管t5为双栅晶体管，能够降低第三开关晶体管t5关断时的漏电流，从而降低驱动薄膜晶体管t3的栅极的漏电流，提高驱动薄膜晶体管t3的栅极的电压稳定性，进一步保证像素电路40的高刷新频率，以及优化显示面板的显示效果。

第四开关晶体管t6作为像素电路40的第二初始化晶体管，第四开关晶体管t6的第一极与分支初始化线30连接，第四开关晶体管t6的第二极与有机发光二极管d的阳极连接，将第四开关晶体管t6的栅极与其连接的分支初始化线30所连接的第二开关晶体管t22的栅极连接同一条扫描线，即扫描线scan2，使得第二开关晶体管t22和第四开关晶体管t6的导通或者关断由同一扫描信号进行控制，避免了第二开关晶体管t22和第四开关晶体管t6之间的时间延时，从而保证了对有机发光二极管d的阳极的初始化速度，也减少了对扫描信号线的使用，从而避免了对显示面板非显示区naa以及显示区aa的占用，进而有利于显示面板高分辨率和显示装置窄边框的实现。可选地，继续参考图5，第n行像素电路中用于控制补偿晶体管t4和数据写入晶体管t2的第三扫描线scan3，可与第n+1行像素电路中用于控制第四开关晶体管t6和第二开关晶体管t22的第二扫描线scan2为同一扫描线，以使在对第n行像素电路进行数据写入时，对第n+1行像素电路的有机发光二极管d进行初始化，避免第n行像素电路发光时第n+1行像素电路的有机发光二极管d发生漏光而对第n行像素电路的发光造成影响。

本发明实施例还提供了一种显示装置，参考图6，图6是本发明实施例提供的一种显示装置的示意图，该显示装置300包括如上述技术方案所述的显示面板301，并且本发明实施例提供的显示装置与本发明实施例提供的显示面板属于相同的发明构思，因而能够实现与显示面板所实现的相同的技术效果重复内容此处不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。