发光控制电路及显示面板的制作方法

本申请涉及显示技术领域，尤其涉及一种发光控制电路及显示面板。

背景技术：

目前，有机发光二极管(oled)显示面板的像素电路常常由goa电路驱动而进行显示。其中，goa电路由多个级联的goa单元构成，每个goa单元驱动至少一行像素。

goa电路可以提供复位(reset)信号、扫描(scan)信号和发光(em)信号三类控制信号，其中，复位信号、扫描信号和发光信号通常都采用单一的一驱一模式，即每个复位信号和每个扫描信号驱动一行像素进行复位和打开，以便给该行像素扫入显示数据，至该行像素电路的存储电容进行存储；发光信号在扫描信号打开该行像素时，让数据信号正确读入，禁止有机发光二极管在显示数据读入的过程中发光，并在显示数据写入该行像素后，使该行有机发光二极管开启发光。

goa电路的复位信号、扫描信号和发光信号依照时钟信号的时序来驱动有机发光二极管进行显示。goa电路的功耗与时钟信号的切换频率相关，切换频率越高，goa电路的功耗越大，而一驱一模式每驱动一行像素，时钟信号都需要切换一次，因此不利于节省goa电路的功耗。需要说明的是，为了避免错冲，复位信号和扫描信号一般仍然采用一驱一模式较好，但是可以对发光信号的驱动模式进行改进，以节省goa电路的功耗。

技术实现要素：

为了解决上述问题，本申请提供一种发光控制电路及显示面板。

第一方面，本申请提供一种发光控制电路，该发光控制电路包括多个级联的发光控制单元，每个所述发光控制单元对应连接于一行像素，所述发光控制电路还包括第一时钟信号线、第二时钟信号线，以及依次垂直设于所述发光控制单元和像素区之间的第一控制信号线、第一起始信号线、第二起始信号线和第二控制信号线，所述第一控制信号线靠近所述发光控制单元，所述第二控制信号线靠近所述像素区。

其中，所述第一起始信号线和所述第一时钟信号线分别与所述第一控制信号线连接并在连接处设有薄膜晶体管开关，所述第一时钟信号线与每个所述发光控制单元连接，所述第二起始信号线和所述第二时钟信号线分别与所述第二控制信号线连接并在连接处设有薄膜晶体管开关，所述第一起始信号线和所述第二起始信号线分别与所有所述发光控制单元中的第1个所述发光控制单元连接。

每m个连续级联的发光控制单元分别构成一个发光控制模组，m为大于1的整数固定值；所述第一控制信号线和所述第二控制信号线与每个所述发光控制模组中的第2个至第m个所述发光控制单元与对应的行像素的连接线的交叉处设有薄膜晶体管开关，所述第二时钟信号线与每个所述发光控制模组中的第1个所述发光控制单元连接。

在同一时间，所述第一控制信号线和所述第二控制信号线之一接入有效信号；当所述第一控制信号线接入有效信号时，所述第一起始信号线和所述第一时钟信号线上的薄膜晶体管开关打开，所述第二起始信号线和所述第二时钟信号线上的薄膜晶体管开关关闭，每个所述发光控制单元驱动对应的一行像素发光。

当所述第二控制信号线接入有效信号时，所述第二起始信号线和所述第二时钟信号线上的薄膜晶体管开关打开，所述第一起始信号线和所述第一时钟信号线上的薄膜晶体管开关关闭，每个所述发光控制模组中的第1个所述发光控制单元驱动该所述发光控制模组对应的m行像素同时发光。

在一些实施例中，上一个所述发光控制单元的输出端与下一个所述发光控制单元的输入端通过级联线连接；每个所述发光控制模组中的第1个所述发光控制单元的输出端与对应的行像素连接，每个所述发光控制模组中的第2个至第m个所述发光控制单元的输入端和输出端互相连接并均分别与对应的行像素连接。

在一些实施例中，当所述第一控制信号线接入有效信号时，每个所述发光控制单元通过该所述发光控制单元与对应的一行像素之间的连接线驱动该行像素发光；当所述第二控制信号接入有效信号时，每个所述发光控制模组中的第1个所述发光控制单元通过该所述发光控制模组中的m个所述发光控制单元之间的所述级联线，以及m个所述发光控制单元与对应的m行像素之间的连接线，驱动该所述发光控制模组对应的m行像素同时发光。

在一些实施例中，当所述第二控制信号线接入有效信号时，每个所述发光控制模组中的第1个所述发光控制单元为工作状态，每个所述发光控制模组中的第2个至第m个所述发光控制单元为非工作状态。

在一些实施例中，所述发光控制电路还包括高电平电源线和低电平电源线，所述高电平电源线和所述低电平电源线分别与每个所述发光控制单元连接，且所述高电平电源线和所述低电平电源线和每个所述发光控制模组中的第2个至第m个所述发光控制单元之间的连接线还与所述第一控制信号线连接并在连接处设有薄膜晶体管开关。

当所述第一控制信号线接入有效信号时，所述高电平电源线和所述低电平电源线和每个所述发光控制模组中的第2个至第m个所述发光控制单元之间的连接线上的薄膜晶体管开关打开；当所述第二控制信号线接入有效信号时，所述高电平电源线和所述低电平电源线和每个所述发光控制模组中的第2个至第m个所述发光控制单元之间的连接线上的薄膜晶体管开关关闭。

在一些实施例中，所述发光控制电路包括两条所述第一时钟信号线和两条所述第二时钟信号线，两条所述第一时钟信号线与所述第一控制信号线连接，两条所述第二时钟信号线与所述第二控制信号线连接。

在一些实施例中，所述发光控制电路包括两条所述第一控制信号线和两条所述第二控制信号线，其中一条所述第一控制信号线与所述第一起始信号线连接，另外一条所述第一控制信号线与所述第一时钟信号线连接；其中一条所述第二控制信号线与所述第二起始信号线连接，另外一条所述第二控制信号线与所述第二时钟信号线连接。

在一些实施例中，所有所述薄膜晶体管开关均为p型薄膜晶体管，所述有效信号为低电平信号。

在一些实施例中，所有所述薄膜晶体管开关均为n型薄膜晶体管，且所述有效信号为高电平信号。

第二方面，本申请还提供一种显示面板，该显示面板包括如上所述的发光控制电路。

本申请提供的发光控制电路及显示面板中，该发光控制电路在第一控制信号接入有效信号时，实现一驱一模式，同时，可以选择每m个连续级联的发光控制单元组成一个发光控制模组，m为大于1的整数固定值，在第二控制信号接入有效信号时，使得每个发光控制模组中的第1个发光控制单元驱动该发光控制模组对应的m行像素同时发光，实现一驱多模式。其中，一驱多模式相较于一驱一模式使得时钟信号在驱动每m行像素才需要传送一次，由此减小了时钟信号的频率，从而减小了电路的功耗，能够提高采用该电路的显示面板的续航能力。该发光控制电路可以根据实际需要选择使用一驱一模式或者一驱多模式，给出了多种发光控制模式的可能性，在其中一种发光驱动模式出现故障时，可以切换至另一种发光驱动模式，增强了电路的冗余性。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例提供的发光控制电路的第一种结构示意图；

图2为本申请实施例提供的发光控制电路的第一种结构用于一驱一模式的发光控制回路示意图；

图3为本申请实施例提供的发光控制电路的第一种结构用于一驱多模式的发光控制回路示意图；

图4为本申请实施例提供的发光控制电路的第二种结构示意图；

图5为本申请实施例提供的发光控制电路的第二种结构用于一驱一模式的示意图；

图6为本申请实施例提供的发光控制电路的第二种结构用于一驱四模式的示意图；

图7为本申请实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1为本申请实施例提供的发光控制电路的第一种结构示意图，如图1所示，本申请实施例提供一种发光控制电路1，该发光控制电路1包括多个级联的发光控制单元2，每个发光控制单元2对应连接于一行像素，发光控制电路1还包括第一时钟信号线ck1、第二时钟信号线ck2，以及依次垂直设于发光控制单元2和像素区之间的第一控制信号线em1、第一起始信号线stv1、第二起始信号线stv2和第二控制信号线em2，第一控制信号线em1靠近发光控制单元2，第二控制信号线em2靠近像素区。

其中，第一起始信号线stv1和第一时钟信号线ck1分别与第一控制信号线em1连接并在连接处的第一起始信号线stv1上和第一时钟信号线ck1上设有薄膜晶体管开关，第一时钟信号线ck1与每个发光控制单元2连接，第二起始信号线stv2和第二时钟信号线ck2分别与第二控制信号线em2连接并在连接处的第二起始信号线stv2上和第二时钟信号线ck2上设有薄膜晶体管开关，第一起始信号线stv1和第二起始信号线stv2分别与所有发光控制单元2中的第1个发光控制单元2连接。

每m个连续级联的发光控制单元分别构成一个发光控制模组3，m为大于1的整数固定值，为了以示区别，图1中将每个发光控制模组3中的第1个发光控制单元2标识为21；第一控制信号线em1和第二控制信号线em2与每个发光控制模组3中的第2个至第m个发光控制单元2与对应的行像素的连接线的交叉处设有薄膜晶体管开关，第二时钟信号线ck2与每个发光控制模组3中的第1个发光控制单元21连接。

在同一时间，第一控制信号线em1和第二控制信号线em2之一接入有效信号，需要说明的是，有效信号是指将与第一控制信号线em1或第二控制信号线em2连接的薄膜晶体管开关打开的信号，若薄膜晶体管开关为n型薄膜晶体管，则有效信号为高电平信号，若薄膜晶体管开关为p型薄膜晶体管，则有效信号为低电平信号；当第一控制信号线em1接入有效信号时，第一起始信号线stv1和第一时钟信号线ck1上的薄膜晶体管开关打开，第二起始信号线stv2和第二时钟信号线ck2上的薄膜晶体管开关关闭，每个发光控制单元2驱动对应的一行像素发光。

当第二控制信号线em2接入有效信号时，第二起始信号线stv2和第二时钟信号线ck2上的薄膜晶体管开关打开，第一起始信号线stv1和第一时钟信号线ck1上的薄膜晶体管开关关闭，每个发光控制模组3中的第1个发光控制单元21驱动该发光控制模组3对应的m行像素同时发光。

本申请实施例提供的发光控制电路，在第一控制信号em1接入有效信号时，实现一驱一模式，同时，可以选择每m个连续级联的发光控制单元2组成一个发光控制模组3(m大于1)，在第二控制信号em2接入有效信号时，使得每个发光控制模组3中的第1个发光控制单元21驱动该发光控制模组3对应的m行像素同时发光，实现一驱多模式。其中，一驱多模式相较于一驱一模式使得时钟信号在驱动每m行像素才需要传送一次，由此减小了时钟信号的频率，从而减小了电路的功耗，能够提高采用该电路的显示面板的续航能力。该发光控制电路可以根据实际需要选择使用一驱一模式或者一驱多模式，给出了多种发光控制模式的可能性，在其中一种发光驱动模式出现故障时，可以切换至另一种发光驱动模式，增强了电路的冗余性。

需要强调的是，在一驱多模式中，针对不同的m值，每个发光控制模组3在该发光控制电路的实际接线有所不同，因此对于每个发光控制电路来说，m为固定值。

可以理解的是，多个发光控制模组3用于依次驱动对应的每m行像素同时发光。即，多个发光控制模组3之间也是级联的，上一个发光控制模组3驱动了对应的m行像素同时发光之后，下一个发光控制模组3再驱动对应的m行像素同时发光，由此依次使得每m行像素同时发光。

如图1所示，上一个发光控制单元2的输出端out与下一个发光控制单元2的输入端in通过级联线连接；每个发光控制模组3中的第1个发光控制单元21的输出端与对应的行像素连接，每个发光控制模组中的第2个至第m个发光控制单元2的输入端out和输出端in互相连接并均分别与对应的行像素连接。

进一步地，图2为本申请实施例提供的发光控制电路的第一种结构用于一驱一模式的发光控制回路示意图(图2中发光控制模组3中的虚线为图1中的第一种结构用于一驱一模式的发光控制回路)，如图2所示，当第一控制信号线em1接入有效信号时，每个发光控制单元2通过该发光控制单元2与对应的一行像素之间的连接线驱动该行像素发光。

进一步地，图3为本申请实施例提供的发光控制电路的第一种结构用于一驱多模式的发光控制回路示意图(图3中发光控制模组3中的虚线为图1中的第一种结构用于一驱多模式的发光控制回路)，如图3所示，当第二控制信号em2接入有效信号时，每个发光控制模组3中的第1个发光控制单元21通过该发光控制模组3中的m个发光控制单元2之间的级联线，以及m个发光控制单元与对应的m行像素之间的连接线，驱动该发光控制模组3对应的m行像素同时发光。

可以理解的是，当第二控制信号线em2接入有效信号时，该发光控制电路切换至一驱多模式，每个发光控制模组3中的第1个发光控制单元21为工作状态，而第2个至第m个发光控制单元2为非工作状态。即，仅需要利用每个发光控制模组3中的第1个发光控制模块21驱动该发光控制模组3中的m个发光控制单元2对应的m行像素同时发光，而不需要在m个发光控制单元2之间逐级传送级传信号，由此减少级传信号的传递步骤，加快级传信号的传递速度。

如图1所示，该发光控制电路还包括高电平电源线h和低电平电源线l，高电平电源线h和低电平电源线l分别与每个发光控制单元2连接，且高电平电源线h和低电平电源线l和每个发光控制模组3中的第2个至第m个发光控制单元2之间的连接线还与第一控制信号线em1连接并在连接处设有薄膜晶体管开关。

具体地，当第一控制信号线em1接入有效信号时，高电平电源线h和低电平电源线l和每个发光控制模组3中的第2个至第m个发光控制单元2之间的连接线上的薄膜晶体管开关打开；当第二控制信号线em2接入有效信号时，高电平电源线h和低电平电源线l和每个发光控制模组3中的第2个至第m个发光控制单元2之间的连接线上的薄膜晶体管开关关闭。

进一步地，发光控制电路可以包括两条第一时钟信号线和两条第二时钟信号线，两条第一时钟信号线与第一控制信号线连接，两条第二时钟信号线与第二控制信号线连接，每组时钟信号分别采用两条时钟信号线同时进行驱动，可以防止时钟信号高低电平转换时失效，提高电路的稳定性。

进一步地，发光控制电路包括两条第一控制信号线和两条第二控制信号线，其中一条第一控制信号线与第一起始信号线连接，另外一条第一控制信号线与第一时钟信号线连接；其中一条第二控制信号线与第二起始信号线连接，另外一条第二控制信号线与第二时钟信号线连接，以便于时钟信号线和起始信号线位于发光控制单元的两侧，即时钟信号线位于发光控制单元远离像素区的一侧时，将两条控制信号线设于发光控制信号线的两侧，其中一条控制信号线用于控制起始信号线，另一条控制信号线用于控制时钟信号线。

在一些实施例中，所有薄膜晶体管开关均为p型薄膜晶体管，且有效信号为低电平信号；或者，所有薄膜晶体管开关均为n型薄膜晶体管，且有效信号为高电平信号。

当m为4，每4个连续级联的发光控制单元组成一个发光控制模块时，给出下面的一个具体实施例，以说明该发光控制电路切换实现一驱一发光驱动模式或一驱四发光驱动模式的实际电路情况。

图4为本申请实施例提供的发光控制电路的第二种结构示意图，如图4所示，该发光控制电路包括分别对应于每四行像素中第一行像素、第二行像素、第三行像素和第四行像素的第1个发光控制单元21、第二个发光控制单元22、第三个发光控制单元23和第四个发光控制单元24，以及一行起始信号线stv11，四行起始信号线stv44，两条第一控制信号线em11和em12，两条第二控制信号线em21和em22，第一组时钟信号线ck11/xck11和第二组时钟信号线ck44/xck44。其中一条第一控制信号线em11与一行起始信号线stv11连接，另一条第一控制信号线em12与第一组时钟信号线ck11/xck11连接；其中一条第二控制信号线em21与四行起始信号stv44连接，另一条第二控制信号线em22与第二组时钟信号线ck44/xck44连接。

需要说明的是，为了便于理解电路的连接关系，图4中还示出了第五行像素和对应的第五个发光控制单元。本申请实施例中的所有薄膜晶体管为p型薄膜晶体管，且有效信号为低电平信号。

图5为本申请实施例提供的发光控制电路的第二种结构用于一驱一模式的示意图(图中的叉叉为此处的薄膜晶体管断开)，如图5所示，当两条第一控制信号线em11和em12均接入有效信号时，一行起始信号线stv11通利用第一个发光控制单元21与第一行像素之间的连接线驱动第一行像素发光，然后将通过第一个发光控制单元21与第二个发光控制单元22之间的级传线将发光信号传递给第二个发光控制单元22，第二个发光控制单元22利用第二个发光控制单元22与第二行像素之间的连接线驱动第二行像素发光，以此类推，第三个发光控制单元23利用第三个发光控制单元23与第三行像素之间的连接线驱动第三行像素发光，第四个发光控制单元24利用第四个发光控制单元24与第四行像素之间的连接线驱动第四行像素发光，由此实现一驱一模式。

或者，图6为本申请实施例提供的发光控制电路的第二种结构用于一驱四模式的示意图(图中的叉叉为此处断开)，如图6所示，当两条第二控制信号线em21和em22均接入有效信号时，该发光控制电路从一驱一模式切换至一驱四模式，每个发光控制模组3的第1个发光控制单元21通过第1个发光控制单元21、第二个发光控制单元22、第三个发光控制单元23和第四个发光控制单元24之间的级传线，以及第1个发光控制单元21与第一行像素之间的连接线、第二个发光控制单元22与第二行像素之间的连接线、第三个发光控制单元23与第三行像素之间的连接线、第四个发光控制单元24与第四行像素之间的连接线，驱动四行像素同时发光。

本申请实施例提供的发光控制电路，可以在两条第一控制信号线em11和em12接入有效信号时，实现一驱一模式，同时，选择每4个连续级联的发光控制单元2组成一个发光控制模组3，在两条第二控制信号线em21和em22接入有效信号时，每个发光控制模组3中的第1个发光控制单元21驱动该发光控制模组3对应的4行像素同时发光，实现一驱四模式。其中，一驱四模式相较于一驱一模式使得时钟信号在驱动每4行像素才需要传送一次，由此减小了时钟信号的频率，从而减小了电路的功耗，能够提高采用该电路的显示面板的续航能力。该发光控制电路可以根据实际需要选择使用一驱一模式或者一驱四模式，在其中一种发光驱动模式出现故障时，可以切换至另一种发光驱动模式，增强了电路的冗余性。

图7为本申请实施例提供的显示面板的结构示意图，如图7所示，本申请实施例还提供一种显示面板4，该显示面板4包括如上所述的发光控制电路1，该显示面板4与该发光控制电路1具有相同的结构和有益效果，由于上述实施例已对该发光控制电路1进行了详细阐述，此处不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。