测试元件组的制作方法

本申请涉及阵列基板检测技术领域，尤其涉及一种测试元件组。

背景技术：

阵列测试器(arraytester，ats)是tft-lcd在array制程完成后，对产品综合性能检测的一种设备，其测试方法是模拟tft-lcd的工作原理，通过短路棒(shortingbar)的方式，在阵列测试端子(arraytestpad)一侧，利用设备自身的测试治具，给tft基板的有效显示区域(activearea，aa区域)进行加电测试。

实际生产中，阵列基板栅极驱动(gateonarray，goa)型tft-lcd产品，在短路棒测试(shortingbartesting)工序时，各金属线路交叉(cross)的位置易发生线路烧伤如图1中a所示，导致不同层别的金属线路短路(short)，造成产品品质异常，如图1所示的，图1为现有技术中金属走线发生短路烧伤的示意图，其中所述金属走线包括栅极测试信号线、源极测试信号线及漏极测试信号线，所述金属走线分别用于各个所述测试端子与所述阵列基板的多个薄膜晶体管的栅极、源极及漏极之间的连接，以方便利用所述测试端子对所述薄膜晶体管进行测试。

请参阅图2，图2为现有技术中利用测试治具对tft基板的测试端子进行电性测试的示意图；如图2所示的，通常由于设备自身的测试治具100如扎针head(扎针头)上的多个探针(pin)101上有静电残留，所述探针101与所述测试端子(arraytestpad)200接触时，静电通过所述探针101与所述测试端子200的接触进而进入所述tft基板内部，可能导致所述tft基板的绝缘层被烧伤，如图1中所示的现象。

因此，为了实现在测试治具的探针与tft基板的测试端子接触前消除所述探针上的静电，现需提供一种测试元件组。

技术实现要素：

本申请实施例提供一种测试元件组，该测试元件组用于对一阵列基板的各个测试端子进行电性测试，该测试元件组包括静电消除装置、测试治具及测试机台，通过在两相邻所述测试端子之间设置静电消除装置，在一测试治具上设置多组探针组，利用测试机台与探针组电连接以获取探针组的电信号，在依次检测各个测试端子的电信号过程中，利用静电消除装置消除探针组上的静电，从而有效降低和消除阵列基板的线路烧伤异常等现象。

本申请实施例提供一种测试元件组，用于对一阵列基板进行电性测试，所述测试元件组包括：一测试治具，所述测试治具包括多组探针组，每一组所述探针组用于与一所述阵列基板上多个间隔设置的测试端子电性接触；测试机台，与所述探针组电连接并用于获取所述探针组上的电信号；静电消除装置，每一所述静电消除装置设置于相邻两所述测试端子之间，用以消除所述探针组上的静电。

在一些实施例中，所述测试元件组还包括测试机台，所述测试机台与所述多组探针电连接，用于获取所述探侦组上的电信号。

在一些实施例中，每一所述探针组包括间隔设置的一第一探针和一第二探针，每一所述探针组的所述第一探针、所述第二探针分别用于与一所述测试端子的两端相接触。

在一些实施例中，所述测试元件组还包括测试机台，所述测试机台与每一所述第一探针电连接并用于获取所述第一探针上的电信号，并且所述测试机台与每一所述第二探针电连接并用于获取所述第二探针上的电信号。

在一些实施例中，所述测试机台包括一电讯号实时监测仪，所述电讯号实时监测仪用于实时监测所述第一探针、所述第二探针的电信号的大小。

在一些实施例中，所述电讯号实时侦测仪包括多个侦测端，所述第一探针、所述第二探针分别通过数据信号线与所述侦测端电连接。

在一些实施例中，所述静电消除装置包括一阻抗元件，所述阻抗元件用于阻隔所述阵列基板的两相邻测试端子之间的通路。

在一些实施例中，所述测试治具具有一第一端和一第二端，所述测试机台设置于所述第一端上，多组所述探针组均匀间隔设置于所述第二端上。

在一些实施例中，所述测试治具的所述第二端延伸于所述阵列基板的多个测试端子形成的一侧通道内。

在一些实施例中，所述静电消除装置与所述测试治具的所述第二端进行可拆卸连接。本申请实施例提供的所述测试元件组，所述测试元件组用于对一阵列基板进行电性测试，所述测试元件组包括静电消除装置、测试治具及测试机台，通过在所述阵列基板的两相邻测试端子之间设置所述静电消除装置，在所述测试治具上设置有多个探针组，利用所述测试机台与所述探针组进行电连接，以获取所述探针组的电信号，在依次检测各个测试端子的电信号过程中，利用所述静电消除装置消除所述探针组上的静电，从而有效降低和消除所述阵列基板的线路烧伤异常等现象。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术中金属走线发生短路烧伤的示意图；

图2为现有技术中利用测试治具对tft基板的测试端子进行电性测试的示意图；

图3为本申请测试元件组与阵列基板的多个测试端子的装配示意图；

图4为一测试元件组对一阵列基板进行电性测试的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

具体的，请参阅图3和图4，图3为本申请测试元件组与阵列基板的多个测试端子的装配示意图；图4为一测试元件组对一阵列基板进行电性测试的示意图。在本申请中，提供一种测试元件组及其检测方法。在本实施例中，如图3和图4所示的，提供一种测试元件组100，用于对一阵列基板200进行电性测试，所述阵列基板200包括多个间隔设置的测试端子201。在本申请实施例中，所述阵列基板200具有一显示区210(aa，activearea)和围绕所述显示区210的外围区220，在所述显示区210内，所述阵列基板200包括多个薄膜晶体管(tft)(未图示)；在所述外围区220内，所述阵列基板200包括多个间隔设置的所述测试端子201和多个测试信号线(未图示)，所述测试端子201通过所述测试信号线与多个所述薄膜晶体管电连接。以及，在本实施例中，所述阵列基板200包括所述测试元件组100，所述测试元件组100用于对其自身所述阵列基板200进行电性测试，以及所述测试元件组100用于为其他多个阵列基板进行电性测试。

在本申请中，如图3所示的，所述测试元件组100包括：一测试治具110、一测试机台120及多个静电消除装置130。其中，所述测试治具110包括多组探针组111，每一组所述探针组111用于与一所述测试端子201电性接触；所述测试机台120与所述探针组111电连接并用于获取所述探针组111上的电信号；每一所述静电消除装置130设置于相邻两所述测试端子201之间，所述静电消除装置130用以消除所述探针组111上可能存在的静电。

在本实施例中，如图3所示的，所述测试端子201包括第一测试端子2011、第二测试端子2012及第三测试端子2013，其中，所述第一测试端子2011、所述第二测试端子2012及所述第三测试端子2013依次均匀间隔设置，且所述第一测试端子2011、所述第二测试端子2012及所述第三测试端子2013排列为一行以延伸成为一侧通道，且两相邻所述测试端子201间隔形成一收容槽。

续见图3，在本实施例中，所述测试治具110具有一第一端11和一第二端12，所述探针组111设置在所述测试治具110的所述第二端12上，所述第二端12用于延伸于所述多个测试端子201形成的所述侧通道内，以方便所述测试治具110的所述第二端12、所述探针组111插入或拔出所述侧通道，所述探针组2用于与所述测试端子201的两端相接触。

如图3所示的，多组所述探针组111分别均匀间隔设置于所述测试治具110的所述第二端12上，且每一组所述探针组111与一所述测试端子201相对应。在一种优选实施方式中，如图3所示的，每组所述探针组111包括一第一探针21和一第二探针22，所述第一探针21与所述第二探针22相互不连接。在本申请实施例中，一所述探针组111的所述第一探针21、所述第二探针22分别用于测试一所述测试端子201的电阻。

此外，为了简化本申请技术方案的模型并保证本申请技术方案的可靠性，多个所述探针组111的探针的种类、尺寸均设置为相同，即，相当于所述测试治具110包括多个探针引脚20，即多个所述第一探针21和多个所述第二探针22分别具有所述探针引脚20。

需要进行说明的是，目前利用所述测试治具110对多个所述测试端子201进行测试时，所述测试治具110中的多个所述探针针脚20按一定的方式排列且位置是固定的，因此，所述测试治具110上的所述探针针脚20的排列方式需要和多个所述测试端子201的排列方式相一致，从而才能进行对应测试。

在其他实施例中，所述测试端子201包括但不限于所述第一测试端子2011、所述第二测试端子2012及所述第三测试端子2013，所述测试端子201还可以包括空闲测试端子，以及所述测试端子201的个数可根据所述阵列基板的多个所述薄膜晶体管的测试需求进行选择并设置。以及，在其他实施例中，多个所述测试端子201的排列方式不限于为一行排列，多个所述测试端子201也可以为多行排列或多列排列，或者是根据所述阵列基板200的各测试信号线的实际需要进行位置排列，例如多个所述测试端子201可以为四点位置排列，多个所述测试端子201还可以为两行位置排列，在此不作具体说明。

在本申请中，多个所述测试端子201分别通过各类所述测试信号线与单个或多个所述薄膜晶体管的栅极、源极及漏极进行电连接，所述测试信号线包括栅极测试信号线、源极测试信号线及漏极测试信号线，所述测试信号线为金属信号线。

在本实施例中，一所述测试端子201作为栅极测试端子或栅极测试接口，所述栅极测试端子或所述栅极测试接口通过所述栅极测试信号线与所述tft的栅极电连接；至少两个所述tft的栅极与同一个所述测试端子201电连接，以节约所述测试端子201的个数。并且，所述测试端子201可作为源极测试端子或源极测试接口，所述源极测试端子或所述源极测试接口通过所述源极测试信号线与所述tft的源极电连接；以及，所述测试端子201可作为漏极测试端子或漏极测试接口，所述漏极测试端子或所述漏极测试接口通过所述漏极测试信号线与所述tft的漏极电连接。

在本实施例中，如图3所示的，相邻两组所述探针组111的最小间距大于两相邻所述测试端子201之间的间距，且相邻两组所述探针组111的最大间距小于两相邻所述测试端子201之间的间距与两所述测试端子201的延伸长度l之和，以使得所述第一探针21、所述第二探针22与所述测试端子201相接触，其中，所述测试端子201的延伸长度的方向与所述测试端子201的排列方向一致。以及，同一组所述探针组111的所述第一探针21与所述第二探针22之间的间距小于一所述测试端子201的延伸长度l，所述第一探针21、所述第二探针22的端部分别用于与同一个所述测试端子201的两端相接触。

续见图3，所述测试机台120与每一所述第一探针21电连接并用于获取所述第一探针21上的电信号，并且所述测试机台120与每一所述第二探针22电连接并用于获取所述第二探针22上的电信号。

在本实施例中，所述测试机台120包括一电讯号实时侦测仪，所述电讯号实时监测仪用于接收并获取所述第一探针21、所述第二探针22的电信号的大小。在本实施例中，所述电讯号实时侦测仪包括多个侦测端31，一所述侦测端31通过一所述信号线5与一所述第一探针21的所述探针引脚20电连接，以及一所述侦测端31通过一所述信号线5与一所述第二探针22的所述探针引脚20电连接。在本实施例中，所述电讯号实时侦测仪的所述侦测端31设置于所述测试治具110的所述第一端11上，所述测试治具110的所述第一端11始终位于所述测试端子201的所述侧通道的外部。

在本申请中，所述电讯号实时侦测仪用于实时动态监控每组所述探针组111的所述探针引脚20的电讯号变化情况，所述电讯号实时侦测仪用于检测所述测试治具110的所述探针引脚20上是否带有静电，尤其适用于所述探针组111的所述探针引脚20与所述测试端子201接触前对所述探针引脚20进行静电检测。

续见图3，一所述静电消除装置130与一所述测试端子100相应设置，在所述测试治具1插入所述侧通道内的过程中，所述静电消除装置130用以在所述探针组111与所述测试端子201接触前消除所述探针组111上的静电，当所述测试治具110完全插入所述侧通道内时，每一所述静电消除装置130收容于两相邻所述测试端子201间隔形成的所述收容槽内。在本实施例中，所述静电消除装置130用于发出防静电离子风以对所述第一探针21、所述第二探针22的部位对吹，从而有效降低因所述第一探针21、所述第二探针22上携带静电而导致所述测试端子201与所述tft之间的所述测试信号线发生短路烧伤现象。

需要进行说明的是，在一些优选实施例中，所述静电消除装置130与所述测试治具110的所述第二端12进行可拆卸连接。在其他优选实施例中，所述静电消除装置130还可单独设置于两相邻所述测试端子201之间，即，所述静电消除装置130独立于所述测试治具110设置，每一所述静电消除装置130始终收容于两相邻所述测试端子201间隔形成的所述收容槽内，所述静电消除装置130与所述测试治具110不接触，所述静电消除装置130能够达到消除所述测试端子201的静电的目的。此外，所述静电消除装置130包括但不限于以上的连接方式。

在一些实施例中，所述静电消除装置130还包括一阻抗元件，所述阻抗元件用于阻隔所述阵列基板200的两相邻测试端子201之间的通路。

本申请实施例提供一种测试元件组，其优点在于，所述测试元件组100适用于对一阵列基板200的多个间隔设置的测试端子201进行电性测试，所述测试元件组100包括测试治具110、测试机台120及静电消除装置130。其中，所述测试机台120设置于所述测试治具110上，所述测试治具110包括多个探针组111，每一所述探针组111包括一第一探针21、一第二探针22，每组所述探针组111的所述第一探针21和所述第二探针22分别用于与一所述测试端子201的两端相接触，所述第一探针21、所述第二探针22分别用于获取所述测试端子201的电阻；并且，通过在两相邻所述测试端子201之间设置所述静电消除装置130，在依次检测各个测试端子201的电信号过程中，利用所述静电消除装置130消除所述探针组111上的静电，从而有效降低和消除所述阵列基板200的线路烧伤异常等现象；以及，所述第一探针21、所述第二探针22分别通过所述信号线5与所述测试机台120即所述电讯号实时侦测仪进行电连接，所述电讯号实时侦测仪用于实时侦测每一所述测试端子201上的所述第一探针21、所述第二探针22加载的电讯号的大小，从而实时动态监控所述测试治具201的每组所述探针组111的电讯号的变化情况，以保证在所述测试治具201上的所述探针组111与所述测试端子201接触前，利用所述静电消除装置130即时消除所述探针组111上的静电。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种测试元件组进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。