闸极驱动电路、闸极驱动装置与拼接式显示器的制作方法

本发明是关于一种闸极驱动电路，且特别是有关于一种显示装置的闸极驱动电路、闸极驱动装置与拼接式显示器。

背景技术：

薄膜电晶体液晶显示器(thinfilmtransistorliquidcrystaldisplays，tft-lcds)已成为现代显示科技产品的主流，应用于手机上，有轻巧、方便携带等特点。相对于多晶硅薄膜电晶体(poly-sitft)而言，使用非晶硅薄膜电晶体(a-sitft)所制作的显示器生产成本低，且能够在低温下制作在大面积的玻璃基板上，具有高均匀性与高依赖性且能提高生产速率。

随着系统整合式玻璃面板(system-on-glass，sog)的概念被陆续提出，近年来许多产品将显示器驱动电路中的闸极扫描驱动电路(gatedriver或scandriver)整合在玻璃基板上，即为goa(gatedriveronarray)电路。goa电路具有诸多优势，不但可以减少显示器边框的面积来达成窄边框之外，更能够减少闸极扫描驱动积体电路(integratedcircuit，ic)的使用，降低购买ic成本及避免玻璃与ic贴合时断线问题，用以提升产品良率。目前在手机、笔记型电脑…等中小型显示器中已广泛运用，甚至也已能在大型显示器产品上看到goa的应用。

目前电子产品的面板设计逐渐走向窄边框化，而车载显示的需求则是往大尺寸发展的趋势，如何结合这些目标是整个产业的趋势，也是所有电子产品所共同面临到的问题。在设计上来说，希望能采用若干机制减少电晶体数量进而节省不必要的布局面积。

除此之外，为达到良好的画面品质，屏幕解析度必须提升。在此情况下每条扫描线开启的时间势必会缩短，而非晶硅(a-si)的载子迁移率(mobility)相对较低，如何提升闸极驱动电路的驱动能力，同时还能够通过在高温(例如是摄氏85度)时的压力测试也是需要考量的信赖性目标。

由此可知，如何设计出具有较小的布局面积以及对极端温度具有高信赖性的闸极驱动电路，是目前闸极驱动电路的开发重点之一。

技术实现要素：

本发明之目的在于提出一种闸极驱动电路，包括自举电路、预充电电路及输出控制电路。自举电路由自举电容与电晶体所组成。自举电容的第一端于第一时间具有第一电压。预充电电路连接自举电容的第一端，预充电电路在第二时间将自举电容的第一端由第一电压抬升至第二电压。自举电路在第三时间将自举电容的第一端由第二电压抬升至第三电压。输出控制电路连接自举电容的第一端，输出控制电路在第四时间将自举电容的第一端由第三电压抬升至第四电压。

在一些实施例中，上述预充电电路包括第一电晶体。第一电晶体的第一端连接自举电容的第一端。

在一些实施例中，上述闸极驱动电路更包括放电电路，放电电路包含第二电晶体。第二电晶体的第一端连接自举电容的第一端，第二电晶体的第二端接收第一系统低电压。

在一些实施例中，上述输出控制电路包括第三电晶体。第三电晶体的控制端连接自举电容的第一端且第三电晶体的第一端接收第一时脉讯号，使得第三电晶体的第二端产生闸极驱动讯号。

在一些实施例中，上述自举电路的电晶体为第四电晶体，上述自举电容的第二端连接第四电晶体的第一端。

在一些实施例中，上述闸极驱动电路更包括第一抗杂讯电路，第一抗杂讯电路包括第五电晶体与第六电晶体。第五电晶体的第一端与第六电晶体的第一端连接第三电晶体的第二端，第五电晶体的第二端与第六电晶体的第二端接收第一系统低电压。第五电晶体的控制端连接第一节点，第六电晶体的控制端连接第二节点。

在一些实施例中，上述闸极驱动电路更包括第一负偏压补偿电路，第一负偏压补偿电路包括第七电晶体与第八电晶体。第七电晶体的第一端与控制端接收第二时脉讯号，第七电晶体的第二端与第八电晶体的第一端连接第一节点，第八电晶体的控制端接收第三时脉讯号，第八电晶体的第二端接收第二系统低电压。

在一些实施例中，上述第二系统低电压低于第一系统低电压。

在一些实施例中，上述闸极驱动电路更包括第二抗杂讯电路，第二抗杂讯电路包括第九电晶体。第九电晶体的第一端连接自举电容的第一端，第九电晶体的第二端接收第一系统低电压，第九电晶体的控制端连接第二节点。

在一些实施例中，上述闸极驱动电路更包括第二负偏压补偿电路，第二负偏压补偿电路包括第十电晶体、第十一电晶体与第十二电晶体。第十一电晶体的第一端与控制端接收第一时脉讯号，第十电晶体的第一端、第十一电晶体的第二端与第十二电晶体的第一端连接第二节点，第十电晶体的第二端与第十二电晶体的第二端接收第二系统低电压，第十二电晶体的控制端接收第二时脉讯号。

在一些实施例中，于第一时间，导通第一电晶体以使自举电容的第一端具有第一电压。

在一些实施例中，于第二时间，导通第一电晶体且提供高电压准位至第一电晶体的第二端以将自举电容的第一端由第一电压抬升至第二电压。

在一些实施例中，于第三时间，提供高电压准位至第四电晶体的第二端以将自举电容的第一端由第二电压抬升至第三电压。

在一些实施例中，于第四时间与第五时间，第三电晶体的第一端所接收的第一时脉讯号处于高电压准位以将自举电容的第一端由第三电压抬升至第四电压。

在一些实施例中，于第四时间与第五时间，第九电晶体用以维持自举电容的第一端所具有的第四电压。

在一些实施例中，于第六时间，第三电晶体的第一端所接收第一时脉讯号处于第一系统低电压，以将自举电容的第一端由第四电压下拉至第三电压。

在一些实施例中，于第七时间，第二电晶体的控制端处于高电压准位，导通第二电晶体以将自举电容的第一端由第三电压下拉至第一电压。

在一些实施例中，于第六时间与第七时间，关断第九电晶体，以使第九电晶体进行负偏压补偿。

在一些实施例中，于第八时间与第九时间，第十一电晶体的第一端与控制端所接收第一时脉讯号处于高电压准位，导通第九电晶体以下拉自举电容的第一端至第一系统低电压，从而防止杂讯产生。于第八时间与第九时间，关断第五电晶体，以使第五电晶体进行负偏压补偿。

本发明之目的在于另提出一种闸极驱动装置，包括多级闸极驱动电路分别用以产生多个闸极驱动讯号。第n级闸极驱动电路包括自举电路、预充电电路及输出控制电路。自举电路由自举电容与电晶体所组成。自举电容的第一端于第一时间具有第一电压。预充电电路连接自举电容的第一端，预充电电路在第二时间将自举电容的第一端由第一电压抬升至第二电压。自举电路在第三时间将自举电容的第一端由第二电压抬升至第三电压。输出控制电路连接自举电容的第一端，输出控制电路在第四时间将自举电容的第一端由第三电压抬升至第四电压。n为大于1的正整数。

本发明之目的在于另提出一种拼接式显示器，包括多个显示面板设置于拼接式显示器的显示区域，所述多个显示面板系彼此拼接，每个显示面板具有闸极驱动装置，闸极驱动装置包括多级闸极驱动电路分别用以产生多个闸极驱动讯号。第n级闸极驱动电路包括自举电路、预充电电路及输出控制电路。自举电路由自举电容与电晶体所组成。自举电容的第一端于第一时间具有第一电压。预充电电路连接自举电容的第一端，预充电电路在第二时间将自举电容的第一端由第一电压抬升至第二电压。自举电路在第三时间将自举电容的第一端由第二电压抬升至第三电压。输出控制电路连接自举电容的第一端，输出控制电路在第四时间将自举电容的第一端由第三电压抬升至第四电压。n为大于1的正整数。设置于拼接式显示器的边框区域的电源汇流排由第一电源汇流排线与第二电源汇流排线所组成，其中第一电源汇流排线用以供给第一电压给所述多个显示面板，其中第二电源汇流排线用以供给低于第一电压的系统低电压给所述多个显示面板。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

从以下结合所附图式所做的详细描述，可对本发明之态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。

图1系根据本发明的实施例之闸极驱动装置的电路图。

图2系根据本发明的实施例之第n级闸极驱动电路的电路图。

图3系根据本发明的实施例之第n级闸极驱动电路的电路时序图。

图4系根据本发明的实施例之时脉讯号的时序图。

图5系根据本发明的实施例之拼接式显示器的示意图。

图6系根据本发明的实施例之闸极驱动电路的闸极驱动讯号在高温环境下的波形图。

附图标记：

1:闸极驱动装置

10[n],10[n+1],10[n+2]:闸极驱动电路

20:显示面板

110:预充电电路

120:放电电路

130:自举电路

140:第一抗杂讯电路

150:第一负偏压补偿电路

160:第二抗杂讯电路

170:第二负偏压补偿电路

180:输出控制电路

an,pn,qn,wn:节点

bus_clk1、bus_clk2、bus_clk3、bus_clk4:时脉讯号汇流排线

bus_vss、bus_vss2:电源汇流排线

c1:自举电容

clk1,clk2,clk3,clk4:时脉讯号

g1-g8,gn,gn-1,gn-2,gn-3,gn+1,gn+2,gn+3:闸极驱动讯号

m1-m12:电晶体

r1:显示区域

r2:边框区域

t1-t9:时间

vss:第一系统低电压

vss2:第二系统低电压

具体实施方式

以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、揭示之实施例仅供说明，并非用以限定本发明之范围。关于本文中所使用之『第一』、『第二』、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。

图1系根据本发明的实施例之闸极驱动装置1的电路图。闸极驱动装置1包括多级闸极驱动电路，上述的多级闸极驱动电路分别用以产生多个闸极驱动讯号。举例而言，第n级闸极驱动电路10[n]用以产生第n级闸极驱动讯号gn，第n+1级闸极驱动电路10[n+1]用以产生第n+1级闸极驱动讯号gn+1，第n+2级闸极驱动电路10[n+2]用以产生第n+2级闸极驱动讯号gn+2，依此类推。其中，图1中所示的闸极驱动电路的数量仅为例示，本发明不限于此。其中，n为大于1的正整数。

图2系根据本发明的实施例之第n级闸极驱动电路10[n]的电路图。第n级闸极驱动电路10[n]包括预充电电路110、放电电路120、自举(bootstrapping)电路130、第一抗杂讯电路140、第一负偏压补偿电路150、第二抗杂讯电路160、第二负偏压补偿电路170与输出控制电路180。

预充电电路110包括第一电晶体m1，第一电晶体m1包括第一端、第二端与控制端。放电电路120包括第二电晶体m2，第二电晶体m2包括第一端、第二端与控制端。输出控制电路180包括第三电晶体m3，第三电晶体m3包括第一端、第二端与控制端。自举电路130由自举电容c1与第四电晶体m4所组成，第四电晶体m4包括第一端、第二端与控制端。

对于自举电路130而言，自举电容c1的第一端连接节点qn，自举电容c1的第二端透过节点an连接第四电晶体m4的第一端，第四电晶体m4的控制端用以接收第n-2级闸极驱动讯号gn-2，第四电晶体m4的第二端用以接收第n-1级闸极驱动讯号gn-1。

对于预充电电路110而言，第一电晶体m1的第一端透过节点qn连接自举电容c1的第一端，意即，预充电电路110连接自举电路130。第一电晶体m1的控制端用以接收第n-3级闸极驱动讯号gn-3，第一电晶体m1的第二端用以接收第n-2级闸极驱动讯号gn-2。

对于输出控制电路180而言，第三电晶体m3的第一端用以接收第一时脉讯号clk3，第三电晶体m3的控制端透过节点qn连接自举电容c1的第一端与第一电晶体m1的第一端，意即，输出控制电路180连接预充电电路110与自举电路130。第三电晶体m3根据第三电晶体m3的第一端所接收的第一时脉讯号clk3与第三电晶体m3的控制端所连接的节点qn的电压讯号来于第三电晶体m3的第二端产生第n级闸极驱动讯号gn。具体而言，第n级闸极驱动电路10[n]的输出控制电路180透过第三电晶体m3的第二端来输出第n级闸极驱动讯号gn。

对于放电电路120而言，第二电晶体m2的第一端透过节点qn连接第一电晶体m1的第一端、自举电容c1的第一端与第三电晶体m3的控制端，意即，放电电路120连接预充电电路110、自举电路130与输出控制电路180。第二电晶体m2的控制端用以接收第n+3级闸极驱动讯号gn+3，第二电晶体m2的第二端用以接收第一系统低电压vss。

第一抗杂讯电路140包括第五电晶体m5与第六电晶体m6，第五电晶体m5包括第一端、第二端与控制端，第六电晶体m6包括第一端、第二端与控制端。第五电晶体m5的第一端与第六电晶体m6的第一端连接第三电晶体m3的第二端，意即，第一抗杂讯电路140连接输出控制电路180。第五电晶体m5的控制端连接节点wn，第六电晶体m6的控制端连接节点pn。第五电晶体m5的第二端与第六电晶体m6的第二端用以接收第一系统低电压vss。

第一负偏压补偿电路150包括第七电晶体m7与第八电晶体m8，第七电晶体m7包括第一端、第二端与控制端，第八电晶体m8包括第一端、第二端与控制端。第七电晶体m7的第一端与控制端接收第二时脉讯号clk1。第七电晶体m7的第二端连接第八电晶体m8的第一端，且第七电晶体m7的第二端与第八电晶体m8的第一端透过节点wn连接第五电晶体m5的控制端，意即，第一负偏压补偿电路150连接第一抗杂讯电路140。第八电晶体m8的控制端接收第三时脉讯号clk2，第八电晶体m8的第二端接收第二系统低电压vss2。

在本发明的实施例中，第二系统低电压vss2低于第一系统低电压vss。举例而言，第二系统低电压vss2为-10伏特(volt，v)，第一系统低电压vss为-6伏特，高电压准位vdd为18伏特，但本发明不限于此。

第二抗杂讯电路160包括第九电晶体m9，第九电晶体m9包括第一端、第二端与控制端。第九电晶体m9的第一端透过节点qn连接第一电晶体m1的第一端、第二电晶体m2的第一端、自举电容c1的第一端与第三电晶体m3的控制端，意即，第二抗杂讯电路160连接预充电电路110、放电电路120、自举电路130与输出控制电路180。第九电晶体m9的第二端接收第一系统低电压vss。第九电晶体m9的控制端连接节点pn。

第二负偏压补偿电路170包括第十电晶体m10、第十一电晶体m11与第十二电晶体m12，第十电晶体m10包括第一端、第二端与控制端，第十一电晶体m11包括第一端、第二端与控制端，第十二电晶体m12包括第一端、第二端与控制端。第十一电晶体m11的第一端与控制端接收第一时脉讯号clk3。第十电晶体m10的第一端连接第十一电晶体m11的第二端与第十二电晶体m12的第一端，且第十电晶体m10的第一端、第十一电晶体m11的第二端与第十二电晶体m12的第一端透过节点pn连接第九电晶体m9的控制端，意即，第二负偏压补偿电路170连接第二抗杂讯电路160。第十电晶体m10的控制端连接节点qn，第十二电晶体m12的控制端接收第二时脉讯号clk1，第十电晶体m10的第二端与第十二电晶体m12的第二端接收第二系统低电压vss2。

由上述了解第n级闸极驱动电路10[n]的细部之元件连接关系之后，以下续就本案之电路的作动方式以及如何达成驱动能力的提升进行说明。请同时参照图2与图3，图3系根据本发明的实施例之第n级闸极驱动电路10[n]的电路时序图。

首先，于第一时间t1区间，预充电电路110的第一电晶体m1的控制端所接收的第n-3级闸极驱动讯号gn-3处于高电压准位vdd以导通第一电晶体m1，使得第一电晶体m1的第一端所连接的节点qn的电压准位下拉至第一电压，其中，第一电压相当于第一电晶体m1的第二端所接收的第n-2级闸极驱动讯号gn-2的当前电压准位(即，第一系统低电压vss)。

接着，于第二时间t2区间，预充电电路110的第一电晶体m1的控制端所接收的第n-3级闸极驱动讯号gn-3处于高电压准位vdd以持续导通第一电晶体m1，同时第一电晶体m1的第二端所接收的第n-2级闸极驱动讯号gn-2由第一系统低电压vss转变为高电压准位vdd，使得第一电晶体m1的第一端所连接的节点qn进行第一次电压抬升。具体而言，节点qn的电压准位被抬升至第二电压，其中，第二电压相当于高电压准位vdd减去第一电晶体m1的临界电压vth(即，vdd-vth)，且第三电晶体m3的控制端所连接的节点qn所具有的第二电压还使得输出控制电路180的第三电晶体m3导通。

另一方面，此时自举电路130的第四电晶体m4的控制端所接收的第n-2级闸极驱动讯号gn-2由第一系统低电压vss转变为高电压准位vdd以导通第四电晶体m4，使得第四电晶体m4的第一端所连接的节点an的电压准位大致相当于第四电晶体m4的第二端所接收的第n-1级闸极驱动讯号gn-1的当前电压准位(即，第一系统低电压vss)。因此，节点qn与节点an之间的电压差使得自举电容c1有电位(即，vdd-vth-vss)，以利后续电容耦合的动作产生。

此外，此时第二抗杂讯电路160的第九电晶体m9关断，且第二负偏压补偿电路170的第十电晶体m10、第十一电晶体m11与第十二电晶体m12导通，所以下拉第九电晶体m9的控制端的电压准位至第十电晶体m10的第二端与第十二电晶体m12的第二端所接收的第二系统低电压vss2，使得第九电晶体m9的闸极-源极间电压vgs是呈现vss2减去vss的电压值(例如-10v减去-6v所得之-4v)。如此一来，关断的第九电晶体m9的较低的vgs跨压使第九电晶体m9操作在更低的漏电状态，达成在第二时间t2区间的工作状态下，第九电晶体m9的第一端所连接的节点qn的电压准位能够有效地维持在第二电压，而不会因为第九电晶体m9的漏电导致节点qn的电压准位无法有效地维持住。

另外，此时第五电晶体m5、第七电晶体m7、第八电晶体m8会同时开启，并下拉第五电晶体m5的第一端所接收的第n级闸极驱动讯号gn至第五电晶体m5的第二端所接收的第一系统低电压vss，以防止杂讯产生。

接着，于第三时间t3区间，预充电电路110的第一电晶体m1的控制端所接收的第n-3级闸极驱动讯号gn-3由高电压准位vdd转变为第一系统低电压vss以关断第一电晶体m1，且自举电路130的第四电晶体m4的控制端所接收的第n-2级闸极驱动讯号gn-2处于高电压准位vdd以持续导通第四电晶体m4，同时第四电晶体m4的第二端所接收的第n-1级闸极驱动讯号gn-1由第一系统低电压vss转变为高电压准位vdd，使得第四电晶体m4的第一端所连接的节点an进行充电而有电压抬升。利用自举电容c1的电容耦合的特性，使得节点qn进行第二次电压抬升。具体而言，节点qn的电压准位被抬升至第三电压(即，vdd-vth+△v1)。

此外，此时第二抗杂讯电路160的第九电晶体m9关断，且第二负偏压补偿电路170的第十电晶体m10、第十一电晶体m11与第十二电晶体m12导通，所以第九电晶体m9的闸极-源极间电压vgs仍是呈现vss2减去vss的电压值。如此一来，关断的第九电晶体m9的较低的vgs跨压使第九电晶体m9操作在更低的漏电状态，达成在第三时间t3区间的工作状态下，第九电晶体m9的第一端所连接的节点qn的电压准位能够有效地维持在第三电压，而不会因为第九电晶体m9的漏电导致节点qn的电压准位无法有效地维持住。

另外，此时第五电晶体m5、第七电晶体m7、第八电晶体m8会同时开启，并下拉第五电晶体m5的第一端所接收的第n级闸极驱动讯号gn至第五电晶体m5的第二端所接收的第一系统低电压vss，以防止杂讯产生。

接着，于第四时间t4与第五时间t5区间，自举电路130的第四电晶体m4的控制端所接收的第n-2级闸极驱动讯号gn-2由高电压准位vdd转变为第一系统低电压vss以关断第四电晶体m4，且输出控制电路180的第三电晶体m3的第一端所接收的第一时脉讯号clk3由第一系统低电压vss转变为高电压准位vdd，利用第三电晶体m3的寄生电容(例如闸极-汲极间电容cgd)的电容耦合的特性，使得第三电晶体m3的控制端所连接的节点qn进行第三次电压抬升。具体而言，节点qn的电压准位被抬升至第四电压(即，vdd-vth+△v1+△v2)。

另一方面，此时利用第三电晶体m3的寄生电容(例如闸极-源极间电容cgs)的电容耦合的特性，使得第三电晶体m3的第二端所输出的第n级闸极驱动讯号gn的电压准位被抬升至大致相当于第三电晶体m3的控制端所连接的节点qn的电压准位。换言之，于第四时间t4与第五时间t5区间，输出控制电路180依据自举电容c1的第一端的第四电压与第一时脉讯号clk3，以上拉第三电晶体m3的第二端所输出的第n级闸极驱动讯号gn。

值得注意的是，执行到第四时间t4与第五时间t5区间时，节点qn的电压准位是最高的，由图3的电路时序图可观之，于工作状态，即，于第二时间t2区间拉升自举电容c1的第一端至第二电压vdd-vth，于第三时间t3区间继续拉升自举电容c1的第一端的第二电压vdd-vth至第三电压vdd-vth+△v1，最后于第四时间t4与第五时间t5区间拉升自举电容c1的第一端的第三电压vdd-vth+△v1至第四电压vdd-vth+△v1+△v2，藉由时序来使自举电容c1进行多段的耦合，利用先充电后耦合抬升之方式，使得第n级闸极驱动电路10[n]的节点qn能被抬升至较高的电压准位，使得闸极驱动电路10[n]的第n级闸极驱动讯号gn的电压准位也因此被抬升至较高的电压准位，进而大幅提升第n级闸极驱动电路10[n]的驱动能力。

另外，利用时序来使自举电容c1进行多段的耦合，能使得第n级闸极驱动电路10[n]的节点qn即使在低温(例如是摄氏-40度)环境下也能够快速地被抬升至指定的电压准位，可以解决非晶硅在低温时的载子迁移率过低导致电流驱动能力大幅下降之问题，从而使得本发明的电路更适用于有高速需求之显示装置。此外，利用时序来使自举电容c1进行多段的耦合，也能够补偿电路因高温(例如是摄氏85度、90度等等)所造成的电性衰退，如此一来，本发明的电路更能在极端温度的环境中具有高信赖性，且能够通过在高温(例如是摄氏85度)时的压力测试。

应注意的是，本发明的自举电容c1所连接的元件仅有五个电晶体(即，第一电晶体m1、第二电晶体m2、第三电晶体m3、第四电晶体m4与第九电晶体m9)，因此可使得自举电容c1的电压耦合效率大幅提升。另一方面，本发明的闸极驱动电路10[n]的电路设计是更精简化，透过减少的元件数量以节省布局面积且降低制作成本，能够设计出符合中型尺寸之goa，也使得本发明的闸极驱动电路10[n]更适用于有高解析度和/或窄边框之需求的显示装置，例如：指纹辨识显示装置、画素阵列显示装置、有机发光二极体显示装置、微发光二极体显示装置、次毫米发光二极体显示装置等等。

此外，于第四时间t4与第五时间t5区间，第二抗杂讯电路160的第九电晶体m9关断，且第二负偏压补偿电路170的第十电晶体m10、第十一电晶体m11与第十二电晶体m12导通，所以第九电晶体m9的闸极-源极间电压vgs仍是呈现vss2减去vss的电压值。如此一来，关断的第九电晶体m9的较低的vgs跨压使第九电晶体m9操作在更低的漏电状态，达成在第四时间t4与第五时间t5区间的工作状态下，第九电晶体m9的第一端所连接的节点qn的电压准位能够有效地维持在第四电压，而不会因为第九电晶体m9的漏电导致节点qn的电压准位无法有效地维持住。

此外，此时第一抗杂讯电路140的第五电晶体m5关断，且第一负偏压补偿电路150的第七电晶体m7与第八电晶体m8导通，所以下拉第五电晶体m5的控制端的电压准位至第八电晶体m8的第二端所接收的第二系统低电压vss2，使得第五电晶体m5的闸极-源极间电压vgs是呈现vss2减去vss的电压值(例如-10v减去-6v所得之-4v)。如此一来，关断的第五电晶体m5的较低的vgs跨压使第五电晶体m5操作在更低的漏电状态，达成在第四时间t4与第五时间t5区间的工作状态下，第五电晶体m5的第一端所接收的第n级闸极驱动讯号gn的电压准位能够有效地维持在第四电压，而不会因为第五电晶体m5的漏电导致第n级闸极驱动讯号gn的电压准位无法有效地维持住。

再者，此时第一抗杂讯电路140的第六电晶体m6关断，且第六电晶体m6的控制端所连接的节点pn被下拉至第十电晶体m10的第二端与第十二电晶体m12的第二端所接收的第二系统低电压vss2，使得第六电晶体m6的闸极-源极间电压vgs是呈现vss2减去vss的电压值(例如-10v减去-6v所得之-4v)。如此一来，关断的第六电晶体m6的较低的vgs跨压使第六电晶体m6操作在更低的漏电状态，达成在第四时间t4与第五时间t5区间的工作状态下，第六电晶体m6的第一端所接收的第n级闸极驱动讯号gn的电压准位能够有效地维持在第四电压，而不会因为第六电晶体m6的漏电导致第n级闸极驱动讯号gn的电压准位无法有效地维持住。

具体而言，于第n级闸极驱动电路10[n]的工作状态下(即，于第二时间t2至第五时间t5区间)，透过第一抗杂讯电路140、第一负偏压补偿电路150、第二抗杂讯电路160和/或第二负偏压补偿电路170来使节点qn和/或第n级闸极驱动讯号gn的电压准位能够有效地维持，而不会漏电导致节点qn和/或第n级闸极驱动讯号gn的电压准位无法有效地维持住。再者，关断的第九电晶体m9的较低的vgs跨压可以提升高温环境下闸极驱动电路的寿命，如此一来，本发明的电路更能在极端温度的环境中具有高信赖性，且能够通过在高温时的压力测试。

接着，于第六时间t6区间，输出控制电路180的第三电晶体m3的第一端所接收的第一时脉讯号clk3由高电压准位vdd转变为第一系统低电压vss，利用第三电晶体m3的寄生电容(例如闸极-汲极间电容cgd)的电容耦合的特性，使得第三电晶体m3的控制端所连接的节点qn的电压准位被下拉至第三电压(即，vdd-vth+△v1)。

另一方面，此时由于第一时脉讯号clk3由高电压准位vdd转变为第一系统低电压vss，使得导通的第三电晶体m3的第二端所接收的第n级闸极驱动讯号gn进行放电。同时，第七电晶体m7的第一端与控制端所接收的第二时脉讯号clk1由第一系统低电压vss转变为高电压准位vdd，以将第五电晶体m5的控制端所连接的节点wn进行电压抬升，从而导通第五电晶体m5，使得导通的第五电晶体m5的第一端所接收的第n级闸极驱动讯号gn透过第五电晶体m5的第二端所接收的第一系统低电压vss进行放电，而使得第n级闸极驱动讯号gn被下拉至第一系统低电压vss，以防范在非工作状态下，有杂讯的产生。

另外，此时第一抗杂讯电路140的第六电晶体m6关断，且第二负偏压补偿电路170的第十电晶体m10、第十一电晶体m11与第十二电晶体m12导通，所以下拉第六电晶体m6的控制端所连接的节点pn的电压准位至第十电晶体m10的第二端与第十二电晶体m12的第二端所接收的第二系统低电压vss2，使得第六电晶体m6的闸极-源极间电压vgs是呈现vss2减去vss的电压值(例如-10v减去-6v所得之-4v)。如此一来，此跨压使得负偏压补偿会发生在第六电晶体m6上，透过负偏压补偿的机制，可有效将第六电晶体m6的绝缘体层中缺陷所捕捉的电子排除，来使得第六电晶体m6形成通道的临界电压回复到未劣化前的状态。

再者，此时第二抗杂讯电路160的第九电晶体m9关断，且第二负偏压补偿电路170的第十电晶体m10、第十一电晶体m11与第十二电晶体m12导通，所以下拉第九电晶体m9的控制端的电压准位至第十电晶体m10的第二端与第十二电晶体m12的第二端所接收的第二系统低电压vss2，使得第九电晶体m9的闸极-源极间电压vgs是呈现vss2减去vss的电压值(例如-10v减去-6v所得之-4v)。如此一来，此跨压使得负偏压补偿会发生在第九电晶体m9上，透过负偏压补偿的机制，可有效将第九电晶体m9的绝缘体层中缺陷所捕捉的电子排除，来使得第九电晶体m9形成通道的临界电压回复到未劣化前的状态。

接着，于第七时间t7区间，放电电路120的第二电晶体m2的控制端所接收的第n+3级闸极驱动讯号gn+3处于高电压准位vdd以导通第二电晶体m2，使得导通的第二电晶体m2的第一端所连接的节点qn透过第二电晶体m2的第二端进行放电而被下拉至第二电晶体m2的第二端所接收的第一系统低电压vss，且第三电晶体m3的控制端所连接的节点qn所具有的第一系统低电压vss还使得第三电晶体m3关断。

此外，此时第五电晶体m5持续导通，使得导通的第五电晶体m5的第一端所接收的第n级闸极驱动讯号gn透过第五电晶体m5的第二端所接收的第一系统低电压vss而维持在第一系统低电压vss，以防范在非工作状态下，有杂讯的产生。

另外，此时第一抗杂讯电路140的第六电晶体m6关断，且第二负偏压补偿电路170的第十电晶体m10、第十一电晶体m11与第十二电晶体m12导通，所以下拉第六电晶体m6的控制端所连接的节点pn的电压准位至第十电晶体m10的第二端与第十二电晶体m12的第二端所接收的第二系统低电压vss2，使得第六电晶体m6的闸极-源极间电压vgs是呈现vss2减去vss的电压值(例如-10v减去-6v所得之-4v)。如此一来，此跨压使得负偏压补偿会发生在第六电晶体m6上，透过负偏压补偿的机制，可有效将第六电晶体m6的绝缘体层中缺陷所捕捉的电子排除，来使得第六电晶体m6形成通道的临界电压回复到未劣化前的状态。

再者，此时第二抗杂讯电路160的第九电晶体m9关断，且第二负偏压补偿电路170的第十电晶体m10、第十一电晶体m11与第十二电晶体m12导通，所以下拉第九电晶体m9的控制端的电压准位至第十电晶体m10的第二端与第十二电晶体m12的第二端所接收的第二系统低电压vss2，使得第九电晶体m9的闸极-源极间电压vgs是呈现vss2减去vss的电压值(例如-10v减去-6v所得之-4v)。如此一来，此跨压使得负偏压补偿会发生在第九电晶体m9上，透过负偏压补偿的机制，可有效将第九电晶体m9的绝缘体层中缺陷所捕捉的电子排除，来使得第九电晶体m9形成通道的临界电压回复到未劣化前的状态。

具体而言，于第七时间t7区间，关断的第九电晶体m9的较低的vgs跨压可以提升高温环境下闸极驱动电路的寿命，如此一来，本发明的电路更能在极端温度的环境中具有高信赖性，且能够通过在高温时的压力测试。

接着，于第八时间t8与第九时间t9区间，第十一电晶体m11的第一端与控制端所接收的第一时脉讯号clk3由第一系统低电压vss转变为高电压准位vdd，使得导通的第十一电晶体m11的第二端所连接的节点pn的电压准位被抬升至高电压准位vdd减去第十一电晶体m11的临界电压。

因此，此时节点pn所具有的较高的电压准位使得第二抗杂讯电路160的第九电晶体m9导通，导通的第九电晶体m9使得第九电晶体m9的第一端所连接的节点qn能维持于第九电晶体m9的第二端所接收的第一系统低电压vss，以防范在非工作状态下，有杂讯的产生；此时节点pn所具有的较高的电压准位使得第一抗杂讯电路140的第六电晶体m6导通，导通的第六电晶体m6使得第六电晶体m6的第一端所接收的第n级闸极驱动讯号gn能维持于第六电晶体m6的第二端所接收的第一系统低电压vss，以防范在非工作状态下，有杂讯的产生。

此外，此时第一抗杂讯电路140的第五电晶体m5关断，且第一负偏压补偿电路150的第七电晶体m7与第八电晶体m8导通，所以下拉第五电晶体m5的控制端的电压准位至第八电晶体m8的第二端所接收的第二系统低电压vss2，使得第五电晶体m5的闸极-源极间电压vgs是呈现vss2减去vss的电压值(例如-10v减去-6v所得之-4v)。如此一来，此跨压使得负偏压补偿会发生在第五电晶体m5上，透过负偏压补偿的机制，可有效将第五电晶体m5的绝缘体层中缺陷所捕捉的电子排除，来使得第五电晶体m5形成通道的临界电压回复到未劣化前的状态。

当第九时间t9区间结束后，在非工作状态下，会一直持续第六时间t6区间到第九时间t9区间的动作，直到下一个更新周期到来，才会再从第一时间t1区间的时序开始动作。

具体而言，于第n级闸极驱动电路10[n]的非工作状态下(即，于第六时间t6至第九时间t9区间)，透过第一抗杂讯电路140和/或第二抗杂讯电路160来使节点qn和/或第n级闸极驱动讯号gn的电压准位维持于第一系统低电压vss，以防范在非工作状态下，有杂讯的产生，藉以达到全时段抗杂讯的功效，以达成窄边框的显示装置之闸极驱动电路具有输出低杂讯的需求。

并且，于第n级闸极驱动电路10[n]的非工作状态下(即，于第六时间t6至第九时间t9区间)，藉由第一负偏压补偿电路150和/或第二负偏压补偿电路170来透过负偏压补偿的机制，使得电晶体形成通道的临界电压回复到未劣化前的状态，从而降低元件劣化程度。由此可得知，针对长时间正偏压操作使得电晶体元件有临界电压往右偏移问题，本发明利用第一负偏压补偿电路150与第二负偏压补偿电路170的设计来对长时间操作的元件进行临界电压往左偏移的补偿，能够改善元件劣化的问题，进而延长电路的寿命。

值得一提的是，图3所示出者，为第n级闸极驱动电路10[n]的电路时序图，对于第n级闸极驱动电路10[n]而言，其接收时脉讯号clk1、ck2、clk3。如图1所示，第n+1级闸极驱动电路10[n+1]则是接收时脉讯号clk2、ck3、clk4，第n+2级闸极驱动电路10[n+2]则是接收时脉讯号ck3、clk4、clk1，第n+3级闸极驱动电路则是接收时脉讯号ck4、clk1、clk2，依此类推。图4系根据本发明的实施例之时脉讯号clk1、clk2、ck3、clk4的时序图。如图4所示，时脉讯号clk1与ck2处于高的电压准位的时间区间部分重叠，时脉讯号clk2与ck3处于高的电压准位的时间区间部分重叠，时脉讯号clk3与ck4处于高的电压准位的时间区间部分重叠。

另外，同样应可以理解的是，第n+1级闸极驱动电路10[n+1]的第三电晶体m3的第二端系用以输出第n+1级闸极驱动讯号gn+1，第n+1级闸极驱动电路10[n+1]的第一电晶体m1的控制端与第二电晶体m2的第二端系用以接收第n-1级闸极驱动讯号gn-1，第n+1级闸极驱动电路10[n+1]的第一电晶体m1的第二端系用以接收第n级闸极驱动讯号gn，第n+1级闸极驱动电路10[n+1]的第二电晶体m2的控制端系用以接收第n-2级闸极驱动讯号gn-2，第n+1级闸极驱动电路10[n+1]的第四电晶体m4的控制端系用以接收第n+4级闸极驱动讯号gn+4，依此类推。

值得一提的是，如图2所示，本揭露的第n级闸极驱动电路10[n]仅有两个直流电压源(即第一系统低电压vss与第二系统低电压vss2)，而没有高电压准位vdd的直流电压源，因此，本揭露的闸极驱动装置1不需要于电路的边缘布设高电压准位vdd的直流电压源的金属布线，从而使得本揭露的闸极驱动装置1更适用于窄边框的显示装置，并且，更适用于拼接式显示器。

图5系根据本发明的实施例之拼接式显示器的示意图。拼接式显示器包括彼此拼接的多个显示面板20设置于拼接式显示器的显示区域r1，每个显示面板20具有闸极驱动装置(图未示，且其电路组成与操作相同于上述之闸极驱动装置1，故于此不再赘述)，闸极驱动装置包括多级闸极驱动电路(图未示，且其电路组成与操作相同于上述之闸极驱动装置1的多级闸极驱动电路，故于此不再赘述)。设置于拼接式显示器的边框区域r2的电源汇流排由电源汇流排线bus_vss与电源汇流排线bus_vss2所组成，电源汇流排线bus_vss用以供给第一系统低电压vss给每个显示面板20的多级闸极驱动电路，电源汇流排线bus_vss2用以供给第一系统低电压vss给每个显示面板20的多级闸极驱动电路。设置于拼接式显示器的边框区域r2的讯号汇流排包含时脉讯号汇流排线bus_clk1、bus_clk2、bus_clk3、bus_clk4，分别用以供给时脉讯号clk1、clk2、clk3、clk4给每个显示面板20的多级闸极驱动电路。如图5所示，本揭露的拼接式显示器不需要于边框区域r2布设用以供给高电压准位vdd的电源汇流排线，从而使得本揭露的拼接式显示器的边框变窄，而有更佳的视觉体验。请同时参图6及下列表(一)，图6系根据本发明的实施例之闸极驱动电路的闸极驱动讯号在高温(摄氏85度)环境下的波形图，横轴为时间，纵轴为电压值，其中，g1表示第1级闸极驱动电路所输出的第1级闸极驱动讯号、g2表示第2级闸极驱动电路所输出的第2级闸极驱动讯号、g3表示第3级闸极驱动电路所输出的第3级闸极驱动讯号，依此类推。表(一)为闸极驱动电路在高温(摄氏85度)环境下的量测结果：

表(一)

其中，上升时间(risingtime)的定义为从-6v(第一系统低电压vss)充电到18v(高电压准位vdd)中10％到90％电压变化所需的时间，下降时间(fallingtime)的定义为从18v放电到-6v中90％到10％电压变化所需的时间。由表(一)中的上升时间、下降时间及杂讯的量测数值可得知，本发明的实施例之闸极驱动电路具有好的上升时间与下降时间(上升时间快、下降时间业更快)、杂讯(rms)也都在0.5以下，且表(一)中的量测数值都很相近，故驱动电压相当稳定，节点qn的电压也如设计预期的呈现出来，达到了多段耦合的能力，提升了驱动电压能力。

另外，由图6及表(一)可知，本发明的闸极驱动电路在高温环境下仍具有稳定的闸极驱动讯号，从而证实本发明的闸极驱动电路可在高温环境下仍具有防漏电、抗杂讯之功效，如此一来，本发明的电路即能在极端温度的环境中具有高信赖性，且能够通过在高温时的压力测试。

此外，由图6可知，本发明的相邻两级的闸极驱动电路(例如第1级闸极驱动电路与第2级闸极驱动电路)的闸极驱动讯号(例如第1级闸极驱动讯号g1与第2级闸极驱动讯号g2)处于高的电压准位的时间区间部分重叠，从而可以解决非晶硅在低温时的载子迁移率过低导致电流驱动能力大幅下降之问题，藉由上述之部分重叠的机制透过更长的充电时间使其能够充电到一定的电压准位，解决在低温时充电不足的问题。如此一来，本发明的电路更能在极端温度的环境中具有高信赖性。

综合上述，本发明提出一种闸极驱动装置，透过时序来使自举电容多段的耦合，使得闸极驱动电路的节点qn能被多次抬升至较高的电压准位，使其闸极驱动讯号有较好的上升时间与下降时间，进而大幅提升驱动能力。另外，本发明的闸极驱动电路增加负偏压补偿电路设计，使元件劣化情况得以改善，进而延长电路运作寿命。再者，本发明的闸极驱动电路增加抗杂讯电路设计，以达到全时段抗杂讯的功效。

以上概述了数个实施例的特征，因此熟习此技艺者可以更了解本发明的态样。熟习此技艺者应了解到，其可轻易地把本发明当作基础来设计或修改其他的制程与结构，藉此实现和在此所介绍的这些实施例相同的目标及/或达到相同的优点。熟习此技艺者也应可明白，这些等效的建构并未脱离本发明的精神与范围，并且他们可以在不脱离本发明精神与范围的前提下做各种的改变、替换与变动。