1.一种提升显示质量的gip电路，其特征在于，包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、晶体管t10、晶体管t11、晶体管t12、晶体管t13、晶体管t14、晶体管t15、晶体管t16和电容；
所述晶体管t1的控制端连接栅极信号g(n-4)，所述晶体管t1的输入端连接电压信号fw，所述晶体管t1的输出端连接晶体管t2的输入端；
所述晶体管t2的控制端连接栅极信号g(n-4)，所述晶体管t2的输出端连接晶体管t4的控制端和晶体管t5的控制端；
所述晶体管t3的控制端连接时钟信号ckn，所述晶体管t3的输入端连接电压信号vgh，所述晶体管t3的输出端连接晶体管t5的输入端、晶体管t6的控制端、晶体管t7的控制端、晶体管t9的控制端、晶体管t13的输入端和晶体管t15的输入端；
所述晶体管t4的输入端连接时钟信号ckn，所述晶体管t4的输出端连接栅极信号g(n)、晶体管t7的输入端和电容的第二极板，所述电容的第一极板连接晶体管t4的控制端；
所述晶体管t5的输出端连接电压信号vgl；
所述晶体管t6的输入端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上，所述晶体管t6的输出端连接晶体管t9的输入端；
所述晶体管t7的输出端连接电压信号vgl；
所述晶体管t8的控制端连接清零信号clr，所述晶体管t8的输入端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上，所述晶体管t8的输出端连接晶体管t10的输入端；
所述晶体管t9的输出端连接电压信号vgl；
所述晶体管t10的控制端连接清零信号clr，所述晶体管t10的输出端连接电压信号vgl；
所述晶体管t11的控制端和所述晶体管t12的控制端分别连接栅极信号g(n+4)，所述晶体管t11的输入端连接电压信号bw，所述晶体管t11的输出端连接晶体管t12的输入端，所述晶体管t12的输出端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上；
所述晶体管t13的控制端和所述晶体管t14的控制端分别连接时钟信号ck(n+4)，所述晶体管t13输出端和所述晶体管t14输出端分别连接电压信号vgl；
所述晶体管t15的控制端和所述晶体管t16的控制端分别连接清零信号clr，所述晶体管t15的输出端和所述晶体管t16的输出端连接电压信号vgl，所述晶体管t16的输入端连接栅极信号g(n)；
晶体管t1的输出端和晶体管t2的输入端相连接的线路、晶体管t11的输出端和晶体管t12的输入端相连接的线路、晶体管t6的输出端和晶体管t9的输入端相连接的线路和晶体管t8的输出端和晶体管t10的输入端相连接的线路上均设置qb点，这四个qb点通过线路相连接。
2.根据权利要求1所述的一种提升显示质量的gip电路，其特征在于，所述gip电路通过所述栅极信号g(n)连接显示面板上的画素。
3.根据权利要求2所述的一种提升显示质量的gip电路，其特征在于，所述gip电路为多个，所述画素为多个；
多个的画素阵列排布在显示面板上，每个画素均连接一个所述gip电路的栅极信号g(n)。
4.根据权利要求2所述的一种提升显示质量的gip电路，其特征在于，所述显示面板为lcd的显示面板。
5.根据权利要求1所述的一种提升显示质量的gip电路，其特征在于，所述输出端为晶体管的源极。
6.一种提升显示质量的gip电路驱动方法，其特征在于，应用于权利要求1至5任意一项所述的gip电路，所述驱动方法包括如下步骤：
在t1时刻至t2时刻中，栅极信号g(n-4)写入高电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入高电位；
在t2时刻至t3时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入低电位；
在t3时刻至t4时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入高电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入高电位，时钟信号ck(n+4)写入低电位；
在t4时刻至t5时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入低电位；
在t5时刻至t6时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)先写入高电位后写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)先写入高电位后写入低电位；
在t6时刻后，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn先写入高电位后写入低电位，时钟信号ck(n+4)先写入低电位后写入高电位。
其中，电压信号fw和电压信号vgh在t1时刻至t6时刻中写入高电位，电压信号bw和电压信号vgl在t1时刻至t6时刻中写入低电位。