一种提升显示质量的GIP电路及驱动方法与流程

本发明涉及显示技术领域，尤其涉及一种提升显示质量的gip电路及驱动方法。

背景技术：

为了降低显示面板的制造成本，并实现窄边框，在制造过程中通常采用gip(gateinpanel，门面板)技术，将栅极电路(即gip电路)集成于平板显示面板上。

对于tft-lcd显示面板而言，gip电路工作的稳定性是很重要的，它直接影响到画面是否可以正常显示。其中，tft是thinfilmtransistor的简称，中文为薄膜晶体管，lcd是liquidcrystaldisplay的简称，中文为液晶显示器。

因为制程方面的影响，gip电路的晶体管的阈值电压可能小于0，这对gip电路工作的稳定性造成影响，例如gip电路的输出波形异常，晶体管开启和关闭异常，显示画面异常……

技术实现要素：

为此，需要提供一种提升显示质量的gip电路及驱动方法，解决优化gip电路的稳定性不足的问题。

为实现上述目的，本实施例提供了一种提升显示质量的gip电路，包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、晶体管t10、晶体管t11、晶体管t12、晶体管t13、晶体管t14、晶体管t15、晶体管t16和电容；

所述晶体管t1的控制端连接栅极信号g(n-4)，所述晶体管t1的输入端连接电压信号fw，所述晶体管t1的输出端连接晶体管t2的输入端；

所述晶体管t2的控制端连接栅极信号g(n-4)，所述晶体管t2的输出端连接晶体管t4的控制端和晶体管t5的控制端；

所述晶体管t3的控制端连接时钟信号ckn，所述晶体管t3的输入端连接电压信号vgh，所述晶体管t3的输出端连接晶体管t5的输入端、晶体管t6的控制端、晶体管t7的控制端、晶体管t9的控制端、晶体管t13的输入端和晶体管t15的输入端；

所述晶体管t4的输入端连接时钟信号ckn，所述晶体管t4的输出端连接栅极信号g(n)、晶体管t7的输入端和电容的第二极板，所述电容的第一极板连接晶体管t4的控制端；

所述晶体管t5的输出端连接电压信号vgl；

所述晶体管t6的输入端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上，所述晶体管t6的输出端连接晶体管t9的输入端；

所述晶体管t7的输出端连接电压信号vgl；

所述晶体管t8的控制端连接清零信号clr，所述晶体管t8的输入端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上，所述晶体管t8的输出端连接晶体管t10的输入端；

所述晶体管t9的输出端连接电压信号vgl；

所述晶体管t10的控制端连接清零信号clr，所述晶体管t10的输出端连接电压信号vgl；

所述晶体管t11的控制端和所述晶体管t12的控制端分别连接栅极信号g(n+4)，所述晶体管t11的输入端连接电压信号bw，所述晶体管t11的输出端连接晶体管t12的输入端，所述晶体管t12的输出端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上；

所述晶体管t13的控制端和所述晶体管t14的控制端分别连接时钟信号ck(n+4)，所述晶体管t13输出端和所述晶体管t14输出端分别连接电压信号vgl；

所述晶体管t15的控制端和所述晶体管t16的控制端分别连接清零信号clr，所述晶体管t15的输出端和所述晶体管t16的输出端连接电压信号vgl，所述晶体管t16的输入端连接栅极信号g(n)；

晶体管t1的输出端和晶体管t2的输入端相连接的线路、晶体管t11的输出端和晶体管t12的输入端相连接的线路、晶体管t6的输出端和晶体管t9的输入端相连接的线路和晶体管t8的输出端和晶体管t10的输入端相连接的线路上均设置qb点，这四个qb点通过线路相连接。

进一步地，所述gip电路通过所述栅极信号g(n)连接显示面板上的画素。

进一步地，所述gip电路为多个，所述画素为多个；

多个的画素阵列排布在显示面板上，每个画素均连接一个所述gip电路的栅极信号g(n)。

进一步地，所述显示面板为lcd的显示面板。

进一步地，所述输出端为晶体管的源极。

本实施例还提供一种提升显示质量的gip电路驱动方法，应用于上述任意一项实施例所述的gip电路，所述驱动方法包括如下步骤：

在t1时刻至t2时刻中，栅极信号g(n-4)写入高电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入高电位；

在t2时刻至t3时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入低电位；

在t3时刻至t4时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入高电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入高电位，时钟信号ck(n+4)写入低电位；

在t4时刻至t5时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入低电位；

在t5时刻至t6时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)先写入高电位后写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)先写入高电位后写入低电位；

在t6时刻后，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn先写入高电位后写入低电位，时钟信号ck(n+4)先写入低电位后写入高电位。

其中，电压信号fw和电压信号vgh在t1时刻至t6时刻中写入高电位，电压信号bw和电压信号vgl在t1时刻至t6时刻中写入低电位。

区别于现有技术，上述技术方案通过引入qb节点来抑制q点的电压，使得q点的放电路径不直接通过电压信号vgl，有效避免了q点电压的衰减，进而稳定栅极信号g(n)传输的输出波形，进一步提高显示面板的显示质量，并降低显示面板的制造成本，提高显示面板的竞争力。

附图说明

图1为本实施例所述提升显示质量的gip电路的结构示意图；

图2为本实施例所述提升显示质量的gip电路的时序图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1，本实施例提供一种提升显示质量的gip电路，本实施例的每一级gip电路共有16颗晶体管。gip电路包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、晶体管t10、晶体管t11、晶体管t12、晶体管t13、晶体管t14、晶体管t15、晶体管t16和电容。晶体管是作为开关，用于控制线路的连通或者关断。电容是两个相互靠近的导体，两个导体中间夹一层不导电的绝缘介质，电容用于储存电荷。所述晶体管t1的控制端连接栅极信号g(n-4)，所述晶体管t1的输入端连接电压信号fw，所述晶体管t1的输出端连接晶体管t2的输入端。所述晶体管t2的控制端连接栅极信号g(n-4)，所述晶体管t2的输出端连接晶体管t4的控制端和晶体管t5的控制端。所述晶体管t3的控制端连接时钟信号ckn，所述晶体管t3的输入端连接电压信号vgh，所述晶体管t3的输出端连接晶体管t5的输入端、晶体管t6的控制端、晶体管t7的控制端、晶体管t9的控制端、晶体管t13的输入端和晶体管t15的输入端。所述晶体管t4的输入端连接时钟信号ckn，所述晶体管t4的输出端连接栅极信号g(n)、晶体管t7的输入端和电容的第二极板，所述电容的第一极板连接晶体管t4的控制端。所述晶体管t5的输出端连接电压信号vgl。所述晶体管t6的输入端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上，所述晶体管t6的输出端连接晶体管t9的输入端。所述晶体管t7的输出端连接电压信号vgl。所述晶体管t8的控制端连接清零信号clr，所述晶体管t8的输入端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上，所述晶体管t8的输出端连接晶体管t10的输入端。所述晶体管t9的输出端连接电压信号vgl。所述晶体管t10的控制端连接清零信号clr，所述晶体管t10的输出端连接电压信号vgl。所述晶体管t11的控制端和所述晶体管t12的控制端分别连接栅极信号g(n+4)，所述晶体管t11的输入端连接电压信号bw，所述晶体管t11的输出端连接晶体管t12的输入端，所述晶体管t12的输出端连接到晶体管t2的输出端和晶体管t4的控制端相连接的线路上。所述晶体管t13的控制端和所述晶体管t14的控制端分别连接时钟信号ck(n+4)，所述晶体管t13输出端和所述晶体管t14输出端分别连接电压信号vgl。所述晶体管t15的控制端和所述晶体管t16的控制端分别连接清零信号clr，所述晶体管t15的输出端和所述晶体管t16的输出端连接电压信号vgl，所述晶体管t16的输入端连接栅极信号g(n)。

晶体管t1的输出端和晶体管t2的输入端相连接的线路、晶体管t11的输出端和晶体管t12的输入端相连接的线路、晶体管t6的输出端和晶体管t9的输入端相连接的线路和晶体管t8的输出端和晶体管t10的输入端相连接的线路上均设置qb点，这四个qb点通过线路相连接。晶体管t2的输出端和晶体管t4的控制端相连接的线路与晶体管t6的输入端的交汇处设置q点。

上述技术方案通过设置qb节点来抑制q点的电压，使得q点的放电路径不直接通过电压信号vgl，有效避免了q点电压的衰减，进而稳定栅极信号g(n)传输的输出波形，进一步提高显示面板的显示质量，并降低显示面板的制造成本，提高显示面板的竞争力。

在本实施例中，所述gip电路通过所述栅极信号g(n)连接显示面板上的画素。每个画素都有一个明确的位置和被分配的色彩数，所以每个画素(pixel)处理一个色彩通道。驱动ic是显示面板成像系统的主要部分，是集成了电阻，调节器，比较器和功率晶体管等部件，驱动ic通过gip电路给画素提供补偿电流的作用。

在本实施例中，所述gip电路为多个，所述画素为多个。多个的画素阵列排布在显示面板上，每个画素均连接一个所述电路的栅极信号g(n)。画素的排列方式可以是标准的rgb排列，还可以是rgbw排列、京东方排列、钻石排列等，而gip电路跟随着画素的排列而设置。

在本实施例中，所述显示面板为lcd的显示面板。lcd是liquidcrystaldisplay的简称，中文为液晶显示器。lcd的显示面板的优势是体积小、功耗低和高亮度。

在本实施例中，晶体管作为一种可变电流开关，能够基于输入电压控制输出电流，本申请可以使用的晶体管有薄膜晶体管(thinfilmtransistor，缩写tft)、结场效应管等，但不局限于此。优选的，本申请的晶体管(所述晶体管t1、所述晶体管t2…所述晶体管t16)均为薄膜晶体管。

在本实施例中，晶体管的控制端为栅极。所述晶体管t1的输入端、所述晶体管t2的输入端、所述晶体管t3的输入端、所述晶体管t4的输入端、所述晶体管t5的输入端、所述晶体管t6的输入端、所述晶体管t7的输入端、所述晶体管t8的输入端、所述晶体管t9的输入端、所述晶体管t10的输入端、所述晶体管t11的输入端、所述晶体管t12的输入端、所述晶体管t13的输入端、所述晶体管t14的输入端、所述晶体管t15的输入端和所述晶体管t16的输入端均为漏极。那么，这16个晶体管的输出端为源极。

请参阅图2，本实施例还提供一种提升显示质量的gip电路驱动方法，应用于上述任意一项实施例所述的gip电路，所述驱动方法包括如下步骤：

在t1时刻至t2时刻中，栅极信号g(n-4)写入高电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入高电位；

在t2时刻至t3时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入低电位；

在t3时刻至t4时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入高电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入高电位，时钟信号ck(n+4)写入低电位；

在t4时刻至t5时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)写入低电位；

在t5时刻至t6时刻中，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)先写入高电位后写入低电位，时钟信号ckn写入低电位，时钟信号ck(n+4)先写入高电位后写入低电位；

在t6时刻后，栅极信号g(n-4)写入低电位，栅极信号g(n)写入低电位，栅极信号g(n+4)写入低电位，时钟信号ckn先写入高电位后写入低电位，时钟信号ck(n+4)先写入低电位后写入高电位。

其中，电压信号fw和电压信号vgh是直流高电压，电压信号fw和电压信号vgh在t1时刻至t6时刻中写入高电位；电压信号bw和电压信号vgl是直流低电压，电压信号bw和电压信号vgl在t1时刻至t6时刻中写入低电位。

需要说明的是，时钟信号ck(n)和时钟信号ck(n+4)的高电位是vgh电位，二者的低电位是vgl电位。

参阅图1和图2，结合提升显示质量的gip电路及驱动方法来说明驱动的过程：

在t1时刻，栅极信号g(n-4)由低电平变为高电平，此时晶体管t1和晶体管t2均打开，qb点和q点均充电至vgh电位。由于q点电位为高电平，故晶体管t4和晶体管t5打开，栅极信号g(n)接收到时钟信号ckn的低电位，输出为低电平。p点电压通过晶体管t5的路径放电到低电平，p点电位为低电位。晶体管t3的输出端和晶体管t5的输入端相连接的线路上设置p点，p点连接晶体管t6的控制端、晶体管t7的控制端和晶体管t9的控制端。

在t2时刻，栅极信号g(n-4)由高电位转为低电位，此时晶体管t1和晶体管t2均处于关闭状态。qb点和q点均为浮动(floating)状态。q点放电路径上晶体管有晶体管t1、晶体管t2、晶体管t11、晶体管t12/、晶体管t6、晶体管t9、晶体管t8和晶体管t10，假设这些晶体管的阈值电压vth小于0，此时晶体管t9、晶体管t10和晶体管t11这三个晶体管的栅源电压vgs等于0，此时晶体管无法完全关断，故qb点的电位会受这些晶体管的漏电影响而下降，如波形图的qb电位的曲线所示。

再考虑与q点直接相连的晶体管，如晶体管t2、晶体管t12、晶体管t6和晶体管t8，由于晶体管t6、晶体管t8和晶体管t12这三个晶体管的栅源电压vgs远小于0(此时qb点的电位远大于低电位)，故q点的电位没有漏电路径，q点的电压可以完好的维持住。

在t3时刻，时钟信号ckn电位由低电位转为高电位，此时q点由于电容的耦合作用，电位在原来的高电位的基础上继续升高，晶体管t4打开的更彻底，因此栅极信号g(n)输出为时钟信号ckn的高电位。

在t4时刻，时钟信号ckn电位由高电位转为低电位，此时q点由于电容的耦合作用，电位下降到原来的高电位，晶体管t4仍然维持在开启状态，因此栅极信号g(n)输出为时钟信号ckn的低电位。

在t5时刻，栅极信号g(n+4)由低电位转为高电位，此时晶体管t11与晶体管t12打开，q点的电位通过此路径放电到低电平。同时由于时钟信号ck(n+4)为高电平，晶体管t13和晶体管t14均打开，分别将p点和栅极信号g(n)下拉到低电平。

在t6时刻，时钟信号ckn由低电平转为高电平，此时晶体管t3打开，p点接受到电压信号vgh的高电平，p点电位为高电位，因此晶体管t6、晶体管t9和晶体管t7这三个晶体管处于开启状态，分别将q点和栅极信号g(n)点的电位拉低到低电位。

在t5时刻至t6时刻中，栅极信号g(n+4)先写入高电位的时长可以和栅极信号g(n+4)后写入低电位的时长相同，也可以是不同的，具体视驱动方法而定。

同理，在t6时刻后，时钟信号ckn先写入高电位的时长可以和时钟信号ckn后写入低电位的时长相同，或者不同；时钟信号ck(n+4)先写入低电位的时长和时钟信号ck(n+4)后写入高电位的时长相同，或者不同。

上述技术方案通过设置qb节点来抑制q点的电压，使得q点的放电路径不直接通过电压信号vgl，有效避免了q点电压的衰减，进而稳定栅极信号g(n)传输的输出波形，进一步提高显示面板的显示质量，并降低显示面板的制造成本，提高显示面板的竞争力。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明专利的保护范围之内。