像素电路及其驱动方法、显示面板与流程

1.本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。


背景技术：

2.随着显示技术的不断发展，人们对显示面板的要求也越来越高，显示面板朝着高显示品质、多种帧频模式和低功耗的方向发展。其中，显示面板的电量消耗主要在于像素电路和发光器件。对于像素电路来说，可以通过降低帧频来降低功耗，然而当显示面板的刷新频率降低时，像素电路存在漏电的问题，致使显示画面出现闪烁的现象，影响了显示面板的显示品质。


技术实现要素：

3.本发明实施例提供一种像素电路及其驱动方法、显示面板，以改善低刷新频率下像素电路的漏电问题，从而实现兼顾低功耗和高显示品质的效果。
4.为实现上述技术目的，本发明实施例提供了如下技术方案：
5.一种像素电路，包括：
6.驱动模块，包括控制端、第一端和第二端；
7.数据写入模块，包括扫描控制端、第一端和第二端，所述数据写入模块的第一端与所述驱动模块的第一端电连接，所述数据写入模块的第二端接入数据信号，所述数据写入模块的扫描控制端接入第一扫描信号；
8.补偿模块，包括控制端、第一端和第二端，所述补偿模块的第一端与所述驱动模块的第二端电连接，所述补偿模块的控制端接入第一发光控制信号；
9.漏电抑制模块，包括控制端、第一端和第二端，所述漏电抑制模块的第一端与所述驱动模块的控制端电连接，所述漏电抑制模块的第二端与所述补偿模块的第二端电连接，所述漏电抑制模块的控制端接入所述第一发光控制信号；所述漏电抑制模块与所述补偿模块在初始化阶段和数据写入阶段导通；
10.第一存储模块，包括第一端和第二端，所述第一存储模块的第一端与所述补偿模块的第二端电连接，所述第一存储模块的第二端接入参考电压信号；所述第一存储模块用于在所述数据写入阶段和发光阶段，当其第一端和第二端形成压差时，维持该压差不变。
11.进一步地，所述补偿模块包括：
12.第一晶体管，所述第一晶体管的第一极与所述驱动模块的第二端电连接，所述第一晶体管的第二极与所述漏电抑制模块的第二端电连接，所述第一晶体管的栅极接入所述第一发光控制信号。
13.进一步地，所述漏电抑制模块包括：
14.第二晶体管，所述第二晶体管的第一极与所述驱动模块的控制端电连接，所述第二晶体管的第二极与所述补偿模块的第二端电连接，所述第二晶体管的栅极接入所述第一
发光控制信号。
15.进一步地，所述第一存储模块包括：
16.第一电容，所述第一电容的第一极与所述补偿模块的第二端电连接，所述第一电容的第二极接入所述参考电压信号。
17.进一步地，所述数据写入模块包括：
18.第三晶体管，所述第三晶体管的第一极与所述驱动模块的第一端电连接，所述第三晶体管的第二极接入所述数据信号，所述第三晶体管的栅极接入所述第一扫描信号。
19.进一步地，所述数据写入模块还包括：同步控制端，所述同步控制端接入所述第一发光控制信号；所述数据写入模块在所述第一扫描信号和所述第一发光控制信号的共同控制下传输所述数据信号；
20.优选地，所述数据写入模块包括：
21.第三晶体管，所述第三晶体管的第二极接入所述数据信号，所述第三晶体管的栅极接入所述第一扫描信号；
22.第四晶体管，所述第四晶体管的第一极与所述驱动模块的第一端电连接，所述第四晶体管的第二极与所述第三晶体管的第一极电连接；所述第四晶体管的栅极接入所述第一发光控制信号。
23.进一步地，像素电路还包括：
24.第二存储模块，所述第二存储模块包括第一端和第二端，所述第二存储模块的第一端与所述驱动模块的控制端电连接，所述第二存储模块的第二端接入第一电源信号；所述第二存储模块用于在发光阶段维持所述驱动模块的控制端的电位不变；
25.优选地，所述第二存储模块包括第二电容，所述第二电容的第一极与所述驱动模块的控制端电连接，所述第二电容的第二极接入所述第一电源信号。
26.进一步地，像素电路还包括：
27.第一发光控制模块，包括控制端、第一端和第二端，所述第一发光控制模块的第一端与所述驱动模块的第一端电连接，所述第一发光控制模块的第二端接入第一电源信号，所述第一发光控制模块的控制端接入第二发光控制信号；
28.第二发光控制模块，包括控制端、第一端和第二端，所述第二发光控制模块的第一端与所述驱动模块的第二端电连接，所述第二发光控制模块的第二端与发光器件电连接，所述第二发光控制模块的控制端接入所述第二发光控制信号；
29.初始化模块，包括控制端、第一端和第二端，所述初始化模块的第一端与所述第二发光控制模块的第二端电连接，所述初始化模块的第二端接入初始化信号，所述初始化模块的控制端接入第二扫描信号；所述第一发光控制模块、所述第二发光控制模块和所述初始化模块在所述初始化阶段同时导通；
30.优选地，所述第一发光控制模块包括第五晶体管，所述第五晶体管的第一极与所述驱动模块的第一端电连接，所述第五晶体管的第二极接入所述第一电源信号，所述第五晶体管的栅极接入所述第二发光控制信号；
31.所述第二发光控制模块包括第六晶体管，所述第六晶体管的第一极与所述驱动模块的第二端电连接，所述第六晶体管的第二极与所述发光器件电连接，所述第六晶体管的栅极接入所述第二发光控制信号；
32.所述初始化模块包括第七晶体管，所述第七晶体管的第一极与所述第二发光控制模块的第二端电连接，所述第七晶体管的第二极接入所述初始化信号，所述第七晶体管的栅极接入所述第二扫描信号；
33.优选地，所述参考电压信号复用为所述初始化信号。
34.相应地，本发明还提供了一种显示面板，包括：如本发明任意实施例所述的像素电路。
35.相应地，本发明还提供了一种像素电路的驱动方法，适用于本发明任意实施例所提供的像素电路，所述驱动方法包括：
36.在初始化阶段，所述第一发光控制信号控制所述补偿模块和所述漏电抑制模块导通，以在所述驱动模块的第一端和第二端分别接入不同电压的情况下，使所述驱动模块导通，进行初始化；
37.在数据写入阶段，所述第一发光控制信号控制所述补偿模块和所述漏电抑制模块导通，所述第一扫描信号控制所述数据写入模块导通，以使所述数据信号写入所述驱动模块的控制端；所述第一存储模块的第一端和所述驱动模块的控制端的电位相等，且所述第一存储模块的第一端和第二端形成压差；
38.在发光阶段，所述第一发光控制信号控制所述补偿模块和所述漏电抑制模块断开，所述第一扫描信号控制所述数据写入模块断开，所述第一存储模块维持其第一端和第二端的压差不变，以使所述漏电抑制模块的第一端和第二端的电位相等。
39.本发明实施例设置漏电抑制模块位于驱动模块的控制端和补偿模块的第二端之间，以及设置第一存储模块位于参考电压信号和补偿模块的第二端之间。这样，驱动模块的控制端只设置有一个漏电流通道，该通道连接驱动模块的控制端和第二端，该通道由第一发光控制信号控制的漏电抑制模块与补偿模块构成。其中，只有当补偿模块的第二端电位大幅漂移后漏电抑制模块才会产生较大的漏电流，驱动模块的控制端电位才会漂移。并且在本发明实施例中，驱动模块的控制端电位与补偿模块的第二端的电位接近，使得漏电抑制模块的漏电流较小，减少了这个唯一漏电通道的漏电流大小，因此驱动模块的控制端的电位更加稳定，实现了高电流保持率，显示面板的闪烁现象得到改善。
40.与现有技术相比，本发明实施例对驱动模块的控制端的复位路径和复位方法进行了突破性的改进，第一存储模块和漏电抑制模块组合，有效地抑制了驱动模块的控制端的漏电，有利于实现低帧频下的高质量显示，从而有利于实现兼顾低功耗和高显示品质的效果。
41.以及，在实现上述有益效果的同时，本发明实施例所提供的像素电路能够在初始化阶段，在驱动模块的第一端和第二端分别接入不同电压的情况下，例如，驱动模块的第一端接入第一电源信号，第二端接入第二电源信号，驱动模块导通，有较大电流流过，在对驱动模块的控制端进行初始化的同时有利于改善驱动模块的偏压状态，从而有利于改善残影的问题。
附图说明
42.图1为现有的一种像素电路的电路示意图；
43.图2为图1中所示像素电路的版图示意图；
44.图3为现有的另一种像素电路的电路示意图；
45.图4为图3中所示像素电路的版图示意图；
46.图5为本发明实施例提供的一种像素电路的结构示意图；
47.图6为本发明实施例提供的另一种像素电路的结构示意图；
48.图7为本发明实施例提供的又一种像素电路的结构示意图；
49.图8为图7中所示像素电路的版图示意图；
50.图9为本发明实施例提供的一种像素电路的驱动方法的流程示意图；
51.图10为本发明实施例提供的一种像素电路的驱动时序示意图。
具体实施方式
52.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
53.正如背景技术所述，现有的像素电路存在漏电问题。发明人对该技术问题进行了深入研究，具体如下。
54.图1为现有的一种像素电路的电路示意图，图2为图1中所示像素电路的版图示意图。参见图1和图2，该像素电路为7t1c结构。具体地，像素电路包括晶体管m1’、晶体管m2’、晶体管m3’、晶体管m4’、晶体管m5’、晶体管m6’、晶体管m7’和电容cst’。示例性地，各晶体管均为p型晶体管，采用低温多晶硅(low temperature poly
‑
silicon，ltps)工艺制作而成。ltps晶体管具有迁移率高、驱动能力强和工艺成本低的优点，被广泛应用于像素电路中，但是其不足之处是漏电流较大，使得像素电路产生的驱动电流波动较大。这是因为，晶体管m1’为驱动晶体管，晶体管m1’的栅极g’的电压由电容cst’保存，但栅极g’存在两个漏电通道，即经过晶体管m3’和晶体管m4’漏电。一般经过晶体管m3’由漏极d’漏进电流，经过晶体管m4’由参考电压信号vref漏出电流。由于受各节点电位的差异限制，栅极g’的漏电流一进一出难以完全抵消，导致栅极g’的电位出现较大波动，导致了晶体管m1’的驱动电流出现较大波动。
55.现有技术针对该技术问题进行了改进，继续参见图1，第一种改进方案为，将两漏电通道的晶体管改为双栅晶体管。具体地，晶体管m3’等效为晶体管m3
‑1’
和晶体管m3
‑2’
串联，晶体管m4’等效为晶体管m4
‑1’
和晶体管m4
‑2’
串联。相比于单栅晶体管，双栅晶体管具有更低的漏电流，因此，能够在一定程度上降低栅极g’的电位波动，但是该方案的漏电效果改善不佳。
56.第二种改善方案为，将两漏电通道的晶体管改为低温多晶氧化物(low temperature polycrystalline oxide，ltpo)晶体管。相比于ltps晶体管，ltpo晶体管具有漏电流小的优势，能够较好地解决栅极g’的漏电流带来的问题。但是该方案在显示面板的制备工艺中增加了氧化物薄膜晶体管的工艺，导致了工艺成本大幅上升。
57.图3为现有的另一种像素电路的电路示意图。图4为图3中所示像素电路的版图示意图。参见图3和图4，第三种改进方案为在7t1c电路中加入晶体管m8’得到8t1c电路。相比于第一中改进方案，该方案进一步改善了栅极g’的漏电问题。但是，通过对比图2和图4可以看出，该方案在7t1c电路版图的基础上，需要增加发光控制信号emb’，因此，该方案的版图
布局较为复杂。
58.综上所述，现有的像素电路无法兼顾低功耗、低漏电、低成本和版图布局简单等多种有益效果。
59.有鉴于此，本发明实施例提供了一种像素电路。图5为本发明实施例提供的一种像素电路的结构示意图。参见图5，像素电路包括：驱动模块100、数据写入模块200、补偿模块300、漏电抑制模块400和第一存储模块500。其中，驱动模块100包括控制端、第一端和第二端。可选地，驱动模块100包括驱动晶体管md。以驱动晶体管md为p型晶体管为例进行说明，驱动晶体管md的栅极g即为驱动模块100的控制端，驱动晶体管md的源极s为第二节点n2，驱动晶体管md的漏极d为第三节点n3。若将驱动晶体管md的栅极g和漏极d导通，驱动晶体管md构成二极管连接方式，此时当源极s为高电平，漏极d为低电平，驱动晶体管md导通，产生驱动电流。
60.数据写入模块200包括扫描控制端、第一端和第二端，数据写入模块200的第一端与驱动模块100的第一端电连接，数据写入模块200的第二端接入数据信号data，数据写入模块200的扫描控制端接入第一扫描信号s1。补偿模块300包括控制端、第一端和第二端，补偿模块300的第一端与驱动模块100的第二端电连接，补偿模块300的第二端为第一节点n1，补偿模块300的控制端接入第一发光控制信号emb。漏电抑制模块400包括控制端、第一端和第二端，漏电抑制模块400的第一端与驱动模块100的控制端(栅极g)电连接，漏电抑制模块400的第二端与补偿模块300的第二端(第一节点n1)电连接，漏电抑制模块400的控制端接入第一发光控制信号emb。第一存储模块500包括第一端和第二端，第一存储模块500的第一端与补偿模块300的第二端(第一节点n1)电连接，第一存储模块500的第二端接入参考电压信号vref。
61.图5所示的像素电路的驱动过程包括初始化阶段、数据写入阶段和发光阶段。由于漏电抑制模块400与补偿模块300均接入第一发光控制信号emb，因此，两者的开关状态相同。第一发光控制信号emb控制漏电抑制模块400与补偿模块300在初始化阶段和数据写入阶段导通。第一存储模块500用于在数据写入阶段和发光阶段，当其第一端和第二端形成压差时，维持该压差不变。
62.具体地，在初始化阶段，漏电抑制模块400与补偿模块300导通，驱动模块100的第二端和控制端(栅极g)导通。驱动模块100构成二极管连接方式，在驱动模块100的第一端和第二端分别接入不同电压的情况下，例如，驱动模块100的第一端接入第一电源信号，第二端接入第二电源信号，驱动模块100导通，有较大电流流过，在对驱动模块100的控制端(栅极g)进行初始化的同时有利于改善驱动模块100的偏压状态，从而有利于改善残影的问题。
63.在数据写入阶段，数据写入模块200、漏电抑制模块400与补偿模块300均导通，数据信号data经由数据写入模块200、导通的驱动模块100、补偿模块300和漏电抑制模块400写入驱动模块100的控制端(栅极g)。由于漏电抑制模块400处于导通状态，因此，驱动模块100的控制端(栅极g)和第一节点n1的电位相等，同步变化。与此同时，第一存储模块500的第一端和第二端形成压差，第一存储模块500的第二端为恒定的参考电压信号vref，第二端存储第一节点n1的电位。当驱动模块100的控制端(栅极g)的电位恒定时，第一节点n1的电位也不再变化，第一存储模块500的第一端和第二端形成固定的压差。
64.在发光阶段，数据写入模块200、漏电抑制模块400与补偿模块300均断开，第一存
储模块500维持其第一端和第二端的压差不变。且由于第一存储模块500的第二端接入电位恒定的参考电压信号vref，因此第一存储模块500的第一端(即第一节点n1)的电位保持为数据写入阶段时的电位。相应地，驱动模块100的控制端(栅极g)也保持为数据写入阶段时的电位，因此，漏电抑制模块400的第一端和第二端的电位保持相等，从而减小了漏电抑制模块400的漏电流，抑制了驱动模块100的控制端(栅极g)的漏电。
65.由上述分析可见，本发明实施例设置漏电抑制模块400位于驱动模块100的控制端(栅极g)和补偿模块300的第二端(第一节点n1)之间，以及设置第一存储模块500位于参考电压信号vref和补偿模块300的第二端(第一节点n1)之间。这样，驱动模块100的控制端(栅极g)只设置有一个漏电流通道，该通道连接驱动模块100的控制端和第二端，该通道由第一发光控制信号控制的漏电抑制模块400与补偿模块300构成。其中，只有当补偿模块300的第二端(第一节点n1)电位大幅漂移后漏电抑制模块400才会产生较大的漏电流，驱动模块100的控制端(栅极g)电位才会漂移。并且在本发明实施例中，驱动模块100的控制端(栅极g)电位与补偿模块300的第二端(第一节点n1)的电位接近，使得漏电抑制模块400的漏电流较小，减少了这个唯一漏电通道的漏电流大小，因此驱动模块100的控制端(栅极g)的电位更加稳定，实现了高电流保持率，显示面板的闪烁现象得到改善。
66.与现有技术相比，本发明实施例对驱动模块100的控制端(栅极g)的复位路径和复位方法进行了突破性的改进，采用第一存储模块500取代了复位驱动模块100的控制端(栅极g)的双栅晶体管，且第一存储模块500和漏电抑制模块400组合，有效地抑制了驱动模块100的控制端(栅极g)的漏电，有利于实现低帧频下的高质量显示，从而有利于实现兼顾低功耗和高显示品质的效果。
67.以及，在实现上述有益效果的同时，本发明实施例所提供的像素电路能够在初始化阶段，在驱动模块100的第一端和第二端分别接入不同电压的情况下，例如，驱动模块100的第一端接入第一电源信号，第二端接入第二电源信号，驱动模块100导通，有较大电流流过，在对驱动模块100的控制端(栅极g)进行初始化的同时有利于改善驱动模块100的偏压状态，从而有利于改善残影的问题。
68.下面对驱动模块100的第一端和第二端分别接入不同电压、驱动模块100产生较大电流的情况进行具体说明。
69.继续参见图5，在上述各实施例的基础上，可选地，像素电路还包括：第一发光控制模块700、第二发光控制模块800和初始化模块900。第一发光控制模块700包括控制端、第一端和第二端，第一发光控制模块700的第一端与驱动模块100的第一端(第二节点n2)电连接，第一发光控制模块700的第二端接入第一电源信号vdd，第一发光控制模块700的控制端接入第二发光控制信号em。第二发光控制模块800包括控制端、第一端和第二端，第二发光控制模块800的控制端接入第二发光控制信号em，第二发光控制模块800的第一端与驱动模块100的第二端(第三节点n3)电连接，第二发光控制模块800的第二端与发光器件oled电连接。其中，发光器件oled包括阳极和阴极。示例性地，第二发光控制模块800的第二端与发光器件oled的阳极电连接，发光器件oled的阴极接入第二电源信号vss。
70.初始化模块900包括控制端、第一端和第二端，初始化模块900的控制端接入第二扫描信号s2，初始化模块900的第一端与第二发光控制模块800的第二端电连接，初始化模块900的第二端接入初始化信号。优选地，参考电压信号vref复用为初始化信号。
71.其中，在初始化阶段，漏电抑制模块400和补偿模块300导通，驱动模块100构成二极管连接方式。以及，第一发光控制模块700、第二发光控制模块800和初始化模块900同时导通。第一电源信号vdd经第一发光控制模块700写入驱动模块100的第一端(第二节点n2)，第二电源信号vss经第二发光控制模块800写入驱动模块100的第二端(第三节点n3)，驱动模块100导通，产生大电流。该电流通过初始化模块900流出，不会流经发光器件oled，从而既能够对发光器件oled的阳极进行初始化，又避免了发光器件oled在初始化阶段导通。
72.由此可见，本发明实施例提供的像素电路实现了，在初始化阶段控制驱动模块产生大电流，产生的大电流经初始化模块900流出，在对驱动模块100的控制端(栅极g)和发光器件oled的阳极进行初始化的同时，有利于改善驱动模块100的偏压状态，从而有利于改善残影的问题。
73.继续参见图5，在上述各实施例的基础上，可选地，像素电路还包括第二存储模块600。第二存储模块600包括第一端和第二端，第二存储模块600的第一端与驱动模块100的控制端(栅极g)电连接，第二存储模块600的第二端接入第一电源信号vdd。第二存储模块600具有存储电位的功能，用于在发光阶段维持驱动模块100的控制端的电位不变。这样，第一存储模块500和第二存储模块600相互配合，第一存储模块500维持第一节点n1的电位不变，第二存储模块600维持驱动模块100的控制端(栅极g)的电位不变，使得第一节点n1和栅极g的电位保持相等，从而进一步有利于降低驱动模块100的控制端(栅极g)的漏电，实现高电流保持率，改善显示面板的闪烁现象。
74.图6为本发明实施例提供的另一种像素电路的结构示意图。参见图6，在上述各实施例的基础上，本发明实施例对各模块中晶体管的设置方式进行了进一步限定。
75.在本发明的一种实施方式中，可选地，补偿模块300包括第一晶体管m1。第一晶体管m1的第一极与驱动模块100的第二端(第三节点n3)电连接，第一晶体管m1的第二极与漏电抑制模块400的第二端(第一节点n1)电连接，第一晶体管m1的栅极接入第一发光控制信号emb。本发明实施例设置补偿模块300仅包括一个晶体管，电路结构简单，易于实现。
76.继续参见图6，在本发明的一种实施方式中，可选地，漏电抑制模块400包括第二晶体管m2。第二晶体管m2的第一极与驱动模块100的控制端(栅极g)电连接，第二晶体管m2的第二极与补偿模块300的第二端(第一节点n1)电连接，第二晶体管m2的栅极接入第一发光控制信号emb。本发明实施例设置漏电抑制模块400仅包括一个晶体管，电路结构简单，易于实现。
77.继续参见图6，在本发明的一种实施方式中，可选地，数据写入模块200包括第三晶体管m3。第三晶体管m3的第一极与驱动模块100的第一端(第二节点n2)电连接，第三晶体管m3的第二极接入数据信号data，第三晶体管m3的栅极接入第一扫描信号s1。本发明实施例设置数据写入模块200仅包括一个晶体管，使得像素电路所需要的晶体管的数量较少。
78.继续参见图6，在本发明的一种实施方式中，可选地，第一发光控制模块700包括第五晶体管m5。第五晶体管m5的第一极与驱动模块100的第一端(第二节点n2)电连接，第五晶体管m5的第二极接入第一电源信号vdd，第五晶体管m5的栅极接入第二发光控制信号em。本发明实施例设置第一发光控制模块700仅包括一个晶体管，电路结构简单，易于实现。
79.继续参见图6，在本发明的一种实施方式中，可选地，第二发光控制模块800包括第六晶体管m6。第六晶体管m6的第一极与驱动模块100的第二端电连接，第六晶体管m6的第二
极与发光器件oled电连接，第六晶体管m6的栅极接入第二发光控制信号em。本发明实施例设置第二发光控制模块800仅包括一个晶体管，电路结构简单，易于实现。
80.继续参见图6，在本发明的一种实施方式中，可选地，初始化模块900包括第七晶体管m7。第七晶体管m7的第一极与第二发光控制模块800的第二端电连接，第七晶体管m7的第二极接入初始化信号，第七晶体管m7的栅极接入第二扫描信号s2。本发明实施例设置初始化模块900仅包括一个晶体管，电路结构简单，易于实现。
81.继续参见图6，在本发明的一种实施方式中，可选地，第一存储模块500包括第一电容c1。第一电容c1的第一极与补偿模块300的第二端(第一节点n1)电连接，第一电容c1的第二极接入参考电压信号vref。本发明实施例设置第一存储模块500仅包括一个电容，电路结构简单，易于实现。
82.继续参见图6，在本发明的一种实施方式中，可选地，第二存储模块600包括第二电容c2。第二电容c2的第一极与驱动模块100的控制端(栅极g)电连接，第二电容c2的第二极接入第一电源信号vdd。本发明实施例设置第二存储模块600仅包括一个电容，电路结构简单，易于实现。
83.需要说明的是，图6中示例性地示出了像素电路中的各晶体管均为p型晶体管，由ltps工艺制备而成，这并非对本发明的限定。在其他实施例中，还可以设置像素电路中的部分或全部晶体管为n型晶体管，在实际应用中可以根据需要进行设定。
84.还需要说明的是，图6中示例性地示出了第一晶体管m1和第二晶体管m2均为单栅晶体管，并非对本发明的限定。在其他实施例中，还可以设置第一晶体管m1和/或第二晶体管m2为双栅晶体管。
85.图7为本发明实施例提供的又一种像素电路的结构示意图。参见图7，与上述各实施例不同的是，数据写入模块200还包括同步控制端，同步控制端接入第一发光控制信号emb，数据写入模块200在第一扫描信号s1和第一发光控制信号emb的共同控制下传输数据信号data。优选地，数据写入模块200还包括第四晶体管m4。第四晶体管m4的栅极接入第一发光控制信号emb；第四晶体管m4串联连接于第三晶体管m3的第一极和驱动模块100的第一端(第二节点n2)之间。本发明实施例这样设置的原因在于，在不影响像素电路的其他功能的前提下，减少版图过孔数量。具体说明如下：
86.图8为图7中所示像素电路的版图示意图。结合图7和图8，像素电路的版图包括沿第一方向x延伸且位于第一金属层的第一扫描线、第一发光控制信号线、第二发光控制信号线和第二扫描线。其中，第一扫描线传输第一扫描信号s1，第一发光控制信号线传输第一发光控制信号emb，第二发光控制信号线传输第二发光控制信号em，第二扫描线传输第二扫描信号s2。
87.像素电路的版图还包括沿第一方向x延伸且位于第二金属层的参考电压信号线，参考电压信号线传输参考电压信号vref。
88.像素电路的版图还包括沿第二方向y延伸且位于第三金属层的数据线和第一电源信号线。其中，数据线传输数据信号data，第一电源信号线传输第一电源信号vdd。
89.像素电路的版图还包括位于有源层的半导体图案，半导体图案与位于第一金属层的各信号线交叉的位置形成晶体管。具体地，半导体图案中s形的部分与第一金属层交叉形成驱动晶体管md。
90.半导体图案与第一扫描线交叉的位置形成第三晶体管m3。第一扫描线与半导体图案交叉的部分为第三晶体管m3的栅极，即第三晶体管m3的栅极与第一扫描线电连接。半导体图案位于第一扫描线两侧的部分为第三晶体管的第一极和第二极，第三晶体管m3的第二极通过过孔110连接至数据线，第三晶体管m3的第一极与第四晶体管m4的第二极电连接。
91.同样地，半导体图案与第一发光控制信号线交叉的位置形成第四晶体管m4、第二晶体管m2和第一晶体管m1。其中，第四晶体管m4的栅极与第一发光控制信号线电连接，第四晶体管m4的第一极与驱动晶体管md的第一极电连接，第四晶体管m4的第二极与第三晶体管m3的第一极电连接。第一晶体管m1的栅极与第一发光控制信号线电连接，第一晶体管m1的第一极与驱动晶体管md的第二极电连接，第一晶体管m1的第二极与第二晶体管m2的第二极电连接。第二晶体管m2的栅极与第一发光控制信号线电连接，第二晶体管m2的第一极通过过孔110和连接线120连接至驱动晶体管md的栅极，第二晶体管m2的第二极与第一晶体管m1的第二极电连接。示例性地，连接线120位于第三金属层。
92.半导体图案与第二发光控制信号线交叉的位置形成第五晶体管m5和第六晶体管m6。第五晶体管m5的栅极与第二发光控制信号线电连接，第五晶体管m5的第一极与驱动晶体管md的第一极电连接，第五晶体管m5的第二极通过过孔110连接至第一电源信号线。第六晶体管m6的栅极与第二发光控制信号线电连接，第六晶体管m6的第一极与驱动晶体管md的第二极电连接，第六晶体管m6的第二极通过过孔110与发光器件的阳极130电连接。
93.半导体图案与第二扫描线交叉的位置形成第七晶体管m7。第七晶体管m7的栅极与第二扫描线电连接，第七晶体管m7的第一极与第六晶体管m6的第二极电连接，第七晶体管m7的第二极通过过孔110和连接线120连接至参考电压信号线。
94.驱动晶体管md的栅极作为第二电容c2的第一极的极板，第二电容c2的第二极的极板可以设置于第三金属层，直接与第一电源信号线电连接；第二电容c2的第二极的极板还可以设置于第二金属层，通过设置过孔110余第一电源信号线电连接。
95.第一电容c1的第一极的极板位于第二金属层，通过过孔110和连接线120连接至第一晶体管m1的第二极。第一电容c1的第二极的极板位于第三金属层，通过过孔110和连接线120连接至参考电压信号线。或者，第一电容c1的第一极的极板位于第三金属层，通过过孔110和连接线120连接至第一晶体管m1的第二极。第一电容c1的第二极的极板位于第二金属层，直接连接至参考电压信号线。
96.因此，由图8所示的版图可以看出，在第三晶体管m3的下部，半导体图案与第一发光控制信号线天然形成第四晶体管m4，且第四晶体管m4的存在不会影响像素电路的功能。然而，若不设置m4，需要将半导体图案打断并设置过孔和连接线，以使半导体图案跨过第一发光控制信号线；或者将第一发光控制信号线打断并设置过孔和连接线，以使第一发光控制信号线跨过半导体图案。因此，本发明实施例通过在像素电路中增加第四晶体管m4，实现了在不影响像素电路其他功能的前提下，减少了版图过孔数量。
97.由此可见，本发明实施例提供了一种8t2c结构的像素电路，从版图上看，对比图2和图8，相比于现有的7t1c像素电路，本发明实施例提供的8t2c像素电路没有增加新的信号线。对比图4和图8，相比于现有的8t1c电路，本发明实施例提供的8t2c像素电路减少了一条沿第一方向x延伸的信号线，因此，本发明实施例有利于节省布线空间，有利于高ppi(pixels per inch，每英寸所拥有的像素数目)设计。
98.综上所述，与现有技术相比，本发明实施例至少包括以下有益效果：
99.第一、实现了高电流保持率，显示面板的闪烁现象得到改善，有利于实现低帧频下的高质量显示，从而有利于实现兼顾低功耗和高显示品质的效果。
100.第二、在对驱动晶体管md的栅极g进行初始化的同时有利于改善驱动晶体管md的偏压状态，从而有利于改善残影的问题。
101.第三、有利于节省布线空间，有利于实现高ppi设计。
102.本发明实施例还提供了一种显示面板。该显示面板包括如本发明任意实施例所提供的像素电路，具备相应的有益效果，不再赘述。
103.本发明实施例还提供了一种像素电路的驱动方法，该驱动方法可适用于本发明任意实施例所提供的像素电路，并具备相应的有益效果。图9为本发明实施例提供的一种像素电路的驱动方法的流程示意图。结合图7和图9，像素电路的驱动方法包括：
104.s110、在初始化阶段，第一发光控制信号emb控制补偿模块300和漏电抑制模块400导通，以在驱动模块100的第一端和第二端分别接入不同电压的情况下，使驱动模块100导通，进行初始化。
105.s120、在数据写入阶段，第一发光控制信号emb控制补偿模块300和漏电抑制模块400导通，第一扫描信号s1控制数据写入模块200导通，以使数据信号data写入驱动模块100的控制端；第一存储模块500的第一端和驱动模块100的控制端的电位相等，且第一存储模块500的第一端和第二端形成压差。
106.s130、在发光阶段，第一发光控制信号emb控制补偿模块300和漏电抑制模块400断开，第一扫描信号s1控制数据写入模块200断开，第一存储模块500维持其第一端和第二端的压差不变，以使漏电抑制模块400的第一端和第二端的电位相等。
107.在上述实施例的基础上，可选地，初始化阶段包括第一初始化子阶段和第二初始化子阶段。
108.在第一初始化子阶段，第一发光控制信号emb控制补偿模块300和漏电抑制模块400导通，第二发光控制信号em控制第一发光控制模块700和第二发光控制模块800导通，第二扫描信号s2控制初始化模块900导通，以使驱动模块100导通，产生的驱动电流经初始化模块900流出。其中，驱动模块100导通，有较大电流流过，在对驱动模块100的控制端(栅极g)进行初始化的同时有利于改善驱动模块100的偏压状态，从而有利于改善残影的问题。
109.在第二初始化子阶段，第二发光控制信号em控制第一发光控制模块700和第二发光控制模块800断开；参考电压信号vref继续对发光器件oled的阳极进行初始化。
110.图10为本发明实施例提供的一种像素电路的驱动时序示意图。下面结合图7和图10对像素电路的驱动过程进行说明。
111.在第一初始化子阶段t11，第二扫描信号s2、第一发光控制信号emb和第二发光控制信号em为低电平，第一晶体管m1、第二晶体管m2、第五晶体管m5、第六晶体管m6和第七晶体管m7导通，驱动晶体管md的栅极g和发光器件oled的阳极被同时复位，驱动晶体管md的栅极g写入参考电压信号vref，此时驱动晶体管md有较大电流流过，有利于改善驱动晶体管md的偏压状态，从而改善残影问题。
112.在第二初始化子阶段t12，与第一初始化阶段t11不同的是，第二发光控制信号em由低电平变为高电平，第五晶体管m5和第六晶体管m6断开，驱动晶体管md不再产生大电流。
栅极g的电位由第一电容c1保持，参考电压信号vref继续对发光器件oled的阳极进行初始化。
113.在数据写入阶段t2，第二扫描信号s2为高电平，第七晶体管m7断开。第一扫描信号s1和第一发光控制信号emb为低电平，第三晶体管m3、第四晶体管m4、第一晶体管m1和第二晶体管m2导通，数据信号data经过第三晶体管m3、第四晶体管m4、驱动晶体管md、第一晶体管m1和第二晶体管m2写入栅极g和第一节点n1，即写入第一电容c1和第二电容c2。由于参考电压信号vref低于数据信号data的电压，因此在数据写入阶段t2，栅极g的电位逐渐升高。
114.在发光阶段t3，第一扫描信号s1和第一发光控制信号emb为高电平，第三晶体管m3、第四晶体管m4、第一晶体管m1和第二晶体管m2断开。第二发光控制信号em为低电平，第五晶体管m5和第六晶体管m6导通，发光器件oled被点亮。其间，第一电容c1和第二电容c2将第一节点n1和栅极g的电位锁住。由于第一节点n1和栅极g的电位很接近，所以第二晶体管m2的漏电流很小，因此栅极g的电位更稳定，显示面板的闪烁问题得到改善。
115.继续参见图10，阶段t0为初始状态，可以认为是上一帧的发光阶段。
116.需要说明的是，在图10中示例性地示出了在第二初始化子阶段t12和数据写入阶段t2之间还包括第一过渡阶段。在第一过渡阶段第二扫描信号s2由低电平变为高电平，第一发光控制信号emb由低电平变为高电平，这并非对本发明的限定。在其他实施例中，还可以不设置第一过渡阶段，第二扫描信号s2在数据写入阶段t2由低电平变为高电平，以及第一发光控制信号emb在初始化阶段和数据写入阶段t2保持低电平。
117.在图10中示例性地示出了在数据写入阶段t2和发光阶段t3之间还包括第二过渡阶段。在第二过渡阶段第一扫描信号s1和第一发光控制信号emb由低电平变为高电平，这并非对本发明的限定。在其他实施例中，还可以不设置第二过渡阶段，第一扫描信号s1和第一发光控制信号emb在发光阶段t3由低电平变为高电平。
118.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。