像素驱动电路和显示面板的制作方法

1.本发明涉及显示的技术领域，尤其涉及一种像素驱动电路和显示面板。


背景技术：

2.有源矩阵有机发光二极管(active-matrix organic light emitting diode，amoled)显示面板由于在显示色彩饱和度、功耗和弯折等方面优胜于液晶显示面板，已经广泛应用于显示领域。在amoled显示面板显示的过程中，像素驱动电路驱动发光器件发光。
3.随着显示技术的发展，显示面板支持多种刷新频率的显示模式，以满足人们对显示面板在不同应用场景下的需求。例如，在息屏和电子书等应用场景下，显示面板可以应用于低刷新频率的显示模式，以在满足显示的需求的基础上降低显示面板的耗电量。在游戏和影视的等动态画面显示的应用场景下，显示面板可以应用于高刷新频率的显示模式，以满足显示的需求。当显示面板的刷新频率比较高时，像素驱动电路的一帧时间比较短。当像素驱动电路的一帧时间包括阈值补偿阶段时，使得阈值补偿阶段的时长比较短，容易导致像素驱动电路的阈值补偿时间不足，使得像素驱动电路的阈值补偿效果不佳，进而导致显示面板的亮度均一性比较差。


技术实现要素：

4.本发明提供一种像素驱动电路和显示面板，以提高像素驱动电路的阈值补偿效果，提高显示面板的亮度均一性。
5.第一方面，本发明实施例提供了一种像素驱动电路，包括驱动模块、发光模块、第一初始化模块、数据写入模块、阈值补偿模块、存储模块、补偿延续模块、发光控制模块和第二初始化模块；
6.所述第一初始化模块与所述发光模块连接，所述第一初始化模块用于在初始化阶段对所述发光模块进行初始化；所述第二初始化模块与所述驱动模块的控制端连接，所述第二初始化模块用于在所述初始化阶段对所述驱动模块的控制端进行初始化；所述数据写入模块与所述驱动模块的第二端和所述补偿延续模块连接，所述阈值补偿模块连接于所述驱动模块的第一端和控制端之间，所述数据写入模块用于在数据写入阶段将数据电压通过所述阈值补偿模块写入所述驱动模块的控制端和所述补偿延续模块；所述存储模块连接于所述驱动模块的控制端和所述第一初始化模块之间，所述存储模块用于存储所述驱动模块的控制端电位；所述第一初始化模块还用于钳位所述存储模块的电位；所述补偿延续模块用于在补偿延续阶段对所述驱动模块的控制端进行阈值补偿；所述发光控制模块连接于第一电源信号输入端和所述发光模块之间，所述发光控制模块用于在发光阶段导通所述第一电源信号输入端和所述发光模块之间的通路；所述驱动模块用于在所述发光阶段向所述发光模块提供驱动电流，所述发光模块响应所述驱动电流发光。
7.可选地，所述补偿延续模块包括第一存储电容；
8.所述第一存储电容的第一极与第一电压输入端连接，所述第一存储电容的第二极
与所述驱动模块的第二端连接；
9.优选地，所述第一电源信号输入端复用为所述第一电压输入端。
10.可选地，所述数据写入模块包括第一晶体管，所述阈值补偿模块包括第二晶体管，所述驱动模块包括驱动晶体管，所述第一初始化模块包括第三晶体管；
11.所述第一晶体管的第一极与数据信号输入端连接，所述第一晶体管的第二极与驱动晶体管的第二极和所述补偿延续模块的第二端连接，所述第一晶体管的栅极与第一扫描信号输入端连接，所述第二晶体管的第一极与所述驱动晶体管的第一极连接，所述第二晶体管的第二极与所述驱动晶体管的栅极和所述存储模块的第一端连接，所述第二晶体管的栅极与第二扫描信号输入端连接，所述第三晶体管的第一极与第一初始化信号输入端连接，所述第三晶体管的第二极与所述存储模块的第二端和所述发光模块的阳极连接，所述第三晶体管的栅极与第三扫描信号输入端连接；所述第二扫描信号输入端提供的第二扫描信号的有效电平时长大于所述第一扫描信号输入端提供的第一扫描信号的有效电平时长。
12.可选地，所述发光控制模块包括第四晶体管和第五晶体管；
13.所述第四晶体管的第一极与所述第一电源信号输入端连接，所述第四晶体管的第二极与所述驱动模块的第一极连接，所述第四晶体管的栅极与第一发光控制信号输入端连接，所述第五晶体管的第一极与所述驱动模块的第二极连接，所述第五晶体管的第二极与所述发光模块的阳极连接，所述第五晶体管的栅极与第二发光控制信号输入端连接，所述发光模块的阴极与第二电源信号输入端连接；
14.优选地，所述第一发光控制信号输入端提供的第一发光控制信号在所述发光阶段控制所述第四晶体管导通，所述第二发光控制信号输入端提供的第二发光控制信号在所述初始化阶段和所述发光阶段控制所述第五晶体管导通。
15.可选地，像素驱动电路还包括第三初始化模块；
16.所述第三初始化模块与所述驱动模块的第二端连接，所述第三初始化模块用于在初始化阶段对所述驱动模块的第二端进行初始化。
17.可选地，所述第三初始化模块包括第六晶体管，所述第六晶体管的第一极与第二初始化信号输入端连接，所述第六晶体管的第二极与所述驱动模块的第二端连接，所述第六晶体管的栅极与第四扫描信号输入端连接。
18.可选地，像素驱动电路还包括第七晶体管；
19.所述第七晶体管的第一极与所述发光模块的阳极连接，所述第七晶体管的第二极与第三初始化信号输入端连接，所述第七晶体管的栅极与所述第四扫描信号输入端连接。
20.可选地，所述第二初始化信号输入端复用为所述第三初始化信号输入端。
21.可选地，所述第二初始化模块包括第八晶体管，所述第八晶体管的第一极与第四初始化信号输入端连接，所述第八晶体管的第二极与所述驱动模块的控制端连接，所述第八晶体管的栅极与第五扫描信号输入端连接。
22.第二方面，本发明实施例还提供了一种显示面板，包括第一方面所述的像素驱动电路。
23.本发明实施例的技术方案，通过数据写入模块在数据写入阶段将数据电压写入至驱动模块和补偿延续模块，然后在补偿延续阶段，补偿延续模块可以将数据电压继续写入驱动模块，从而可以在像素驱动电路工作在高刷新频率时，在不影响数据写入阶段时长的
基础上，增加了像素驱动电路的阈值补偿时间，从而可以改善像素驱动电路的阈值补偿效果，提高了显示面板的亮度均一性。
附图说明
24.图1为现有技术提供的一种像素驱动电路的结构示意图；
25.图2为本发明实施例提供的一种像素驱动电路的结构示意图；
26.图3为本发明实施例提供的另一种像素驱动电路的结构示意图；
27.图4为本发明实施例提供的另一种像素驱动电路的结构示意图；
28.图5为图4提供的像素驱动电路对应的一种时序图；
29.图6为本发明实施例提供的另一种像素驱动电路的结构示意图；
30.图7为图6提供的像素驱动电路对应的一种时序图；
31.图8为本发明实施例提供的另一种像素驱动电路的结构示意图；
32.图9为本发明实施例提供的另一种像素驱动电路的结构示意图；
33.图10为本发明实施例提供的另一种像素驱动电路的结构示意图；
34.图11为图10提供的像素驱动电路对应的一种时序图；
35.图12为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
36.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
37.图1为现有技术提供的一种像素驱动电路的结构示意图。如图1所示，该像素驱动电路包括驱动晶体管mdr、数据写入晶体管m1、阈值补偿晶体管m2、第一发光控制晶体管m3、第二发光控制晶体管m4、阳极初始化晶体管m5、存储电容cst和发光器件d1。驱动晶体管mdr、数据写入晶体管m1、阈值补偿晶体管m2、第一发光控制晶体管m3、第二发光控制晶体管m4、阳极初始化晶体管m5示例性地示出了均为n型晶体管，其具体连接关系如图1所示。在像素驱动电路工作的过程中，在初始化阶段，阈值补偿晶体管m2、第一发光控制晶体管m3和阳极初始化晶体管m5导通，第一电压输入端vdd提供的第一电压通过阈值补偿晶体管m2写入驱动晶体管mdr的栅极，实现驱动晶体管mdr的栅极初始化，使得驱动晶体管mdr导通。同时初始化电压通过阳极初始化晶体管m5写入发光器件d1的阳极，实现发光器件d1的阳极初始化。在数据写入阶段，驱动晶体管mdr为导通状态，数据写入晶体管m1、阈值补偿晶体管m2和阳极初始化晶体管m5为导通状态，数据电压vdata通过数据写入晶体管m1、驱动晶体管mdr和阈值补偿晶体管m2写入驱动晶体管mdr的栅极，实现数据电压vdata的写入以及驱动晶体管mdr的阈值补偿，存储电容cst维持驱动晶体管mdr的栅极电位。同时存储电容cst的另一端维持初始化电压。在发光阶段，第一发光控制晶体管m3和第二发光控制晶体管m4导通，驱动晶体管mdr根据第一电压输入端vdd提供的第一电压和栅极电位形成驱动电流，并通过第二发光控制晶体管m4传输至发光器件d1的阳极，驱动发光器件d1发光。
38.在像素驱动电路的数据写入阶段，需要比较长的时间以完成驱动晶体管mdr的阈值补偿。当像素驱动电路工作在高刷新频率时，像素驱动电路工作的各个阶段的时间比较
短，使得像素驱动电路的数据写入阶段的时长无法满足驱动晶体管mdr的阈值补偿所需的时间，导致像素驱动电路的阈值补偿效果比较差，进而导致显示面板的亮度均一性比较差。
39.针对上述技术问题，本发明实施例提供了一种像素驱动电路。图2为本发明实施例提供的一种像素驱动电路的结构示意图。如图2所示，该像素驱动电路包括驱动模块10、发光模块20、第一初始化模块30、数据写入模块40、阈值补偿模块50、存储模块60、补偿延续模块70、发光控制模块80和第二初始化模块90；第一初始化模块30与发光模块20连接，第一初始化模块30用于在初始化阶段对发光模块20进行初始化；第二初始化模块90与驱动模块10的控制端连接，第二初始化模块90用于在初始化阶段对驱动模块10的控制端进行初始化；数据写入模块40与驱动模块10的第二端和补偿延续模块70连接，阈值补偿模块50连接于驱动模块10的第一端和控制端之间，数据写入模块40用于在数据写入阶段将数据电压通过阈值补偿模块50写入驱动模块10的控制端和补偿延续模块70；存储模块60连接于驱动模块10的控制端和第一初始化模块30之间，存储模块60用于存储驱动模块10的控制端电位；第一初始化模块30还用于钳位存储模块60的电位；补偿延续模块70用于在补偿延续阶段对驱动模块10的控制端进行阈值补偿；发光控制模块80连接于第一电源信号输入端vdd和发光模块20之间，发光控制模块80用于在发光阶段导通第一电源信号输入端vdd和发光模块20之间的通路；驱动模块10用于在发光阶段向发光模块20提供驱动电流，发光模块20响应驱动电流发光。
40.具体地，第一初始化模块30与发光模块20连接，第一初始化模块30可以接收第一初始化信号，在第一初始化模块30为通路状态下，第一初始化模块30将第一初始化信号传输至发光模块20，对发光模块20进行初始化，避免了像素驱动电路在初始化阶段的“偷亮”问题以及驱动发光模块20发光时的残影现象。同时，第一初始化信号可以为固定电位的信号。第一初始化模块30与存储模块60的第二端连接，当第一初始化模块30输出第一初始化信号时，可以固定存储模块60的第二端电位，有利于存储模块60在像素驱动电路的后续工作过程中保证阈值补偿的准确性。第二初始化模块90与驱动模块10的控制端连接，第二初始化模块90可以接收一初始化信号，在第二初始化模块90为通路状态下，将该初始化信号传输至驱动模块10的控制端，对驱动模块10的控制端进行初始化，改善上一帧的数据电压对当前帧的影响，同时使得驱动模块10处于导通状态。数据写入模块40与驱动模块10的第二端和补偿延续模块70的第二端连接，补偿延续模块70的第一端接入固定电位，阈值补偿模块50连接于驱动模块10的第一端和控制端之间，存储模块60的第一端与驱动模块10的控制端连接。在数据写入阶段，数据写入模块40和阈值补偿模块50处于通路状态，数据写入模块40将数据电压写入补偿延续模块70，补偿延续模块70存储数据电压。同时将数据电压通过驱动模块10和阈值补偿模块50写入驱动模块10的控制端，实现数据电压的写入和驱动模块10的阈值补偿。在补偿延续阶段，数据写入模块40处于断路状态，使得数据写入阶段满足像素驱动电路的工作频率要求，阈值补偿模块50维持通路状态，补偿延续模块70存储的数据电压通过驱动模块10和阈值补偿模块50继续写入驱动模块10的控制端，可以持续数据电压的写入和驱动模块10的阈值补偿，增加了驱动模块10的阈值补偿时间，从而可以在像素驱动电路工作在高刷新频率时，在不影响数据写入阶段时长的基础上，增加了像素驱动电路的阈值补偿时间，从而可以改善像素驱动电路的阈值补偿效果，提高了显示面板的亮度均一性。同时存储模块60存储两端的电位差。发光控制模块80连接于第一电源信号输入端
vdd和发光模块20之间，在发光阶段，发光控制模块80导通第一电源信号输入端vdd和发光模块20之间的通路，使得驱动模块10根据存储模块60两端的电位差形成的驱动电流传输至发光模块20，发光模块20响应驱动电流发光。
41.本实施例的技术方案，通过数据写入模块在数据写入阶段将数据电压写入至驱动模块和补偿延续模块，然后在补偿延续阶段，补偿延续模块可以将数据电压继续写入驱动模块，从而可以在像素驱动电路工作在高刷新频率时，在不影响数据写入阶段时长的基础上，增加了像素驱动电路的阈值补偿时间，从而可以改善像素驱动电路的阈值补偿效果，提高了显示面板的亮度均一性。
42.图3为本发明实施例提供的另一种像素驱动电路的结构示意图。如图3所示，补偿延续模块70包括第一存储电容c1；第一存储电容c1的第一极与第一电压输入端v1连接，第一存储电容c1的第二极与驱动模块10的第二端连接。
43.具体地，第一电压输入端v1提供的第一电压v1可以为具有固定电位的电压信号。第一存储电容c1的第一极与第一电压输入端v1连接，使得第一存储电容c1的第一极电位固定。第一存储电容c1的第二极与驱动模块10的第二端连接，即与数据写入模块40连接。在数据写入阶段，数据写入模块40提供的数据电压写入第一存储电容c1的第二极，使得第一存储电容c1可以存储数据电压。然后在补偿延续阶段，数据写入模块40处于断路状态，使得数据写入阶段满足像素驱动电路的工作频率要求，同时阈值补偿模块50维持通路状态，第一存储电容c1存储的数据电压通过驱动模块10和阈值补偿模块50继续写入驱动模块10的控制端，可以持续数据电压的写入和驱动模块10的阈值补偿，增加了驱动模块10的阈值补偿时间，从而可以在像素驱动电路工作在高刷新频率时，在不影响数据写入阶段时长的基础上，增加了像素驱动电路的阈值补偿时间，从而可以改善像素驱动电路的阈值补偿效果，提高了显示面板的亮度均一性。
44.需要说明的是，图3中示例性地示出了补偿延续模块70包括第一存储电容c1。在其他实施例中，补偿延续模块70还可以包括多个电容，以满足数据电压存储所需的电容值。或者，在其他实施例中，补偿延续模块70还可以包括其他具有存储功能的元件，此处不做限定。
45.可选地，继续参考图3，第一电源信号输入端vdd复用为所述第一电压输入端v1。
46.具体地，第一电源信号输入端vdd提供的第一电源信号为电位固定的信号。通过设置第一电源信号输入端vdd复用为第一电压输入端v1，在第一电源信号输入端vdd提供的第一电源信号可以固定第一存储电容c1的第一极电位的基础上，可以避免额外设置第一电压输入端v1，从而可以避免在显示面板上额外设置走线用于传输第一电压，有利于简化显示面板上的布线设计。
47.需要说明的是，在其他实施例中，还可以采用显示面板上其他具有固定电位的常规走线用于提供电压至第一电压输入端v1，例如，显示面板上还设置有初始化信号线，用于提供初始化信号。该初始化信号具有固定电位，此时初始化信号线可以用于为第一电压输入端v1提供固定电位，此处不做限定。
48.图4为本发明实施例提供的另一种像素驱动电路的结构示意图。如图4所示，数据写入模块40包括第一晶体管t1，阈值补偿模块50包括第二晶体管t2，驱动模块10包括驱动晶体管tdr，第一初始化模块30包括第三晶体管t3；第一晶体管t1的第一极与数据信号输入
端vdata连接，第一晶体管t1的第二极与驱动晶体管tdr的第二极和补偿延续模块70的第二端连接，第一晶体管t1的栅极与第一扫描信号输入端s1连接，第二晶体管t2的第一极与驱动晶体管tdr的第一极连接，第二晶体管t2的第二极与驱动晶体管tdr的栅极和存储模块60的第一端连接，第二晶体管t2的栅极与第二扫描信号输入端s2连接，第三晶体管t3的第一极与第一初始化信号输入端vref1连接，第三晶体管t3的第二极与存储模块60的第二端和发光模块20的阳极连接，第三晶体管t3的栅极与第三扫描信号输入端s3连接；第二扫描信号输入端s2提供的第二扫描信号的有效电平时长大于第一扫描信号输入端s1提供的第一扫描信号的有效电平时长。
49.具体地，图4中示例性地示出了第一晶体管t1、第二晶体管t2、第三晶体管t3和驱动晶体管tdr均为n型晶体管。当第一扫描信号输入端s1提供的第一扫描信号为高电平时，第一晶体管t1导通。同理，当第二扫描信号输入端s2提供的第二扫描信号为高电平时，第二晶体管t2导通。第三扫描信号输入端s3提供的第三扫描信号为高电平时，第三晶体管t3导通。继续参考图4，补偿延续模块70的第一端与第一电压输入端v1连接，第一电压输入端v1提供的第一电压固定补偿延续模块70的第一端电位。存储模块60可以包括第二存储电容c2。存储模块60的第一端与驱动晶体管tdr的栅极连接，用于存储驱动晶体管tdr栅极的电位。发光模块20可以为发光器件e1。图5为图4提供的像素驱动电路对应的一种时序图。其中，s1为第一扫描信号的一种时序，s2为第二扫描信号的一种时序，s3为第三扫描信号的一种时序。以下结合图4和图5说明像素驱动电路的工作过程。
50.在初始化阶段t11，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为高电平，第一晶体管t1和第二晶体管t2关断，第三晶体管t3导通，第一初始化信号输入端vref1提供的第一初始化信号通过第三晶体管t3传输至存储模块60的第二端和发光模块20的阳极，对发光模块20进行初始化，以及固定存储模块60的第二端电位。同时，第二初始化模块90对驱动模块10的控制端进行初始化。
51.在数据写入阶段t12，第一扫描信号为高电平，第二扫描信号为高电平，第三扫描信号为高电平，第一晶体管t1、第二晶体管t2和第三晶体管t3导通，数据信号输入端vdata提供的数据电压通过第一晶体管t1写入补偿延续模块70的第二端，补偿延续模块70存储数据电压。同时第一晶体管t1将数据电压通过驱动晶体管tdr和第二晶体管t2写入驱动晶体管tdr的栅极，实现数据电压的写入和驱动晶体管tdr的阈值补偿。存储模块60存储驱动晶体管tdr的栅极电位。由于存储模块60的第二端电位为第一初始化信号，即存储模块60的第二端电位固定，可以保证存储模块60存储驱动晶体管tdr的栅极电位准确性。
52.在补偿延续阶段t13，第一扫描信号为低电平，第二扫描信号为高电平，第三扫描信号为高电平，第一晶体管t1关断，第二晶体管t2和第三晶体管t3导通，第一晶体管t1停止提供数据电压，使得数据电压写入像素驱动电路的过程只在数据写入阶段完成，满足像素驱动电路工作在高刷新频率中数据写入阶段的时间需求。同时第二晶体管t2导通，使得补偿延续模块70存储的数据电压通过驱动晶体管tdr和第二晶体管t2写入驱动晶体管tdr的栅极，可以持续数据电压写入驱动晶体管tdr的栅极，以及驱动晶体管tdr的阈值补偿过程，增加了驱动晶体管tdr的阈值补偿时间，从而可以在像素驱动电路工作在高刷新频率时，在不影响数据写入阶段时长的基础上，增加了像素驱动电路的阈值补偿时间，从而可以改善像素驱动电路的阈值补偿效果，提高了显示面板的亮度均一性。
53.另外，继续参考图5，在补偿延续阶段t13之后，还包括过渡阶段。在过渡阶段，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为高电平，第一晶体管t1和第二晶体管t2关断，第三晶体管t3导通，数据写入阶段和补偿延续阶段完成。同时第三晶体管t3导通，保持发光模块20的阳极初始化，以及存储模块60的第二端电位为第一初始化信号，即存储模块60的第二端电位固定。
54.在发光阶段t14，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为低电平，第一晶体管t1、第二晶体管t2和第三晶体管t3关断，第二存储电容c2的第一端为浮动状态。当发光控制模块80导通第一电源信号输入端vdd和发光模块20之间的通路时，第二存储电容c2的第二端电位变化，并根据第二存储电容c2的耦合作用带动第二存储电容c2的第一端电位变化，使得第二存储电容c2两端的电位差保持不变。从而使得驱动晶体管tdr根据第二存储电容c2两端的电位差形成的驱动电流传输至发光器件e1，发光器件e1响应驱动电流发光。
55.示例性地，继续参考图4，发光控制模块80可以包括第四晶体管t4和第五晶体管t5，第四晶体管t4的第一极与第一电源信号输入端vdd连接，第四晶体管t4的第二极与驱动晶体管tdr的第一极连接，第五晶体管t5的第一极与驱动晶体管tdr的第二极连接，第五晶体管t5的第二极与发光模块20的阳极连接，第四晶体管t4和第五晶体管t5的栅极与发光控制信号输入端em连接，发光模块20的阴极与第二电源信号输入端vss连接。图4中示例性地示出了第四晶体管t4和第五晶体管t5为n型晶体管。参考图4和图5，在发光阶段t14，发光控制信号输入端em提供的发光控制信号em为高电平，控制第四晶体管t4和第五晶体管t5导通，使得第二存储电容c2的第二端电位变化，并根据第二存储电容c2的耦合作用带动第二存储电容c2的第一端电位变化，维持第二存储电容c2两端的电位差保持不变。从而使得驱动晶体管tdr根据第二存储电容c2的电位差形成驱动电流，并通过第五晶体管t5传输至发光器件e1的阳极，发光器件e1根据驱动电流发光。
56.需要说明的是，图4中示例性地示出了第一晶体管t1、第二晶体管t2、第三晶体管t3和驱动晶体管tdr均为n型晶体管。在其他实施例中，第一晶体管t1、第二晶体管t2、第三晶体管t3和驱动晶体管tdr还可以为p型晶体管，此时适应性调整第一扫描信号、第二扫描信号和第三扫描信号的时序，此处不做限定。
57.图6为本发明实施例提供的另一种像素驱动电路的结构示意图。如图6所示，发光控制模块包括第四晶体管t4和第五晶体管t5；第四晶体管t4的第一极与第一电源信号输入端vdd连接，第四晶体管t4的第二极与驱动模块10的第一极连接，第四晶体管t4的栅极与第一发光控制信号输入端em1连接，第五晶体管t5的第一极与驱动模块10的第二极连接，第五晶体管t5的第二极与发光模块20的阳极连接，第五晶体管t5的栅极与第二发光控制信号输入端em2连接，发光模块20的阴极与第二电源信号输入端vss连接；第一发光控制信号输入端em1提供的第一发光控制信号在发光阶段控制第四晶体管t4导通，第二发光控制信号输入端em2提供的第二发光控制信号在初始化阶段和发光阶段控制第五晶体管t5导通。
58.具体地，图6中示例性地示出了第四晶体管t4和第五晶体管t5为n型晶体管。当第一发光控制信号输入端em1提供的第一发光控制信号为高电平时，第四晶体管t4导通，当第二发光控制信号输入端em2提供的第二发光控制信号为高电平时，第五晶体管t5导通。在初始化阶段，第三扫描信号为高电平，第二发光控制信号为高电平，第三晶体管t3和第五晶体
管t5导通，第一初始化信号通过第三晶体管t3和第五晶体管t5传输至驱动模块10的第二端，可以对驱动模块10的第二端进行初始化，可以进一步地对驱动模块10进行复位，有利于进一步地改善像素驱动电路驱动发光模块20发光时的残影现象。在发光阶段，第一扫描信号、第二扫描信号和第三扫描信号为低电平，第一发光控制信号为高电平，第二发光控制信号为高电平，第一晶体管t1、第二晶体管t2和第三晶体管t3关断，第二存储电容c2的第一端为浮动状态。第四晶体管t4和第五晶体管t5均导通，第二存储电容c2的第二端电位变化，并根据第二存储电容c2的耦合作用带动第二存储电容c2的第一端电位变化，使得第二存储电容c2两端的电位差保持不变。驱动晶体管tdr根据第二存储电容c2两端的电位差形成驱动电流，并通过第五晶体管t5传输至发光模块20的阳极，发光模块20根据驱动电流发光。其中，发光模块20可以为发光器件e1。
59.其中，显示面板上设置发光控制驱动电路和多行像素驱动电路，发光控制驱动电路包括多级级联的移位寄存器，每级移位寄存器依次输出一级发光控制信号，用于为一行像素驱动电路提供发光控制信号。当一行像素驱动电路对应的发光控制信号为第一发光控制信号时，该行像素驱动电路对应的第二发光控制信号可以为下级移位寄存器输出的发光控制信号，使得第二发光控制信号的有效电平时序滞后第一发光控制信号的有效电平时序，即第二发光控制信号的高电平滞后第一发光控制信号的高电平，从而在初始化阶段，第二发光控制信号为有效电平(即为高电平)，控制第五晶体管t5导通，实现对驱动模块10的第二端的初始化。
60.示例性地，图7为图6提供的像素驱动电路对应的一种时序图。其中，s1为第一扫描信号的一种时序，s2为第二扫描信号的一种时序，s3为第三扫描信号的一种时序，em1为第一发光控制信号输入端em1提供的第一发光控制信号的一种时序，em2为第二发光控制信号输入端em2提供的第二发光控制信号的一种时序。以下结合图6和图7说明像素驱动电路的工作过程。
61.在初始化阶段t21，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为高电平，第一发光控制信号为低电平，第二发光控制信号为高电平，第一晶体管t1、第二晶体管t2和第四晶体管t4关断，第三晶体管t3和第五晶体管t5导通，第一初始化信号输入端vref1提供的第一初始化信号通过第三晶体管t3传输至存储模块60的第二端和发光模块20的阳极，对发光模块20的阳极进行初始化，以及固定存储模块60的第二端电位。第一初始化信号通过第三晶体管t3和第五晶体管t5传输至驱动模块10的第二端，可以对驱动模块10的第二端进行初始化，可以进一步地对驱动模块10进行复位，有利于进一步地改善像素驱动电路驱动发光模块20发光时的残影现象。同时，第二初始化模块90对驱动模块10的控制端进行初始化。
62.在数据写入阶段t22，第一扫描信号为高电平，第二扫描信号为高电平，第三扫描信号为高电平，第一发光控制信号为低电平，第二发光控制信号为低电平，第一晶体管t1、第二晶体管t2和第三晶体管t3导通，第四晶体管t4和第五晶体管t5关断，数据信号输入端vdata提供的数据电压通过第一晶体管t1写入补偿延续模块70的第二端，补偿延续模块70存储数据电压。同时第一晶体管t1将数据电压通过驱动晶体管tdr和第二晶体管t2写入驱动晶体管tdr的栅极，实现数据电压的写入和驱动晶体管tdr的阈值补偿。存储模块60存储驱动晶体管tdr的栅极电位。由于存储模块60的第二端电位为第一初始化信号，即存储模块
60的第二端电位固定，可以保证存储模块60存储驱动晶体管tdr的栅极电位准确性。
63.在补偿延续阶段t23，第一扫描信号为低电平，第二扫描信号为高电平，第三扫描信号为高电平，第一发光控制信号为低电平，第二发光控制信号为低电平，第一晶体管t1、第四晶体管t4和第五晶体管t5关断，第二晶体管t2和第三晶体管t3导通，第一晶体管t1停止提供数据电压，使得数据电压写入像素驱动电路的过程只在数据写入阶段完成，满足像素驱动电路工作在高刷新频率中数据写入阶段的时间需求。同时第二晶体管t2导通，使得补偿延续模块70存储的数据电压通过驱动晶体管tdr和第二晶体管t2写入驱动晶体管tdr的栅极，可以持续数据电压写入驱动晶体管tdr的栅极，以及驱动晶体管tdr的阈值补偿过程，增加了驱动晶体管tdr的阈值补偿时间，从而可以在像素驱动电路工作在高刷新频率时，在不影响数据写入阶段时长的基础上，增加了像素驱动电路的阈值补偿时间，从而可以改善像素驱动电路的阈值补偿效果，提高了显示面板的亮度均一性。
64.另外，继续参考图7，在补偿延续阶段t23之后，还包括过渡阶段。在过渡阶段，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为高电平，第一晶体管t1和第二晶体管t2关断，第三晶体管t3导通，数据写入阶段和补偿延续阶段完成。同时第三晶体管t3导通，保持发光模块20的阳极初始化，以及存储模块60的第二端电位为第一初始化信号，即存储模块60的第二端电位固定。
65.在发光阶段t24，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为低电平，第一发光控制信号为高电平，第二发光控制信号为高电平，第一晶体管t1、第二晶体管t2和第三晶体管t3关断，第二存储电容c2的第一端为浮动状态。第四晶体管t4和第五晶体管t5导通，第二存储电容c2的第二端电位变化，并根据第二存储电容c2的耦合作用带动第二存储电容c2的第一端电位变化，使得第二存储电容c2两端的电位差保持不变。驱动晶体管tdr根据第二存储电容c2两端的电位差形成驱动电流，并通过第五晶体管t5传输至发光模块20的阳极，发光模块20根据驱动电流发光。其中，发光模块20可以为发光器件e1。
66.图8为本发明实施例提供的另一种像素驱动电路的结构示意图。如图8所示，像素驱动电路还包括第三初始化模块100；第三初始化模块100与驱动模块10的第二端连接，第三初始化模块100用于在初始化阶段对驱动模块10的第二端进行初始化。
67.具体地，图8中示例性地示出了发光控制模块80仅用于在发光阶段导通第一电源信号输入端vdd和发光模块20之间的通路，使得驱动晶体管tdr根据存储模块60两端的电位差形成的驱动电流传输至发光模块20，发光模块20响应驱动电流发光。示例性地，发光控制模块80可以包括第四晶体管t4和第五晶体管t5，第四晶体管t4和第五晶体管t5的栅极与发光控制信号输入端em连接。在此基础上，可以设置像素驱动电路包括第三初始化模块100，第三初始化模块100可以接收第二初始化信号，在初始化阶段，第三初始化模块100为通路状态，第三初始化模块100将第二初始化信号传输驱动模块10的第二端，对驱动模块10的第二端进行初始化，可以进一步地对驱动模块10进行复位，有利于进一步地改善像素驱动电路驱动发光模块20发光时的残影现象。由此可知，通过仅用一个发光控制信号输入端em控制发光控制模块80的状态，可以简化发光控制模块80的控制信号。然后通过第三初始化模块100对驱动模块10的第二端进行初始化，保证了像素驱动电路驱动发光模块20发光的效果。
68.另外，一帧时间为显示面板刷新一次所需的时间，即显示面板上从第一行像素驱动电路扫描至最后一行像素驱动电路所需的时间。不同的刷新频率对应的一帧时间不同。例如，当刷新频率为10hz，从显示面板的第一行扫描至最后一行的时长为100ms，即一帧时间为100ms。当刷新频率为120hz时，从显示面板的第一行扫描至最后一行的时长大约为8.3ms，即一帧时间为8.3ms。当像素驱动电路工作在基础刷新频率时，像素驱动电路工作的一帧时间可以包括一个子帧。当像素驱动电路工作在低刷新频率时，像素驱动电路工作的一帧时间可以包括多个子帧，多个子帧分为写入帧和至少一个保持帧，每个子帧对应基础刷新频率的一帧时长。例如，当像素驱动电路工作在10hz时，如果基础刷新频率为120hz，则像素驱动电路工作在10hz时的一帧时间内可以包括12个子帧，第一个子帧作为写入帧，剩余的11个子帧作为保持帧。通过设置第三初始化模块100在写入帧和保持帧的初始化阶段对驱动模块10的第二端进行初始化，改善发光模块20发光时的残影现象，同时可以在写入帧和保持帧的初始化阶段调节驱动模块10的特性，从而减小驱动模块10的特性对发光模块20的发光亮度的影响，改善像素驱动电路在一帧时间内的亮度差异，进而改善了显示面板的闪屏现象。
69.继续参考图8，第三初始化模块100包括第六晶体管t6，第六晶体管t6的第一极与第二初始化信号输入端vref2连接，第六晶体管t6的第二极与驱动模块10的第二端连接，第六晶体管t6的栅极与第四扫描信号输入端s4连接。
70.具体地，图8中示例性地示出了第六晶体管t6为n型晶体管。当第四扫描信号输入端s4提供的第四扫描信号为高电平时，第六晶体管t6导通，第二初始化信号输入端vref2提供的第二初始化信号通过第六晶体管t6写入至驱动晶体管tdr的第二极，对驱动晶体管tdr的第二极进行初始化，可以进一步地对驱动晶体管tdr进行复位，有利于进一步地改善像素驱动电路驱动发光模块20发光时的残影现象。
71.示例性地，在像素驱动电路工作在低刷新频率时，在第一个子帧的初始化阶段，第四扫描信号输入端s4提供的第四扫描信号为高电平，第六晶体管t6导通，第二初始化信号输入端vref2提供的第二初始化信号通过第六晶体管t6传输至驱动晶体管tdr的第二极，对驱动晶体管tdr的第二极进行初始化。在写入帧的数据写入阶段、补偿延续阶段和发光阶段，第四扫描信号为低电平，第六晶体管t6关断。然后在保持帧的初始化阶段，第四扫描信号为高电平，第六晶体管t6导通，将第二初始化信号通过第六晶体管t6传输至驱动晶体管tdr的第二极，对驱动晶体管tdr的第二极进行初始化。
72.图9为本发明实施例提供的另一种像素驱动电路的结构示意图。如图9所示，像素驱动电路还包括第七晶体管t7；第七晶体管t7的第一极与发光模块20的阳极连接，第七晶体管t7的第二极与第三初始化信号输入端vref3连接，第七晶体管t7的栅极与第四扫描信号输入端s4连接。
73.具体地，图9中示例性地示出了第七晶体管t7为n型晶体管。第七晶体管t7与第六晶体管t6的导通状态相同。在写入帧和保持帧的初始化阶段，第四扫描信号输入端s4提供的第四扫描信号为高电平，第七晶体管t7同时导通，第三初始化信号输入端vref3提供的第三初始化信号通过第七晶体管t7传输至发光模块20的阳极，对发光模块20的阳极进行初始化，可以改善像素驱动电路驱动发光模块20发光时的残影现象。
74.可选地，第二初始化信号输入端vref2复用为第三初始化信号输入端vref3。
75.具体地，在发光阶段，发光控制模块80导通驱动模块10与发光模块20之间的通路，使得驱动模块10的第二端电位与发光模块20的阳极电位相同。在初始化阶段，通过第二初始化信号输入端vref2复用为第三初始化信号输入端vref3，使得发光模块20的阳极初始电位与驱动模块10的第二端初始电位相同，在保证像素驱动电路正常工作的基础上，可以减少初始化信号输入端的设置，进而可以减少显示面板上用于提供初始化信号的走线设置，有利于简化显示面板上的布线设计。
76.图10为本发明实施例提供的另一种像素驱动电路的结构示意图。如图10所示，第二初始化模块90包括第八晶体管t8，第八晶体管t8的第一极与第四初始化信号输入端vref4连接，第八晶体管t8的第二极与驱动模块10的控制端连接，第八晶体管t8的栅极与第五扫描信号输入端s5连接。
77.具体地，图10中示例性地示出了第八晶体管t8为n型晶体管。当第五扫描信号输入端s5提供的第五扫描信号为高电平时，第八晶体管t8导通，第四初始化信号输入端vref4提供的第四初始化信号通过第八晶体管t8传输至驱动模块10的控制端，对驱动模块10的控制端进行初始化。
78.图10中示例性地示出了发光控制模块80包括第四晶体管t4和第五晶体管t5，且第四晶体管t4的栅极和第五晶体管t5的栅极均与发光控制信号输入端em连接。图11为图10提供的像素驱动电路对应的一种时序图。其中，s1为第一扫描信号的一种时序，s2为第二扫描信号的一种时序，s3为第三扫描信号的一种时序，s4为第四扫描信号的一种时序，s5为第五扫描信号的一种时序，em为发光控制信号输入端em提供的发光控制信号的一种时序。以下结合图10和图11说明像素驱动电路工作在低刷新频率的工作过程。
79.在写入帧的初始化阶段t31，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为高电平，第四扫描信号为高电平，第五扫描信号为高电平，发光控制信号为低电平，第一晶体管t1、第二晶体管t2、第四晶体管t4和第五晶体管t5关断，第三晶体管t3、第六晶体管t6、第七晶体管t7和第八晶体管t8导通，第一初始化信号输入端vref1提供的第一初始化信号通过第三晶体管t3传输至存储模块60的第二端和发光模块20的阳极，对发光模块20进行初始化，以及固定存储模块60的第二端电位。同时第三初始化信号输入端vref3提供的第三初始化信号同样通过第七晶体管t7传输至发光模块20的阳极，对发光模块20的阳极进行初始化。第二初始化信号输入端vref2提供的第二初始化信号通过第六晶体管t6传输至驱动晶体管tdr的第二极，对驱动晶体管tdr的第二极进行初始化。第四初始化信号输入端ref4提供的第四初始化信号通过第八晶体管t8传输至驱动晶体管tdr的栅极，对驱动晶体管tdr的栅极进行初始化。
80.在写入帧的数据写入阶段t32，第一扫描信号为高电平，第二扫描信号为高电平，第三扫描信号为高电平，第四扫描信号为低电平，第五扫描信号为低电平，发光控制信号为低电平，第一晶体管t1、第二晶体管t2和第三晶体管t3导通，第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和第八晶体管t8关断，数据信号输入端vdata提供的数据电压通过第一晶体管t1写入补偿延续模块70的第二端，补偿延续模块70存储数据电压。同时第一晶体管t1将数据电压通过驱动晶体管tdr和第二晶体管t2写入驱动晶体管tdr的栅极，实现数据电压的写入和驱动晶体管tdr的阈值补偿。存储模块60存储驱动晶体管tdr的栅极电位。由于存储模块60的第二端电位为第一初始化信号，即存储模块60的第二端电位固定，可
以保证存储模块60存储驱动晶体管tdr的栅极电位准确性。
81.在写入帧的补偿延续阶段t33，第一扫描信号为低电平，第二扫描信号为高电平，第三扫描信号为高电平，第四扫描信号为低电平，第五扫描信号为低电平，发光控制信号为低电平，第一晶体管t1、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和第八晶体管t8关断，第二晶体管t2和第三晶体管t3导通，第一晶体管t1停止提供数据电压，使得数据电压写入像素驱动电路的过程只在数据写入阶段完成，满足像素驱动电路工作在高刷新频率中数据写入阶段的时间需求。同时第二晶体管t2导通，使得补偿延续模块70存储的数据电压通过驱动晶体管tdr和第二晶体管t2写入驱动晶体管tdr的栅极，可以持续数据电压写入驱动晶体管tdr的栅极，以及驱动晶体管tdr的阈值补偿过程，增加了驱动晶体管tdr的阈值补偿时间，从而可以在像素驱动电路工作在高刷新频率时，在不影响数据写入阶段时长的基础上，增加了像素驱动电路的阈值补偿时间，从而可以改善像素驱动电路的阈值补偿效果，提高了显示面板的亮度均一性。
82.继续参考图11，在写入帧的补偿延续阶段t33之后，还包括过渡阶段。在过渡阶段，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为高电平，第一晶体管t1和第二晶体管t2关断，第三晶体管t3导通，数据写入阶段和补偿延续阶段完成。同时第三晶体管t3导通，保持发光模块20的阳极初始化，以及存储模块60的第二端电位为第一初始化信号，即存储模块60的第二端电位固定。
83.在写入帧的发光阶段t34，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为低电平，第四扫描信号为低电平，第五扫描信号为低电平，发光控制信号为高电平，第一晶体管t1、第二晶体管t2、第三晶体管t3、第六晶体管t6、第七晶体管t7和第八晶体管t8关断，第二存储电容c2的第一端为浮动状态。第四晶体管t4和第五晶体管t5导通，第二存储电容c2的第二端电位变化，并根据第二存储电容c2的耦合作用带动第二存储电容c2的第一端电位变化，使得第二存储电容c2两端的电位差保持不变。驱动晶体管tdr根据第二存储电容c2两端的电位差形成驱动电流，并通过第五晶体管t5传输至发光模块20的阳极，发光模块20根据驱动电流发光。其中，发光模块20可以为发光器件e1。
84.在保持帧的初始化阶段t35，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为低电平，第四扫描信号为高电平，第五扫描信号为低电平，发光控制信号为低电平，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5和第八晶体管t8关断，第六晶体管t6和第七晶体管t7导通，第二初始化信号输入端vref2提供的第二初始化信号通过第六晶体管t6传输至驱动晶体管tdr的第二极，对驱动晶体管tdr的第二极进行初始化。同时第三初始化信号输入端vref3提供的第三初始化信号通过第七晶体管t7传输至发光模块20的阳极，对发光模块20的阳极进行初始化。
85.在保持帧的过渡阶段t36，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为低电平，第四扫描信号为低电平，第五扫描信号为低电平，发光控制信号为低电平，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和第八晶体管t8均关断，维持像素驱动电路的当前状态。
86.在保持帧的发光阶段t37，第一扫描信号为低电平，第二扫描信号为低电平，第三扫描信号为低电平，第四扫描信号为低电平，第五扫描信号为低电平，发光控制信号为高电平，第一晶体管t1、第二晶体管t2、第三晶体管t3、第六晶体管t6、第七晶体管t7和第八晶体
管t8关断，第二存储电容c2的第一端为浮动状态。第四晶体管t4和第五晶体管t5导通，第二存储电容c2的第二端电位变化，并根据第二存储电容c2的耦合作用带动第二存储电容c2的第一端电位变化，使得第二存储电容c2两端的电位差保持不变。驱动晶体管tdr根据第二存储电容c2两端的电位差形成驱动电流，并通过第五晶体管t5传输至发光模块20的阳极，发光模块20根据驱动电流发光。
87.本发明实施例还提供一种显示面板。图12为本发明实施例提供的一种显示面板的结构示意图。如图12所示，该显示面板包括本发明任意实施例提供的像素驱动电路101。
88.具体地，显示面板包括显示区aa，显示区aa设置有多个像素单元p，每个像素单元p包括本发明任意实施例提供的像素驱动电路101和发光器件e1，像素驱动电路101为发光器件e1提供驱动电流，驱动发光器件e1发光。由于显示面板包括本发明任意实施例提供的像素驱动电路101，因此具有像素驱动电路101相同的有益效果，此处不再赘述。
89.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。