发光控制电路及显示面板的制作方法

1.本发明涉及显示技术领域，尤其涉及发光控制电路及显示面板。


背景技术：

2.近年，国内外开发出了众多类型的显示装置，例如液晶显示装置，等离子显示装置，电润湿显示装置，电泳显示装置，有机发光显示装置等。其中，有机发光显示装置利用电子空穴对在特定材料中的复合，发出特定波长的光，来显示图像，具有快速响应，功耗低，轻薄，色域广等优点。
3.有机发光显示装置包括：多个像素，用于显示图像；像素电路，将数据电压施加到像素，以驱动像素发光；发光控制电路，将发光控制信号施加到像素，以控制像素在发光阶段发光。其中，发光阶段为在显示的一帧内，需要像素发光的时段。
4.像素电路包括多个晶体管，现有的发光控制电路服务于像素电路的晶体管均为p型晶体管或n型晶体管和p型晶体管混用的像素电路。随着市场对大尺寸的有机发光显示装置的需求增加，基于铟镓锌氧化物，即所有晶体管均为n型晶体管的像素电路逐渐开始应用，与此同时，向均是n型晶体管的像素电路传输发光控制信号的发光控制电路也需更新。


技术实现要素：

5.本发明提供了一种发光控制电路及显示面板，以向包括的晶体管均为n型晶体管的像素电路提供发光控制信号，以适应大尺寸的显示面板。
6.根据本发明的一方面，提供了一种发光控制电路，包括：第一输出模块、第二输出模块、嵌位模块、第一控制模块、第二控制模块和写入模块；
7.所述第一控制模块用于响应第一时钟信号、第二时钟信号和第一节点的电位，将第一电位信号向第二节点传输；其中，所述第一节点与所述第二控制模块连接，所述第二节点与所述第一输出模块的控制端连接；
8.所述第二控制模块用于响应所述第一时钟信号和第三节点的电位，将第二电位信号向所述第一节点传输，所述第三节点与所述第二输出模块的控制端连接；
9.所述写入模块用于响应所述第二时钟信号，将起始信号向所述第三节点传输；
10.所述嵌位模块用于响应所述第三节点的第一电位信号控制所述第二节点的信号为所述第二电位信号；
11.所述第一输出模块用于根据所述第二节点的电位，控制所述第二电位信号向发光控制电路的输出端传输；
12.所述第二输出模块用于根据所述第三节点的电位，控制所述第一电位信号向所述发光控制电路的输出端传输。
13.可选的，所述第一控制模块包括存储单元、第一控制子单元和第二控制子单元，所述存储单元的第一端接入所述第一电位信号，所述存储单元的第二端与所述第一节点连接，所述存储单元用于存储所述第一节点的电位；
14.所述第一控制子单元的第一端接入所述第一电位信号，所述第一控制子单元的第二端与所述第一节点连接，所述第一控制子单元的控制端接入所述第二时钟信号，所述第一控制子单元用于响应所述第二时钟信号，将所述第一电位信号传输至所述第一节点；
15.所述第二控制子单元的第一端与所述第一控制子单元的第一端连接，所述第二控制子单元的第二端与所述第二节点连接，所述第二控制子单元的第一控制端与所述第一节点连接，所述第二控制子单元的第二控制端接入所述第一时钟信号，所述第二控制子单元用于响应所述第一时钟信号和所述第一节点的电位，将所述第一电位信号向所述第二节点传输。
16.可选的，所述存储单元包括第一电容，所述第一控制子单元包括第一晶体管，所述第二控制子单元包括第二晶体管和第三晶体管；
17.所述第一电容的第一端接入所述第一电位信号，所述第一电容的第二端与所述第一节点连接；
18.所述第一晶体管的第一极接入所述第一电位信号，所述第一晶体管的第二极与所述第一节点连接，所述第一晶体管的栅极接入所述第二时钟信号；
19.所述第二晶体管的第一极与所述第一晶体管的第一极连接，所述第二晶体管的第二极与所述第三晶体管的第一极连接，所述第二晶体管的栅极与所述第一节点连接，所述第三晶体管的第二极与所述第二节点连接，所述第三晶体管的栅极接入所述第一时钟信号。
20.可选的，所述第二控制模块的第一端接入所述第二电位信号，所述第二控制模块的第二端与所述第一节点连接，所述第二控制模块的第一控制端接入所述第一时钟信号，所述第二控制模块的第二控制端接入所述第三节点；
21.可选的，所述第二控制模块包括第四晶体管和第五晶体管，所述第四晶体管的第一极接入所述第二电位信号，所述第四晶体管的第二极与所述第五晶体管的第一极连接，所述第四晶体管的栅极接入所述第一时钟信号，所述第五晶体管的第二极与所述第一节点连接，所述第五晶体管的栅极与所述第三节点连接。
22.可选的，所述写入模块的第一端接入所述起始信号，所述写入模块的第二端与所述第三节点连接，所述写入模块的控制端接入所述第二时钟信号；
23.可选的，所述写入模块包括第六晶体管，所述第六晶体管的第一极接入所述起始信号，所述第六晶体管的第二极与所述第三节点连接，所述第六晶体管的栅极接入所述第二时钟信号。
24.可选的，所述嵌位模块的第一端接入所述第二电位信号，所述嵌位模块的第二端与所述第二节点连接，所述嵌位模块的控制端与所述第三节点连接。
25.可选的，所述嵌位模块包括第七晶体管，所述第七晶体管的第一极接入所述第二电位信号，所述第七晶体管的第二极与所述第二节点连接，所述第七晶体管的栅极与所述第三节点连接。
26.可选的，所述第一输出模块的第一端接入所述第二电位信号，所述第一输出模块的第二端与所述发光控制电路的输出端连接，所述第一输出模块的控制端与所述第二节点连接；
27.所述第二输出模块的第一端接入所述第一电位信号，所述第二输出模块的第二端
与所述发光控制电路的输出端连接，所述第二输出模块的控制端与所述第三节点连接。
28.可选的，所述第一输出模块包括第二电容和第八晶体管，所述第八晶体管的第一极接入所述第二电位信号，所述第八晶体管的第二极与所述发光控制电路的输出端连接，所述第八晶体管的栅极与所述第二节点连接，所述第二电容的第一端与所述第八晶体管的第一极连接，所述第二电容的第二端与所述第八晶体管的栅极连接。
29.可选的，所述第二输出模块包括第三电容和第九晶体管，所述第九晶体管的第一极接入所述第一电位信号，所述第九晶体管的第二极与所述发光控制电路的输出端连接，所述第九晶体管的栅极与所述第三节点连接，所述第三电容的第一端与所述第九晶体管的第二极连接，所述第三电容的第二端与所述第九晶体管的栅极连接。
30.可选的，所述发光控制电路，还包括：升压模块，所述升压模块与所述第三节点连接，所述升压模块用于在自身接入的所述第一时钟信号由所述第二电位信号跳变为第一电位信号时，将跳变压差写入所述第三节点，其中所述跳变压差为所述第一电位信号和所述第二电位信号的差值。
31.可选的，所述升压模块的第一端接入所述第一时钟信号，所述升压模块的第二端与所述第三节点连接；
32.可选的，所述升压模块包括第十晶体管和第四电容，所述第十晶体管的第一极接入所述第一时钟信号，所述第十晶体管的第二极与所述第四电容的第一端连接，所述第十晶体管的栅极与所述第四电容的第二端连接，所述第四电容的第二端与所述第三节点连接。
33.根据本发明的另一方面，提供了一种显示面板，包括上述任一项的发光控制电路。
34.本发明实施例提供的发光控制电路，包括：第一输出模块、第二输出模块、嵌位模块、第一控制模块、第二控制模块和写入模块；第一控制模块用于响应第一时钟信号、第二时钟信号和第一节点的电位，将第一电位信号向第二节点传输；其中，第一节点与第二控制模块连接，第二节点与第一输出模块的控制端连接；第二控制模块用于响应第一时钟信号和第三节点的电位，将第二电位信号向第一节点传输，第三节点与第二输出模块的控制端连接；写入模块用于响应第二时钟信号，将起始信号向第三节点传输；嵌位模块用于响应第三节点的第一电位信号，控制第二节点的信号为第二电位信号；第一输出模块用于根据第二节点的电位，控制第二电位信号向发光控制电路的输出端传输；第二输出模块用于根据第三节点的电位，控制第一电位信号向发光控制电路的输出端传输。本实施例通过写入模块控制第三节点的电位，通过第一控制模块、第二控制模块和嵌位模块控制第二节点的电位，以使在一个时刻下，第一输出模块和第二输出模块中最多有一者导通，以将第一电位信号或者第二电位信号传输至发光控制电路的输出端，发光控制电路的输出端输出的信号即为发光控制信号，进而控制包括的晶体管均为n型的晶体管的像素电路在发光阶段发光。本实施例提供的电路可用于驱动包括的晶体管均为n型晶体管的像素电路，进而实现大尺寸显示面板的应用。
35.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
36.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1是全ptft的像素电路的结构示意图；
38.图2是全ptft的像素电路的驱动时序图；
39.图3是全ntft的像素电路的结构示意图；
40.图4是全ntft的像素电路的驱动时序图；
41.图5是本发明实施例提供的一种发光控制电路的结构示意图；
42.图6是本发明实施例提供的一种发光控制电路的驱动时序图；
43.图7是本发明实施例提供的另一种发光控制电路的结构示意图；
44.图8是本发明实施例提供的另一种发光控制电路的结构示意图；
45.图9是本发明实施例提供的一种发光控制电路在第一阶段的工作过程示意；
46.图10是本发明实施例提供的一种发光控制电路在第二阶段的工作过程示意；
47.图11是本发明实施例提供的一种发光控制电路在第三阶段的工作过程示意；
48.图12是本发明实施例提供的一种发光控制电路在第四阶段的工作过程示意；
49.图13是本发明实施例提供的一种发光控制电路在第五阶段的工作过程示意；
50.图14是本发明实施例提供的一种发光控制电路在第六阶段的工作过程示意；
51.图15是本发明实施例提供的一种发光控制电路在第七阶段的工作过程示意；
52.图16是本发明实施例提供的一种发光控制电路在第八阶段的工作过程示意；
53.图17是本发明实施例提供的一种显示面板的结构示意图；
54.图18是本发明实施例提供的一种显示面板的仿真结果图。
具体实施方式
55.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
56.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
57.正如背景技术所述，现有的发光控制电路均是针对包括的晶体管均为p型晶体管(全ptft)或者n型晶体管和p型晶体管混用(ltpo)的像素电路。而针对包括的晶体管均为n
型晶体管(ntft)的像素电路，上述发光控制电路不再适用。经发明人研究发现，出现上述问题的原因在于，以全ptft像素电路为例，所需的发光控制信号，在一帧内，大部分为低电平。而全ntft的像素电路所需的发光控制信号，在一帧内，大部分为高电平。具体可参见图1-图4，其中，图1为全ptft的像素电路的结构示意图，图2为全ptft的像素电路的驱动时序图，图3为全ntft的像素电路的结构示意图，图4为全ntft的像素电路的驱动时序图，值得注意的是图1和图3中仅示出了像素电路的部分结构，即仅示出了第一晶体管、第二晶体管t2、第三晶体管t3和发光器件ld，第一晶体管、第二晶体管t2、第三晶体管t3和发光器件ld连接于第一电源vdd和第二电源vss之间，第二晶体管t2和第三晶体管t3的栅极接入发光控制信号em。图2中一帧t0内，发光控制信号em中大部分时段为低电平，以控制第二晶体管t2和第三晶体管t3导通，使得第一晶体管t1根据其栅极和第一极的电压生成的驱动电流传输至发光器件ld中，以驱动发光器件ld发光。而图4中，一帧t0内，发光控制信号em中大部分时段为高电平，第二晶体管t2和第三晶体管t3导通，使得第一晶体管t1根据其栅极和第一极的电压生成的驱动电流传输至发光器件ld中，以驱动发光器件ld发光。因此，ntft的像素电路和ptft的像素电路的发光控制信号不同，ptft的像素电路所连接的发光控制电路不再适用于ntft的像素电路。
58.针对上述问题，本发明实施例提供了一种新型的发光控制电路以适用于全ntft的像素电路。图5为本发明实施例提供的一种发光控制电路的结构示意图，参考图5，该发光控制电路包括：
59.第一输出模块1、第二输出模块2、嵌位模块3、第一控制模块4、第二控制模块5和写入模块6；
60.第一控制模块4用于响应第一时钟信号ck1、第二时钟信号ck2和第一节点n1的电位，将第一电位信号vgh向第二节点n2传输；其中，第一节点n1与第二控制模块5连接，第二节点n2与第一输出模块1的控制端连接；
61.第二控制模块5用于响应第一时钟信号ck1和第三节点n3的电位，将第二电位信号vgl向第一节点n1传输，第三节点n3与第二输出模块2的控制端连接；
62.写入模块6用于响应第二时钟信号ck2，将起始信号sin向第三节点n3传输；
63.嵌位模块3用于响应第三节点n3的第一电位信号vgh，控制第二节点n2的信号为第二电位信号vgl；
64.第一输出模块1用于根据第二节点n2的电位，控制第二电位信号vgl向发光控制电路的输出端out传输；
65.第二输出模块2用于根据第三节点n3的电位，控制第一电位信号vgh向发光控制电路的输出端out传输。
66.示例性的，第一时钟信号ck1、第二时钟信号ck2和第一节点n1的电位均为导通电位时，控制第一控制模块4导通，以将第一电位信号vgh传输至第二节点n2。第一时钟信号ck1、第二时钟信号ck2和第一节点n1中至少一个为关断电位，控制第一控制模块4关断，以使第一电位信号vgh无法传输至第二节点n2。其中，此处及下文所述的导通电位为让对应的模块导通的电位，本实施例中可以为第一电位信号vgh，关断电位为让对应的模块关断的电位，本实施例中可以为第二电位信号vgl，示例性的，第一电位信号vgh可以为高电平，第二电位信号vgl可以为低电平。第一时钟信号ck1和第三节点n3的电位均为导通电位时，控制
第二控制模块5导通，以将第二电位信号vgl向第一节点n1传输。第一时钟信号ck1和第三节点n3的电位中至少一者为关断电位时，第二控制模块5关断，以使第二电位信号vgl无法传输至第一节点n1。第二时钟信号ck2为导通电位时，控制写入模块6导通，以将起始信号sin传输至第三节点n3。第二时钟信号ck2为关断电位时，控制写入模块6关断，以使起始信号无法传输至第三节点n3。第三节点n3的电位为第一电位信号vgh时，控制嵌位模块3导通，以将第二电位信号vgl传输至第二节点n2，进而控制第二节点n2的信号为第二电位信号vgl。第三节点n3的电位为第二电位信号vgl时，控制嵌位模块3关断，以使第二电位信号vgl无法传输至第二节点n2。第二节点n2的电位为导通电位时，控制第一输出模块1导通，以使第二电位信号vgl传输至发光控制电路的输出端out，第二节点n2的电位为关断电位时，控制第一输出模块1关断，以使第二电位信号vgl无法传输至发光控制电路的输出端out。第三节点n3的电位为导通电位时，控制第二输出模块2导通，以使第一电位信号vgh传输至发光控制电路的输出端out，第三节点n3的电位为关断电位时，控制第二输出模块2关断，以使第一电位信号vgh无法传输至发光控制电路的输出端out。可选的，第一控制模块4还用于响应第二时钟信号ck2，将第一电位信号vgh向第一节点n1传输。
67.图6为本发明实施例提供的一种发光控制电路的驱动时序图，图6所示的驱动时序适用于图5所示的发光控制电路，参考图5和图6，发光控制电路在一帧内的工作过程可包括第一阶段p1至第八阶段p8共八个阶段，具体工作过程如下：
68.在第一阶段p1，起始信号sin为高电平、第一时钟信号ck1为低电平、第二时钟信号ck2为高电平。第一控制模块4响应第二时钟信号ck2将第一电位信号vgh传输至第一节点n1，使得第一节点n1为第一电平信号vgh即高电平。因第一时钟信号ck1为低电平，控制第一控制模块4和第二控制模块5关断，第二控制模块4关断后，第二电位信号vgl无法传输至第一节点n1，进而避免对第一节点n1的第一电位信号vgh的干扰。第二时钟信号ck2控制写入模块6导通，导通的写入模块6将起始信号sin传输至第三节点n3，进而使得第三节点n3的电位为高电平。第三节点n3的电位控制嵌位模块3导通，导通的嵌位模块3将第二电位信号vgl即低电平传输至第二节点n2，使得第二节点n2的电位为低电平。第二节点n2的电位控制第一输出模块1关断，第三节点n3的电位控制第二输出模块2导通，导通的第二输出模块2将第一电位信号vgh传输至发光控制电路的输出端out。
69.在第二阶段p2，起始信号sin为高电平、第一时钟信号ck1为高电平、第二时钟信号ck2为低电平。第二时钟信号ck2控制写入模块6关断，第三节点n3的电位维持上一阶段即第一阶段p1的高电平。第三节点n3的电位控制嵌位模块3导通，以将第二电位信号vgl传输至第二节点n2，使得第二节点n2的电位为低电平。第三节点n3的电位和第一时钟信号ck1控制第二控制模块5导通，导通的第二控制模块5将第二电位信号vgl传输至第一节点n1，使得第一节点n1的电位为低电平。第一节点n1的电位和第二时钟信号ck2控制第一控制模块4关断，以使第一电位信号vgh无法向第二节点n2传输，避免对第二节点n2的低电平的影响。第二节点n2的电位控制第一输出模块1关断，第三节点n3的电位控制第二输出模块2导通，导通的第二输出模块2将第一电位信号vgh传输至发光控制电路的输出端out。
70.在第三阶段p3，起始信号sin为低电平、第一时钟信号ck1为低电平、第二时钟信号ck2为高电平。第二时钟信号ck2控制写入模块6导通，导通的写入模块6将起始信号sin传输至第三节点n3，使得第三节点n3的电位为低电平。因第二时钟信号ck2为高电平，控制第一
控制模块vgh将第一电位信号vgh传输至第一节点n1，以使第一节点n1的电位为高电平。第三节点n3的电位和第一时钟信号ck1控制第二控制模块5关断，以使第二电位信号vgl无法传输至第一节点n1，避免对第一节点n1的高电平的影响。第一时钟信号ck1控制第一控制模块4关断，以使第一电位信号vgh无法传输至第二节点n2。同时，第三节点n3的电位控制嵌位模块3关断，以使第二电位信号vgl无法传输至第二节点n2，第二节点n2维持上一阶段即第二阶段p2的低电平。第二节点n2的电位控制第一输出模块1关断，第三节点n3的电位控制第二输出模块2关断，因此，发光控制电路的输出端out的电位维持上一阶段即第二阶段p2的高电平。
71.在第四阶段p4，起始信号sin为低电平、第一时钟信号ck1为高电平、第二时钟信号ck2为低电平。第二时钟信号ck2控制写入模块6关断，以使起始信号sin的低电平无法传输至第三节点n3，第三节点n3的电位维持上一阶段的低电平。第三节点n3的电位控制第二控制模块5关断，以使第二电位信号vgl无法传输至第一节点n1。第二时钟信号ck2控制第一控制模块4无法将第一电位信号vgh传输至第一节点n1，第一节点n1维持上一阶段的高电平。第一控制模块响应第一节点n1的高电平和第一时钟信号ck1，将第一电位信号vgh传输至第二节点n2。第三节点n3的电位控制嵌位模块3关断，以使第二电位信号vgl无法传输至第二节点n2，第三节点n3的电位控制第二控制模块5关断，以使第二电位信号vgl无法传输至第二节点n2，避免对第二节点n2的高电平的影响。第三节点n3的电位控制第二输出模块2关断，第二节点n2的电位控制第一输出模块1导通，导通的第一输出模块1将第二电位信号vgl传输至发光控制电路的输出端out。
72.在第五阶段p5，起始信号sin为低电平、第一时钟信号ck1为低电平、第二时钟信号ck2为高电平。第二时钟信号ck2控制写入模块6导通，以使起始信号sin传输至第三节点n3，以使第三节点n3的电位为低电平。第一时钟信号ck1和第三节点n3的电位控制第二控制模块5关断，以使第二电位信号vgl无法传输至第一节点n1。虽然第一时钟信号ck1控制第一控制模块4关断，第一电位信号vgh无法传输至第二节点n2，但是第一控制模块4可响应第二时钟信号ck2的电位将第一电位信号vgh传输至第一节点n1，使得第一节点n1的电位为高电平。第三节点n3的电位控制嵌位模块6关断，以使第二电位信号vgl无法传输至第二节点n2，第二节点n2的电位维持上一阶段即第四阶段p4的高电平。第三节点n3的电位控制第二输出模块2关断，第二节点n2的电位控制第一输出模块1导通，导通的第一输出模块1将第二电位信号vgl传输至发光控制电路的输出端out。
73.在第六阶段p6，起始信号sin为高电平、第一时钟信号ck1为高电平、第二时钟信号ck2为低电平。第二时钟信号ck2控制写入模块6关断，以使起始信号sin无法传输至第三节点n3，第三节点n3的电位维持上一阶段即第五阶段p5的低电平。第三节点n3的电位控制第二控制模块5关断，以使第二电位信号vgl无法传输至第一节点n1，第一节点n1维持上一阶段的高电平。虽然第二时钟信号ck2为低电平，控制第一控制模块4关断，但是第一控制模块4响应第一节点n1的高电平和第一时钟信号ck1的高电平，可将第一电位信号vgh传输至第二节点n2，以使第二节点n2的电位为高电平。第三节点n3的电位控制嵌位模块6关断，以使第二电位信号vgl无法传输至第二节点n2，避免对第二节点n2的高电平的影响。第三节点n3的电位控制第二输出模块2关断，第二节点n2的电位控制第一输出模块1导通，导通的第一输出模块1将第二电位信号vgl传输至发光控制电路的输出端out。
74.在第七阶段p7，起始信号sin为高电平、第一时钟信号ck1为低电平、第二时钟信号ck2为高电平。第二时钟信号ck2控制写入模块6导通，以使起始信号sin传输至第三节点n3，使得第三节点n3的电位为高电平。第三节点n3的电位和第一时钟信号ck1控制第二控制模块5关断，以使第二电位信号vgl无法传输至第一节点n1。虽然，第一时钟信号ck1控制第一控制模块4关断，但是第一控制模块4响应第二时钟信号ck2，将第一电位信号vgh传输至第一节点n1，以使第一节点n1的电位为高电平。第三节点n3控制嵌位模块3导通，以将第二电位信号vgl传输至第二节点n2，使得第二节点n2的电位为低电平。第二节点n2的电位控制第一输出模块1关断，第三节点n3的电位控制第二输出模块2导通，以将第一电位信号vgh传输至发光控制电路的输出端out。
75.在第八阶段p8，起始信号sin为高电平、第一时钟信号ck1为高电平、第二时钟信号ck2为低电平。第二时钟信号ck2控制写入模块6关断，以使起始信号sin无法传输至第三节点n3，第三节点n3的电位维持上一阶段即第七阶段p7的高电平。第三节点n3的电位控制嵌位模块3导通，以使第二电位信号vgl传输至第二节点n2，使得第二节点n2的电位为低电平。第三节点n3的电位和第一时钟信号ck1控制第二控制模块5导通，以将第二电位信号vgl传输至第一节点n1，使得第一节点n1的电位为低电平。第二时钟信号和第一节点n1的电位控制第一控制模块4关断，以使第一电位信号vgh无法传输至第二节点n2，避免对第二节点n2的低电平的影响。第二节点n2的电位控制第一输出模块1关断，第三节点n3的电位控制第二输出模块2导通，以将第一电位信号vgh传输至发光控制电路的输出端out。
76.发光控制电路在第八阶段p8结束之后，还包括循环阶段，循环阶段一直重复第七阶段p7和第八阶段p8直至一帧结束。
77.本实施例通过写入模块控制第三节点的电位，通过第一控制模块、第二控制模块和嵌位模块控制第二节点的电位，以使在一个时刻下，第一输出模块和第二输出模块中最多有一者导通，以将第一电位信号或者第二电位信号传输至发光控制电路的输出端，发光控制电路的输出端输出的信号即为发光控制信号，进而控制包括的晶体管均为n型的晶体管的像素电路在发光阶段发光。本实施例提供的电路可用于驱动包括的晶体管均为n型晶体管的像素电路，进而实现大尺寸显示面板的应用。
78.图7为本发明实施例提供的另一种发光控制电路的结构示意图，参考图7，可选的，第一控制模块4包括存储单元41、第一控制子单元42和第二控制子单元43，存储单元41的第一端接入第一电位信vgh号，存储单元41的第二端与第一节点n1连接，存储单元41用于存储第一节点n1的电位；
79.第一控制子单42元的第一端接入第一电位信号vgh，第一控制子单元42的第二端与第一节点n1连接，第一控制子单元42的控制端接入第二时钟信号ck2，第一控制子单元42用于响应第二时钟信号ck2，将第一电位信号vgh传输至第一节点n1；
80.第二控制子单元43的第一端与第一控制子单元42的第一端连接，第二控制子单元43的第二端与第二节点n2连接，第二控制子单元43的第一控制端与第一节点n1连接，第二控制子单元43的第二控制端接入第一时钟信号ck1，第二控制子单43元用于响应第一时钟信号ck1和第一节点n1的电位，将第一电位信号vgh向第二节点n2传输。
81.参考图6和图7，在第一阶段p1，第二时钟信号ck2控制第一控制子单元42导通，以将第一电位信号vgh传输至第一节点n1，以使第一节点n1的电位为高电平。第一时钟信号
ck1控制第二控制子单元43关断，以使第一电位信号vgh无法向第二节点n2传输。在第二阶段p2，第二时钟信号ck2控制第一控制子单元42关断，以使第一电位信号vgh无法向第一节点n1传输。第二控制模块5响应第一时钟信号ck1和第三节点n3的电位导通，以将第二电位信号vgl传输至第一节点n1，使得第一节点n1的电位为低电平。第一节点n1的低电平控制第二控制子单元43关断，以使第一电位信号vgh无法向第二节点n2传输。在第三阶段p3，第二时钟信号ck2控制第一控制子单元42导通，以将第一电位信号vgh传输至第一节点n1，以使第一节点n1的电位为高电平。第一时钟信号ck1控制第二控制子单元43关断，以使第一电位信号vgh无法向第二节点n2传输。在第四阶段p4，第二时钟信号ck2控制第一控制子单元42关断，以使第一电位信号vgh无法向第一节点n1传输。第三节点n3的电位控制第二控制模块5关断，以使第二电位信号vgl无法向第一节点n1传输，第一节点n1维持上一阶段的高电平。第一节点n1的电位和第一时钟信号ck1控制第二控制子单元43导通，以将第一电位信号vgh传输至第二节点n2。在第五阶段p5，第二时钟信号ck2控制第一控制子单元42导通，以将第一电位信号vgh传输至第一节点n1，以使第一节点n1的电位为高电平。第一时钟信号ck1控制第二控制子单元43关断，以使第一电位信号vgh无法向第二节点n2传输。在第六阶段p6，第二时钟信号ck2控制第一控制子单元42关断，以使第一电位信号vgh无法向第一节点n1传输。第三节点n3的电位控制第二控制模块5关断，以使第二电位信号vgl无法向第一节点n1传输，第一节点n1维持上一阶段的高电平。第一节点n1的电位和第一时钟信号ck1控制第二控制子单元43导通，以将第一电位信号vgh传输至第二节点n2。在第七阶段p7，第二时钟信号ck2控制第一控制子单元42导通，以将第一电位信号vgh传输至第一节点n1，以使第一节点n1的电位为高电平。第一时钟信号ck1控制第二控制子单元43关断，以使第一电位信号vgh无法向第二节点n2传输。在第八阶段p8，第二时钟信号ck2控制第一控制子单元42关断，以使第一电位信号vgh无法向第一节点n1传输。第三节点n3的电位和第一时钟信号ck1控制第二控制模块5导通，以使第二电位信号vgl传输至第一节点n1，使得第一节点n1为低电平。第一节点n1的低电平控制第二控制子单元43关断，以使第一电位信号vgh无法传输至第二节点n2。
82.继续参考图7，可选的，第二控制模块5的第一端接入第二电位信号vgl，第二控制模块5的第二端与第一节点n1连接，第二控制模块5的第一控制端接入第一时钟信号ck1，第二控制模块5的第二控制端接入第三节点n3。
83.第一时钟信号ck1和第三节点n3的电位均为导通电位时，控制第二控制模块5导通。第二控制模块5导通后，将自身第一端和第二端之间连通，以使第一节点n1的电位等于第二电位信号vgl。第一时钟信号ck1和第三节点n3的电位中至少一个为关断电位时，控制第二控制模块5关断，即断开第一节点n1和第二电位信号vgl之间的连接。
84.继续参考图7，可选的，写入模块6的第一端接入起始信号sin，写入模块6的第二端与第三节点n3连接，写入模块6的控制端接入第二时钟信号ck2。
85.第二时钟信号ck2为导通电位时，控制写入模块6导通，以将写入模块6的第一端和第二端之间连通，进而将起始信号sin接入第三节点n3。第二时钟信号ck2为关断电位时，控制写入模块6关断，以断开起始信号sin和第三节点n3之间的连接。
86.继续参考图7，可选的，嵌位模块3的第一端接入第二电位信号vgl，嵌位模块3的第二端与第二节点n2连接，嵌位模块3的控制端与第三节点n3连接。
87.第三节点n3的电位为第一电位信号vgh即导通电位时，控制嵌位模块3导通，以将嵌位模块3的第一端和第二端之间连通，使得第二节点n2的电位等于第二电位信号vgl。第三节点n3的电位为第二电位信号vgl即关断电位时，控制嵌位模块3关断，以将嵌位模块3的第一端和第二端之间的连接断开。
88.继续参考图7，可选的，第一输出模块1的第一端接入第二电位信号vgl，第一输出模块1的第二端与发光控制电路的输出端out连接，第一输出模块1的控制端与第二节点n2连接；
89.第二输出模块2的第一端接入第一电位信号vgh，第二输出模块2的第二端与发光控制电路的输出端out连接，第二输出模块2的控制端与第三节点n3连接。
90.第二节点n2为导通电位时，控制第一输出模块1导通，以将第一输出模块1的第一端和第二端之间连通，使得发光控制电路的输出端out的电位为第二电位信号vgl。第二节点n2为关断电位时，控制第一输出模块1关断，进而断开第一输出模块1的第一端和第二端之间的连接。第三节点n3为导通电位时，控制第二输出模块2导通，以将第二输出模块2的第一端和第二端之间连通，使得发光控制电路的输出端out的电位为第一电位信号vgh。第三节点n3为关断电位时，控制第二输出模块2关断，进而断开第二输出模块2的第一端和第二端之间的连接。
91.继续参考图7，可选的，发光控制电路，还包括：升压模块7，升压模块7与第三节点n3连接，升压模块用于在自身接入的第一时钟信号ck1由第二电位信号vgl跳变为第一电位信号vgh时，将跳变压差写入第三节点n3，其中跳变压差为第一电位信号vgh和第二电位信号vgl的差值。
92.升压模块具备升压作用，在第一时钟信号ck1的电位由第二电位信号vgl跳变为第一电位信号vgh时，即由低电平跳变为高电平时，可以将第三节点n3的电压值抬升，以使得第二输出模块2的控制端的电压可以达到较高的电位，进而使得发光控制电路的输出端out可正常输出第一电位信号vgh，避免第二输出模块2包括的晶体管的阈值电压的影响。
93.针对图7所示的电路，本发明实施例提供了一种具体的电路结构，图8为本发明实施例提供的另一种发光控制电路的结构示意图，参考图7和图8，可选的，存储单元41包括第一电容c1，第一控制子单元42包括第一晶体管t1，第二控制子单元43包括第二晶体管t2和第三晶体管t3；
94.第一电容c1的第一端接入第一电位信号vgh，第一电容c1的第二端与第一节点n1连接；
95.第一晶体管t1的第一极接入第一电位信号vgh，第一晶体管t1的第二极与第一节点n1连接，第一晶体管t1的栅极接入第二时钟信号ck2；
96.第二晶体管t2的第一极与第一晶体管t1的第一极连接，第二晶体管t2的第二极与第三晶体管t3的第一极连接，第二晶体管t2的栅极与第一节点n1连接，第三晶体管t3的第二极与第二节点n2连接，第三晶体管t3的栅极接入第一时钟信号ck1。
97.第一晶体管t1，可以为n型晶体管，也可以为p型晶体管。第二晶体管t2，可以为n型晶体管，也可以为p型晶体管。第三晶体管t3，可以为n型晶体管，也可以为p型晶体管。晶体管为n型晶体管时，栅极为低电平，控制晶体管关断，栅极为高电平时，控制晶体管导通。晶体管为p型晶体管时，栅极为高电平，控制晶体管关断，栅极为低电平时，控制晶体管导通。
98.继续参考图7和图8，可选的，第二控制模块5包括第四晶体管t4和第五晶体管t5，第四晶体管t4的第一极接入第二电位信号vgl，第四晶体管t4的第二极与第五晶体管t5的第一极连接，第四晶体管t4的栅极接入第一时钟信号ck1，第五晶体管t5的第二极与第一节点n1连接，第五晶体管t5的栅极与第三节点n3连接。写入模块6包括第六晶体管t6，第六晶体管t6的第一极接入起始信号sin，第六晶体管t6的第二极与第三节点n3连接，第六晶体管t6的栅极接入第二时钟信号ck2。写入模块6仅包括一个晶体管，结构简单，易于实现。可选的，嵌位模块3包括第七晶体管t7，第七晶体管t7的第一极接入第二电位信号vgl，第七晶体管t7的第二极与第二节点n2连接，第七晶体管t7的栅极与第三节点n3连接。嵌位模块3仅包括一个晶体管，结构简单，易于实现。可选的，第一输出模块1包括第二电容c2和第八晶体管t8，第八晶体管t8的第一极接入第二电位信号vgl，第八晶体管t8的第二极与发光控制电路的输出端out连接，第八晶体管t8的栅极与第二节点n2连接，第二电容c2的第一端与第八晶体管t8的第一极连接，第二电容c2的第二端与第八晶体管t8的栅极连接；第二输出模块2包括第三电容c3和第九晶体管t9，第九晶体管t9的第一极接入第一电位信号vgh，第九晶体管t9的第二极与发光控制电路的输出端out连接，第九晶体管t9的栅极与第三节点n3连接，第三电容c3的第一端与第九晶体管t9的第二极连接，第三电容c3的第二端与第九晶体管t9的栅极连接。第二电容c2用于维持第八晶体管t8的栅极的电位，第三电容c3用于维持第九晶体管t9的栅极的电位。升压模块7包括第十晶体管t10和第四电容c4，第十晶体管t10的第一极接入第一时钟信号ck1，第十晶体管t10的第二极与第四电容c4的第一端连接，第十晶体管t10的栅极与第四电容c4的第二端连接，第四电容c4的第二端与第三节点n3连接。
99.第十晶体管t10和第四电容c4构成自举电路，在第一时钟信号ck1的电位由低电平跳变为高电平时，可因第四电容c4的耦合作用抬升第三节点n3也即第九晶体管t9的控制端的电位。倘若，不抬升第九晶体管t9的栅极的电位，则在第六晶体管t6导通，将起始信号sin的高电平传输至第九晶体管t9的控制端时，第九晶体管t9响应自身的栅极的高电平导通，以将第一电位信号vgh即高电平传输至自身第二极，在第九晶体管t9的栅极电压与第二极的电压的差值等于阈值电压时，第九晶体管t9关断，因栅极电压的高电平等于第一电位信号vgh，在第二极的电压被充电至第一电位信号vgh与第九晶体管t9的阈值电压的差值时，第九晶体管t9关断，无法将第二极充电至第一电位信号vgh。因此，通过第十晶体管t10和第四电容c4，抬升第九晶体管t9的栅极电压，以使得第九晶体管t9可正常输出第一电位信号，避免阈值电压的影响。
100.图6所示的时序同样适用于图8所示的发光控制电路，参考图6和图8，一帧内，发光控制电路的工作过程包括第一阶段p1至第八阶段p8。
101.图9至图16分别为本实施例中发光控制电路在每一阶段的工作过程示意图，且图中箭头表示电流流动的方向，圆圈代表晶体管导通，叉代表晶体管关断。参考图6和图9，在第一阶段p1，起始信号sin为高电平，第一时钟信号ck1为低电平，第二时钟信号ck2为高电平。第二时钟信号ck2控制第六晶体管t6导通，导通的第六晶体管t6将起始信号sin传输至第三节点n3，以使第三节点n3的电位为高电平。第三节点n3的高电平控制第七晶体管t7导通，导通的第七晶体管t7将第二电位信号vgl传输至第二节点n2。第二时钟信号ck2控制第一晶体管t1导通，导通的第一晶体管t1将第一电位信号vgh传输至第一节点n1。第一时钟信号ck1控制第四晶体管t4关断，虽然第三节点n3的电位控制第五晶体管t5导通，但因第四晶
体管t4关断，第二电位信号vgl无法经第四晶体管t4和第五晶体管t5传输至第一节点n1，避免第二电位信号对第一节点n1的高电平的影响。第一节点n1为高电平，控制第二晶体管t2导通，第一时钟信号ck1控制第三晶体管t3关断，第一电位信号vgh无法经关断的第三晶体管t3传输至第二节点n2，避免第一电位信号vgh对第二节点n2写入的第二电位信号vgl的影响。第二节点n2为低电平，控制第八晶体管t8关断。第三节点n3为高电平，控制第九晶体管t9导通，导通的第九晶体管t9将第一电位信号vgh传输至发光控制电路的输出端out。
102.参考图6和图10，在第二阶段p2，起始信号sin为高电平，第一时钟信号ck1为高电平，第二时钟信号ck2为低电平。第二时钟信号ck2控制第六晶体管t6关断，以使起始信号sin无法传输至第三节点n3，第三节点n3的电位维持上一阶段即第一阶段p1的高电平。第三节点n3的高电平控制第七晶体管t7导通，导通的第七晶体管t7将第二电位信号vgl传输至第二节点n2。第三节点n3的高电平控制第五晶体管t5导通，第一时钟信号ck1控制第四晶体管t4导通，导通的第四晶体管t4和第五晶体管t5将第二电位信号vgl传输至第一节点n1。第二时钟信号ck2控制第一晶体管t1关断，避免第一电位信号vgh经第一晶体管t1传输至第一节点n1，对第一节点n1的低电平产生影响。第一节点n1的低电平控制第二晶体管t2关断，虽然第一时钟信号ck1控制第三晶体管t3导通，但因第二晶体管t2关断，第一电位信号vgh无法传输至第二节点n2，避免对第二节点n2写入的低电平的影响。第二节点n2的低电平控制第八晶体管t8关断，第三节点n3的高电平控制第九晶体管t9导通，导通的第九晶体管t9将第一电位信号vgh传输至发光控制电路的输出端out。第三节点n3的高电平控制第十晶体管t10导通，在第二阶段p2的起始时刻，第一时钟信号ck1由低电平跳变为高电平，因第四电容c4的耦合作用，使得第三节点n3的电位被抬升至vh+vup，vup＝vh-vl，其中，vh为高电平也即第一电位信号vgh的电压，vl为低电平也即第二电位信号vgl的电压。第三节点n3的电位被抬升，可以保证第九晶体管t9正常输出高电平，而不受第九晶体管t9的阈值电压的影响。
103.参考图6和图11，在第三阶段p3，起始信号sin为低电平，第一时钟信号ck1为低电平，第二时钟信号ck2为高电平。第二时钟信号ck2控制第六晶体管t6导通，以使起始信号sin传输至第三节点n3，使得第三节点n3的电位为低电平。第三节点n3的低电平控制第十晶体管t10关断。第二时钟信号ck2控制第一晶体管t1导通，导通的第一晶体管t1将第一电位信号vgh传输至第一节点n1，以使第一节点n1为高电平。第三节点n3的电位控制第五晶体管t5关断，第一时钟信号ck1控制第四晶体管t4关断，第二电位信号vgl无法经关断的第四晶体管t4和第五晶体管t5传输至第一节点n1，避免对第一节点n1写入的高电平的影响。第一节点n1的高电平控制第二晶体管t2导通，第一时钟信号ck1控制第三晶体管t3关断，第一电位信号vgh无法经第二晶体管t2和第三晶体管t3传输至第二节点n2。第三节点n3的低电平控制第七晶体管t7关断，第二电位信号vgl无法传输至第二节点n2，第二节点n2维持上一阶段即第二阶段p2的低电平。第二节点n2的电位控制第八晶体管t8关断，第三节点n3的电位控制第九晶体管t9关断，发光控制电路的输出端out维持上一阶段的高电平。
104.参考图6和图12，在第四阶段p4，起始信号sin为低电平，第一时钟信号ck1为高电平，第二时钟信号ck2为低电平。第二时钟信号ck2控制第六晶体管t6关断，以使起始信号sin无法传输至第三节点n3，第三节点n3维持上一阶段即第三阶段p3的低电平。第三节点n3的低电平控制第十晶体管t10和第五晶体管t5关断，虽然第一时钟信号ck1控制第四晶体管t4导通，但因第五晶体管t5关断，第二电位信号vgl无法经第四晶体管t4和第五晶体管t5传
输至第一节点n1。第二时钟信号ck2控制第一晶体管t1关断，以使得第一电位信号vgh无法经第一晶体管t1传输至第一节点n1，第一节点n1维持上一阶段的高电平。第一节点n1的高电平控制第二晶体管t2导通，第一时钟信号ck1控制第三晶体管t3导通，导通的第二晶体管t2和第三晶体管t3将第一电位信号vgh传输至第二节点n2，以使第二节点n2为高电平。第三节点n3的低电平控制第七晶体管t7关断，避免第二电位信号vgl传输至第二节点n2，对第二节点n2的高电平产生影响。第三节点n3的低电平控制第九晶体管t9关断，第二节点n2的高电平控制第八晶体管t8导通，导通的第八晶体管t8将第二电位信号vgl传输至发光控制电路的输出端out。
105.参考图6和图13，在第五阶段p5，起始信号sin为低电平，第一时钟信号ck1为低电平，第二时钟信号ck2为高电平。第二时钟信号ck2控制第六晶体管t6导通，导通的第六晶体管t6将起始信号sin传输至第三节点n3，以使第三节点n3为低电平。第三节点n3的低电平控制第十晶体管t10和第五晶体管t5关断，第一时钟信号ck1控制第四晶体管t4关断，第二电位信号vgl无法经第四晶体管t4和第五晶体管t5传输至第一节点n1。第二时钟信号ck2控制第一晶体管t1导通，导通的第一晶体管t1将第一电位信号vgh传输至第一节点n1，以使第一节点n1的电位为高电平。第一节点n1的电位控制第二晶体管t2导通，第一时钟信号ck1控制第三晶体管t3关断，第一电位信号vgh无法经第二晶体管t2和第三晶体管t3传输至第二节点n2。第三节点n3的低电平控制第七晶体管t7关断，第二电位信号vgl无法经第七晶体管t7传输至第二节点n2，第二节点n2维持上一阶段即第四阶段p4的高电平。第三节点n3的低电平控制第九晶体管t9关断，第二节点n2的高电平控制第八晶体管t8导通，导通的第八晶体管t8将第二电位信号vgl传输至发光控制电路的输出端out。
106.参考图6和图14，在第六阶段p6，起始信号sin为高电平，第一时钟信号ck1为高电平，第二时钟信号ck2为低电平。第二时钟信号ck2控制第六晶体管t6关断，以使起始信号sin无法传输至第三节点n3，第三节点n3维持上一阶段即第五阶段p5的低电平。第三节点n3的低电平控制第十晶体管t10和第五晶体管t5关断，第一时钟信号ck1控制第四晶体管t4导通，第二电位信号vgl无法经第四晶体管t4和第五晶体管t5传输至第一节点n1。第二时钟信号ck2控制第一晶体管t1关断，第一电位信号vgh无法经第一晶体管t1传输至第一节点n1，第一电位信号vgh维持上一阶段的高电平。第一节点n1的高电平控制第二晶体管t2导通，第一时钟信号ck1控制第三晶体管t3导通，导通的第二晶体管t2和第三晶体管t3将第一电位信号vgh传输至第二节点n2，以使第二节点n2的电位为高电平。第三节点n3的低电平控制第七晶体管t7关断，第二电位信号vgl无法经第七晶体管t7传输至第二节点n2，避免第二电位信号vgl的低电平对第二节点n2的电位的影响。第三节点n3的电位控制第九晶体管t9关断，第二节点n2的高电平控制第八晶体管t8导通，导通的第八晶体管t8将第二电位信号vgl传输至发光控制电路的输出端out。
107.参考图6和图15，在第七阶段p7，起始信号sin为高电平，第一时钟信号ck1为低电平，第二时钟信号ck2为高电平。第二时钟信号ck2控制第六晶体管t6导通，以使起始信号sin传输至第三节点n3，使得第三节点n3为高电平。第二时钟信号ck2控制第一晶体管t1导通，以使第一电位信号vgh经第一晶体管t1传输至第一节点n1，进而使得第一节点n1的电位为高电平。第三节点n3的高电平控制第五晶体管t5导通，第一时钟信号ck1控制第四晶体管t4和第三晶体管t3关断，第二电位信号vgl无法经第四晶体管t4和第五晶体管t5传输至第
一节点n1，避免对第一节点n1的高电平的影响。第三节点n3的高电平控制第七晶体管t7导通，以使第二电位信号vgl传输至第二节点n2，进而使得第二节点n2的电位为低电平。第一节点n1的电位控制第二晶体管t2导通，第一电位信号vgh无法经第二晶体管t2和第三晶体管t3传输至第二节点n2，避免对第二节点n2的低电平的影响。第二节点n2的电位控制第八晶体管t8关断，第三节点n3的高电平控制第九晶体管t9导通，导通的第九晶体管t9将第一电位信号vgh传输至发光控制电路的输出端out。
108.参考图6和图16，在第八阶段p8，起始信号sin为高电平，第一时钟信号ck1为高电平，第二时钟信号ck2为低电平。第二时钟信号ck2控制第六晶体管t6关断，以使起始信号sin无法传输至第三节点n3，第三节点n3维持上一阶段的高电平。第三节点n3的电位控制第五晶体管t5导通，第一时钟信号ck1控制第四晶体管t4导通，导通的第四晶体管t4和第五晶体管t5将第二电位信号vgl传输至第一节点n1，以使第一节点n1的电位为低电平。第二时钟信号ck2控制第一晶体管t1关断，避免第一电位信号vgh经第一晶体管t1传输至第一节点n1，影响第一节点n1写入的低电平。第三节点n3的高电平控制第七晶体管t7导通，以将第二电位信号vgl传输至第二节点n2，以使第二节点n2的电位为低电平。第一节点n1的低电平控制第二晶体管t2关断，第一时钟信号ck1控制第三晶体管t3导通，第一电位信号vgh无法经第二晶体管t2和第三晶体管t3传输至第二节点n2，避免影响第二节点n2的低电平。第二节点n2的低电平控制第八晶体管t8关断，第三节点n3的高电平控制第九晶体管t9导通，导通的第九晶体管t9将第一电位信号vgh传输至发光控制电路的输出端out。
109.第八阶段p8结束后，不断重复第七阶段p7和第八阶段p8，直至本帧结束。本发明实施例还提供了一种显示面板，显示面板包括上述的发光控制电路。
110.显示面板具备的有益效果与发光控制电路具备的有益效果相同，本实施例在此不再赘述。
111.图17为本发明实施例提供的一种显示面板的结构示意图，显示面板包括至少两级级联的发光控制电路01，发光控制电路包括起始信号输入端in、第一时钟信号输入端l1、第二时钟信号输入端l2、第一电源端h1和第二电源端h2，每一级发光控制电路01驱动两行像素02，且发光控制电路01采用双端驱动。相邻两级发光控制电路01中，前一级发光控制电路01的输出端out输出的信号作为后一级发光控制电路01的起始信号输入端in接入的起始信号；
112.显示面板包括第一电源线v1、第二电源线v2，第一时钟线k1和第二时钟线k2，第一电源线v1用于提供第一电位信号，第二电源线v2用于提供第二电位信号，第一时钟线k1用于提供第一时钟信号，第二时钟线k2用于提供第二时钟信号；
113.第i级发光控制电路的第一时钟信号输入端l1接入第一时钟线k1，第二时钟信号输入端l2接入第二时钟线k2；
114.第i+1级发光控制电路的第一时钟信号输入端l1接入第二时钟线k2，第二时钟信号输入端l2接入第一时钟线k1；其中，i大于或等于1。
115.发光控制电路01采用双端驱动，对于大尺寸的显示面板而言，降低因传输发光控制信号的信号线较长导致的同一行不同的像素中发光起始时间的差异，有利于提高显示的均一性。
116.图18为本发明实施例提供的一种显示面板的仿真结果图，由图17所示的显示面板
仿真而来，且显示面板中的发光控制电路的具体结构可参见图8。本实施例中示例性示出显示面板包括四级级联的发光控制电路，第一级发光控制电路输出的发光控制信号为第一发光控制信号em1，第二级发光控制电路输出的发光控制信号为第二发光控制信号em2，第三级发光控制电路输出的发光控制信号为第三发光控制信号em3，第四级发光控制电路输出的发光控制信号为第四发光控制信号em4。根据图18可知，采用本发明实施例提供的发光控制电路可正常输出发光控制信号的波形，且实现不同级发光控制信号的移位输出。
117.应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
118.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。