专利名称:数据传输方法和电子设备的制作方法
技术领域：
本发明涉及一种数据传输方法和电子设备，具体而言，涉及一种将数据顺序地传输到多个级联的半导体集成电路的数据传输方法和电子设备。
背景技术：
利用有利于以特别高的精度来控制图像、并且把握主流的有效矩阵型彩色液晶显示设备，液晶显示设备以其具有薄形、轻质量、和低功率的有点被用作为多种设备诸如个人计算机中的点矩阵型显示设备。
液晶显示设备的液晶显示模块包括液晶面板(LCD面板)，由半导体集成电路器件(以下称为“IC”)组成的控制电路(下文中称为“控制器”)，扫描侧驱动电路(以下称为“扫描驱动器”)以及数据侧驱动电路(以下称为“数据驱动器”)。扫描驱动器和数据驱动器由IC构成。在许多情况中，提供有多个数据驱动器，例如，在液晶面板分辨率为XGA(1024×768像素一个像素由R(红)、G(绿)以及B(蓝)三个点组成)的情况中以及在262144彩色显示(R，G以及B每个都具有64灰度级)的情况中，设置有8个数据驱动器，其中指定单个数据驱动器显示128个像素。在此，必需操作数据驱动器外部的线路以便将显示数据、时序信号等等从控制器传输到每一数据驱动器。因此，需要用于布图的区域。所以，为了使得布图尽可能的小，(例如，参见日本专利3416045)使用一种级联系统以作为将显示数据、时钟信号等等从控制器传输到每一数据驱动器的系统，在该级联系统中，进行从控制器仅到初始级数据驱动器的传输和按照现有技术中的启动信号传输方法顺序地经由IC以到达第二级数据驱动器以及随后级数据驱动器的传输(以下称为芯片间传输系统)。
另一方面，在液晶显示模块内的IC之间进行信号传输的情况中，根据现有技术使用一种CMOS接口，该CMOS接口构成用于传输幅度在电源电压(“H”电平)和地(“L”电平)之间变化的双值电压信号的装置。随着液晶面板的图像的细节和尺寸的增加，液晶面板的像素数量也增加，并且也使得市场从XGA扩展到SXGA(1280×1024像素)以及扩展到UXGA(1600×1200像素)。因此，在XGA情况中，相应于液晶面板的时钟频率目前为大约60MHz，但是对于SXGA及其上来说，其是一种较高的时钟频率。尽管需要在液晶显示模块内的控制器和数据驱动器之间高速传输时钟信号、显示数据等等，但是在传统的CMOS接口的情况中存在以下问题当必须采用并行传输系统以防止EMI(电磁干扰)噪声时，线路的数量增加。
因此，为了解决XGA等上述问题，使用小幅度差动信号传输系统的接口。作为一种典型实例，使用RSDS(Reduced Swing DifferentialSignaling国家半导体的注册商标)系统(以下称为‘RSDS接口’)的接口(参见日本专利3285332)。
此外，在上述芯片间传输显示数据、时钟信号等等的过程中使用RSDS接口的情况中，虽然减少了控制器与初始级数据驱动器之间的EMI噪声，但是必须将显示数据和时钟信号以相同的频率传输到第二数据驱动器和随后的数据驱动器。然而，与决定控制器和初始级数据驱动器之间的线路阻抗(主要是电阻)的玻璃基底上的线路长度相比，由于数据驱动器之间的玻璃基底上的线路长度较长，数据驱动器之间的线路电阻大于控制器与初始级数据驱动器之间的线路电阻，因此，通过第二级和随后级的数据驱动器在时钟信号的边沿处捕捉显示数据时，减少了设置/保持裕量，也就是说存在不能精确地捕捉显示数据的风险。此外，在数据驱动器之间传输显示数据的过程中使用RSDS接口的情况下，存在以下问题必须流过固定的电流以便传输RSDS信号，并且电流消耗很大。
发明内容
根据本发明的一方面，提供一种将数据从第一半导体集成电路顺序传输到多个级联的第二半导体集成电路的数据传输方法，其中借助于差动信号，在第一半导体集成电路和初始级第二半导体集成电路之间传输数据，并且借助于CMOS信号，在每一第二半导体集成电路之间传输数据。
根据本发明的另一方面，提供一种电子设备，包括第一半导体集成电路，以及接收第一半导体集成电路的数据并且顺序传输所述数据的多个级联第二半导体集成电路，其中借助于差动信号，在第一半导体集成电路和初始级第二半导体集成电路之间传输所述数据，并且借助于CMOS信号，在每一所述第二半导体集成电路之间传输所述数据。
作为上述装置的结果，借助于具有长周期和大幅度(驱动能力)的CMOS信号而执行第一半导体集成电路与初始级第二半导体集成电路之间的传输，而借助于差动信号而在具有大线路阻抗的第二半导体集成电路之间执行的数据传输，当通过每一半导体集成电路捕捉到数据时，能够充分地获得设置/保持裕量。
本发明能够减少在数据和时钟信号的芯片间传输的过程中的EMI、电流消耗等等并且为捕捉数据而提供合适的时序边沿。
根据结合附图而进行的以下描述，本发明的上述的和其他目的、优点以及特征将变得更加清楚，其中图1示出了本发明第一实施例的液晶显示模块的整体构造的框图；
图2示出了图1中液晶显示模块所使用的数据驱动器4的整体构造的框图；图3示出了图2所示的数据驱动器4中所使用的接收器20的电路图；图4A和4B示出了图3所示接收器20中所使用的旁路电路22的电路图；图5示出了图3所示接收器20的IFM＝“H”时的操作状态；图6示出了图3所示接收器20的IFM＝“L”时的操作状态；图7示出了图2所示数据驱动器4中使用的发送器30的电路图；图8示出了图7所示发送器30的IFM＝“H”时的操作状态；图9示出了图7所示发送器30的IFM＝“L”时的操作状态；图10说明了在图1所示的控制器2与数据驱动器4之间的各种信号传输；图11A-11I示出了在图10所示数据驱动器之间进行时钟信号、显示数据等等的芯片间传输的时序图；图12示出了本发明第二实施例的液晶显示模块的整体构造的框图；以及图13示出了本发明第三实施例的液晶显示模块的整体构造的框图。
具体实施方式
为了说明的目的，在涉及以下描述中所使用的显示数据、时序信号等等的代码的地方，下面定义CMOS信号和RSDS信号。
(1)显示数据DATACMOS信号、RSDS信号等等之间没有区别(2)显示数据DACMOS信号(3)显示数据D00-D05，D10-D15，D20-D25CMOS信号(4)显示数据DN/DPRSDS信号(5)显示数据D00N/D00P-D02N/D02P，D10N/D10P-D12N/D12P，D20N/D20P-D22N/D22PRSDS信号(6)时钟信号CLKCMOS信号、RSDS信号等等之间没有区别(7)时钟信号CKCMOS信号(8)时钟信号CKN/CKPRSDS信号(9)启动信号STH，锁存信号STB，数据反相信号INVCMOS信号现在在此将参考说明性的实施例来描述本发明。本领域的技术人员将能意识到使用本发明的教导能够实现许多可选的实施例，并且本发明并非限于用于说明性目的而说明的实施例。
以下参考附图将描述本发明的第一实施例。如图1所示，液晶显示设备的液晶显示模块包括液晶面板1，控制器2，扫描驱动器3以及数据驱动器4。虽然没有详细地示出，但是液晶显示面板1包括以下结构，即通过彼此相对放置两个基底然后在所述两个基底之间密封液晶而形成的结构，所述两个基底是，其上安排有透明像素电极和薄膜晶体管(TFT)的半导体基底和在其整个表面上形成一个透明电极的相对基底。所述液晶面板1通过以下措施来显示图像，即向每一像素电极施加预定电压并且根据各个像素电极与相对基底电极之间的电位差来控制具有开关功能的TFT以改变液晶的透射或反射。用于发送TFT的开关控制信号(扫描信号)的扫描线以及用于发送被施加到各个像素电极的灰度级电压的数据线被安排在半导体基底上。以下通过实例来描述液晶显示面板1的分辨率为SXGA(1280×1024像素一个像素由R，G和B3个点构成)的262144-彩色显示(R，G，B每个由64灰度级构成)的情况。
与垂直方向上的1024个像素相对应，排列液晶面板1的1024个扫描线。此外，由于一个像素由R，G和B3个点组成，排列1280×3＝3840个数据线以与水平方向上的1280个像素相对应。为1024个栅极线而设置4个扫描驱动器3以致于一个扫描驱动器被分配256个栅极线。为3840个数据线而设置10个数据驱动器(41，42，…，410)以致于一个数据驱动器被分配384个数据线。
例如，经由LVDS(低电压差动信号)接口而将显示数据和时序信号等等从控制器2传输到PC(个人计算机)5。时钟信号从控制器2并行传输到各个扫描驱动器3并且垂直同步启动信号STV被传输到初始级扫描驱动器3，然后顺序地传输到第二和随后级联的扫描驱动器3。经由CMOS接口而将构成CMOS信号的水平同步启动信号STH和锁存信号STB从控制器2传输到初始级数据驱动器41，并且经由RSDS接口而将构成RSDS信号的显示数据DN/DP和时钟信号CKN/CKP传输到初始级数据驱动器41。经由CMOS接口而将构成CMOS信号的显示数据DA、时钟信号CK、启动信号STH、锁存信号STB以及数据反相信号INV通过初始级数据驱动器41顺序地传输到级联的第二和随后级数据驱动器42、43、…，410。初始级数据驱动器41基于先前和随后的显示数据DA而产生数据反相信号INV。
扫描驱动器3顺序地将脉冲形扫描信号发送到液晶面板1的每一扫描线。与被施加脉冲的扫描线相关的TFT处于全部接通状态，因此，每一数据驱动器4将灰度级电压提供到液晶面板1的数据线，并且所述灰度级电压经由处于接通状态的TFT而被施加到像素电极。此外，当与没有被施加脉冲的扫描线相关联的TFT改变到断开状态时，像素电极和反相基底电极之间的电位差保持不变直到将随后的灰度级电压施加到像素电极。此外，通过将脉冲顺序地施加到所有的扫描线，预定的灰度级电压被施加到所有的像素电极，并且通过在帧周期内重写灰度级电压而能够显示图像。
与384条数据线相对应，数据驱动器4对于每一R，G和B具有6比特的显示数据，用于显示输入到数据驱动器4的每一R，G和B的64个灰度级，并且数据驱动器4构成为384个输出，相应于显示数据的逻辑的64个灰度级的一个灰度级电压被输出。。如图2所示，对于特定的电路结构，除了移位寄存器11之外，数据驱动器4包括数据寄存器12，锁存器13，电平移位器14，数模转换电路(以下称为‘D/A转换器’)15以及电压跟随器输出电路16，接收器20和发送器30，所述电压跟随器输出电路、接收器和发送器构成用于芯片间数据传输的接口电路，所述移位寄存器11构成一种用于执行有关数字显示数据DA的串/并转换并且用于执行到相应于显示数据DA的逻辑的模拟灰度级电压的转换的电路。数据驱动器4包括用于运行每一上述电路的电源电路，但是在此未示出和描述。
将描述作为数据驱动器4的输入端的图2所示的每一端。IFM端是用于选择CMOS或RSDS接口模式的端口。“H”电平或“L”电平固定电位作为接口模式选择信号而被提供到IFM端并且该电位输入到接收器20和发送器30。ISTH端是用于启动信号STH的输入端，并且启动信号STH输入到移位寄存器11。ISTB端是一种用于锁存信号STB的输入端，并且所述锁存信号STB输入到锁存器13和电压跟随器输出电路16。当IFM端＝“H”电平时，ICKP/ICK端和ICKN/IINV端是用于时钟信号CKN/CKP的输入端，并且当IFM端＝“L”电平时，ICKP/ICK端是用于时钟信号CK的输入端，并且ICKN/IINV端是数据反相信号INV的输入端。时钟信号CKN/CKP和CK以及数据反相信号INV都输入到接收器20。ID00N/ID00-ID02P/ID05端、ID10N/ID10-ID12P/ID15端以及ID20N/ID20-ID22P/ID25端是与6灰度级显示比特×R，G，B3点(一个像素)＝18比特的位宽度相对应的显示数据DATA的输入端，并且当IFM端＝“H”电平，所述这些端是构成RSDS信号的显示数据D00N/D00P-D02N/D02P、D10N/D10P-D12N/D12P、D20N/D20P-D22N/D22P(以下称为DN/DP)的输入端，当IFM端＝“L”电平时，上述这些端是构成CMOS信号的显示数据D00-D05、D10-D15和D20-D25(以下称为‘DA’)的输入端。以上的每一显示数据DATA都输入到接收器20。
现在将描述作为数据驱动器4的输出端的图2所示的每一端。OSTH端是启动信号STH的输出端，并且所述启动信号STH由移位寄存器11输出。OSTB端是锁存信号STB的输出端并且该锁存信号STB由锁存器13输出。OCK端是时钟信号CK的输出端并且所述时钟信号CK由发送器30输出。OINV端是数据反相信号INV的输出端并且所述数据反相信号INV由发送器30输出。OD00-OD05端、OD10-OD15端以及OD20-OD25端是显示数据DA的输出端并且各个显示数据DA都由发送器30输出。
以下将简要描述移位寄存器11、数据寄存器12、锁存器13、电平移位器14、D/A转换器15以及电压跟随器输出电路16。移位寄存器11由与384个数据线相对应的128比特(其中一比特被分配三个数据线R，G，B)构成，并且对于在液晶面板1的多个扫描线之间扫描一条扫描线的每一单个水平周期来说，在时钟信号CK的上升沿和下降沿处的时刻读取“H”电平的启动信号STH，并且顺序产生数据捕捉控制信号C1、C2、…、C128并将这些数据捕捉控制信号提供到数据寄存器12。与384条数据线相对应并且在每一单个水平周期，所述数据寄存器12捕捉与一条扫描线相对应的显示数据DA，其中借助于移位寄存器11的控制信号C1、C2、…、C128的下降沿时刻处128比特×(6比特×3点(R，G，B))的18位宽度来提供所述显示数据DA。在每一单个水平周期期间，锁存器13在锁存信号STB的上升沿时刻，锁存数据寄存器12所捕捉到的显示数据DA并且将所述显示数据全部一起提供到电平移位器14。电平移位器14通过升高电压电平而将来自于锁存器13的显示数据DA提供到D/A转换器15。根据来自于电平移位器14的显示数据DA，D/A转换器15将与64灰度级当中的显示数据DA的逻辑相对应的一个灰度级电压提供到电压跟随器输出电路16，以用于对应于384个数据线的每一6比特显示数据DA。电压跟随器输出电路16通过升高驱动能力，在锁存信号STB的下降沿的时刻，输出来自于D/A转换器15的灰度级电压以作为输出S1-S384。
接下来将详细地描述构成用于芯片间传输的接口电路的接收器20和发送器30。接收器20接收时钟信号CLK和显示数据DATA等等，这些信号构成RSDS信号CK或者CMOS信号，并且输出时钟信号和显示数据DA等等至内部移位寄存器11和数据寄存器12等等，所述这些信号构成CMOS信号。如图3所示，接收器20包括RSDS接收器21，时钟信号CKN/CKP和显示数据DN/DP输入于此；旁路电路22，对时钟信号CK、数据反相信号INV以及显示数据DA进行旁路；划分电路23；划分电路24；由EXOR电路构成的数据反相电路25；用于从划分电路23选择时钟信号CK以及从旁路电路22中选择时钟信号CK的选择器26；以及用于从划分电路24中选择显示数据DA并从数据反相电路25中选择显示数据DA的选择器27。当IFM端＝“H”电平时，每一RSDS接收器21进入操作状态，其中内部旁路信号是on并且能够接收时钟信号CKN/CKP和显示数据DN/DP，并且当IFM端＝“L”电平时，由于内部旁路信号关断，每一RSDS接收器21进入非操作状态，从而减少了电流消耗。例如，通过图4所示的两个OR电路来构成每一旁路电路22，并且当IFM端＝“L”电平时，时钟信号CK、数据反相信号INV以及显示数据DA被旁路，并且当IFM端＝“H”电平时，禁止旁路CMOS信号。
划分电路23将RSDS接收器21输出的时钟信号CK划分成两个并且经由一条线输出被划分的信号。每一划分电路24对每一RSDS接收器21输出的显示数据D00-D01、D02-D03、…、D24-D25进行划分并且将对应于两比特的数据容纳入单比特数据D00、D01、…、D24、D25中并且借助于两条线路输出这些数据。当IFM端＝“L”电平时，数据反相电路25根据来自于旁路电路22的数据反相信号INV而对来自旁路电路22的显示数据DA执行反相控制。数据反相电路25起到执行以下方法的数据二次反相电路的作用，即根据数据反相信号INV，借助于传输源数据一次反相电路而对显示数据的逻辑执行一次反相，以减小所有传输线路的反相频率，并且执行二次反相以便借助于传输目的地数据二次反相电路将所述逻辑恢复原始逻辑。当IFM端＝“H”电平时，选择器26选择并输出来自划分电路23的时钟信号CK，并且当IFM端＝“L”电平时，选择器26选择并来自输出旁路电路22的时钟信号CK。当IFM端＝“H”电平时，选择器27选择并输出来自于划分电路24的显示数据D00-D01、D02-D03、…、D24-D25，并且当IFM端＝“L”电平时，选择器27选择并输出来自于数据反相电路25的显示数据D00-D01、D02-D03、…、D24-D25。
现在将描述IFM端＝“H”电平时接收器20的操作。每一RSDS接收器21处于操作状态并且旁路电路22禁止旁路CMOS信号。选择器26选择划分电路23的输出并且选择器27选择划分电路24的输出。由于这些操作，如图5所示那样，所述接收器20运行为RSDS接收器。因此，在此，当时钟信号CKN/CKP和显示数据DN/DP输入到接收器20时，每一RSDS接收器21接收所述时钟信号CKN/CKP和显示数据DN/DP，因此接收器20输出来自于分配器23的时钟信号CK并且输出来自于分配器24的显示数据DA。
接下来将描述IFM端＝“L”电平时接收器20的操作。每一RSDS接收器21处于非操作状态并且相应的旁路电路22旁路时钟信号CK、数据反相信号INV以及显示数据DA。选择器26选择旁路电路22的时钟信号输出并且选择器27选择数据反相电路25的输出。由于这些操作，如图6所示那样，所述接收器20运行为CMOS接收器。因此，在此，当时钟信号CK和显示数据DA输入到接收器20时，每一旁路电路22旁路这些CMOS信号并且接收器20输出来自于相应旁路电路22的时钟信号CK，以及通过接收器20输出来自于数据反相电路25的显示数据DA。
发送器30包括数据反相信号产生电路31，选择器32以及数据反相电路33。发送器30接收来自于内部移位寄存器11、数据寄存器12等等的信号并且将时钟信号CK、显示数据DA等传输到随后级数据驱动器4。
数据反相信号产生电路31包括数据反相检测电路34、第一确定电路35、以及第二确定电路36。数据反相信号产生电路31包括三个数据反相检测电路34以对应于每一R、G、B的6比特显示数据DA。为了检测每一所述6比特的先前的和随后的变化，每一数据反相检测电路34包括对应于每一比特的两级级联触发器和EXOR电路，所述EXOR电路输出每级输出的异或并且为一个之前或之后不存在改变的比特而输出“L”电平，以及为之前或之后存在改变的比特而输出“H”电平。数据反相信号产生电路31包括三个第一确定电路35以对应于每一数据反相检测电路34，并且当IFM端＝“H”电平时，假定为操作状态，在所述操作状态中确定是可能的，并且当IFM端＝“L”电平时，假设为非操作状态，从而减少了消耗。每一第一确定电路35检测6比特当中已经变化的比特的数量，并且例如当存在4个或更多比特时，输出“H”电平。第二确定电路36检测所述三个第一确定电路35当中输出为“H”电平的数量，并且当存在两个或更多输出时，输出“H”。第二确定电路36的输出是数据反相信号INV。
当IFM端＝“H”电平时，选择器32从数据反相信号产生电路31中选择并输出数据反相信号INV，并且当IFM端＝“L”电平时，该选择器32从接收器20中选择并输出数据反相信号INV。数据反相电路33根据来自于选择器32的数据反相信号INV而对来自于数据反相信号产生电路31的显示数据进行反相控制。数据反相电路33运行为执行以下方法的数据一次反相电路，即根据数据反相信号INV而借助于传输源数据一次反相电路以对显示数据的逻辑执行一次反相，从而减小了所有传输线路的反相频率，并且借助于传输目的地数据二次反相电路执行二次反相以便将所述逻辑恢复到原始逻辑。
现在将描述IFM端＝“H”电平时发送器30的操作。每一第一确定电路35处于操作状态并且选择器32从数据反相信号产生电路31中选择并输出数据反相信号INV。由于这些操作，如图8所示那样，当显示数据DA输入到数据反相信号产生电路31时，通过数据反相检测电路34检测每一比特中先前和随后的变化，并且基于上述结果，借助于第一确定电路35和第二确定电路36来检测变化的比特的数量，从而通过数据反相信号产生电路31将第二确定电路36的输出输出到OINV端和数据反相电路33，以作为数据反相信号INV。此外，数据反相电路33根据数据反相信号INV而将经由数据反相信号产生电路31输入的显示数据DA反相，然后输出到相应的输出端OD00-OD05、OD10-OD15和OD20-OD25。
接下来将描述IFM端＝“L”电平时发送器30的操作。每一第一确定电路35处于非操作状态并且选择器32从接收器20中选择并输出数据反相信号INV。由于这些操作，如图9所示那样，来自于接收器20的数据反相信号INV输出到OINV端和数据反相电路33。此外，数据反相电路33根据数据反相信号INV而将经由数据反相信号产生电路31输入到数据反相电路33的显示数据DA反相，然后输出到相应的输出端OD00-OD05、OD10-OD15和OD20-OD25。
关于图1所示的控制器2和数据驱动器4之间以及液晶显示模块的每一数据驱动器4之间的不同信号的传输，将参考图10来描述控制器2、数据驱动器4以及从控制器2到数据驱动器4之间的不同信号线路。借助于CMOS信号将启动信号STH和锁存信号STB从所述控制器2传输到数据驱动器41并且随后被所述数据驱动器41顺序传输到每一级联的数据驱动器42、43、…、410。
现在将描述时钟信号CLK、显示数据DATA以及数据反相信号INV的传输。数据驱动器41的IFM端的电位电平被设置为“H”电平并且数据驱动器42、43、…、410的IFM端的电位电平被设置为“L”电平。结果，数据驱动器41的每一RSDS接收器21进入操作状态，并且如图5所示，数据驱动器41的接收器20运行为RSDS接收器并且通过控制器2的RSDS发送器(未示出)和数据驱动器41的接收器20构成RSDS接口。所以，来自于控制器2的时钟信号CKN/CKP和显示数据DN/DP经由RSDS接口电路而被传输到数据驱动器41。数据驱动器41的发送器30输出时钟信号CK和显示数据DA并且运行为CMOS发送器。
数据驱动器42的每一接收器21处于非操作状态并且被旁路，如图6所示，数据驱动器42的接收器20运行为CMOS接收器并且通过数据驱动器41的发送器30和数据驱动器42的接收器20来构成CMOS接口。所以，来自于数据驱动器41的时钟信号CK和显示数据DA经由CMOS接口而被传输到数据驱动器42。数据驱动器42的发送器30输出时钟信号CK和显示数据DA并且运行为CMOS发送器。第三和随后级数据驱动器43、…、410以与数据驱动器42相同的方式运行，并且时钟信号CK和显示数据DA经由CMOS接口而被顺序地传输到数据驱动器43、…、410。此外，第二和随后数据驱动器42、43、…、410的每一接收器21处于非操作状态，并且因此，能够减少这些接收器的电流消耗。
接下来将参考附图11来描述直到用于数据驱动器43的显示数据DATA输入到数据驱动器41并被传输到数据驱动器43的时序操作。
以图11A所示的时序将时钟信号CKN/CKP输入到数据驱动器41以作为例如75MHz RSDS信号，并且在与时钟信号CKN/CKP同步的图11C中所示的时序而输入显示数据DN/DP。与图11A所示的259th时钟信号CKN/CKP相对应，输入用于图11C所示数据驱动器43的输出S1-S3的显示数据DN/DP，并且与260th时钟信号CKN/CKP相对应，同样输入用于数据驱动器43的输出S4-S6的显示数据DN/DP。此外，在所示之前的时序将启动信号STH1输入到数据驱动器41，并且在图11B中ISTH信号输出“L”电平。
时钟信号CKN/CKP被数据驱动器41中的接收器20所划分以提供37.5MHz的时钟信号CK1(未示出)并且所述时钟信号CKN/CKP在数据驱动器41内传输，以及时钟信号CK2以图11D所示的时钟信号CKN/CKP的延迟t＝tp1(例如tp1＝15ns)而输入到数据驱动器42。显示数据DN/DP被数据驱动器41中的接收器20所划分以提供37.5MHz的显示数据DA(未示出)，并且所述显示数据DN/DP在数据驱动器41内进行传输，以及如图11F所示，所述显示数据DN/DP以时钟信号CK2(例如tPLH2，tPHL2＝-3-+1ns)的延迟t＝tPLH2(tPHL2)而输入到数据驱动器42。与图11D所示的第2-1个时钟信号CK2相对应而输入用于图11F所示数据驱动器43的输出S1-S3、S4-S6的显示数据DA，并且类似的，与第2-2个时钟信号CK2相对应而输入用于数据驱动器43的输出S7-S9、S10-S12显示数据DA。此外，启动信号STH1在数据驱动器41内进行传输并在所示之前的时序而输入到数据驱动器42以作为启动信号STH2。在图11E中，ISTH端处于“L”电平。
时钟信号CK2在数据驱动器42内进行传输并且在图11G所示时钟信号CK2的延迟t＝tp2(例如tp2＝15ns)而被输入到数据驱动器43以作为时钟信号CK3。启动信号STH2在数据驱动器42内进行传输并且在第3-1个时钟信号CK3下降沿延迟t＝tPLH1(例如tPLH1＝-3-+1ns)的上升沿处以及在第3-2个时钟信号CK3下降沿延迟t＝tPHL1(例如tPHL1＝-3-+1ns)的上升沿处输入以作为启动信号STH3。显示数据DA在数据驱动器42内进行传输并且如图11I所示，从时钟信号CK3延迟t＝tPLH2(t＝tPLH2)而输入到数据驱动器43。与图11G所示的第3-3个时钟信号CK3相对应而输入用于图11G所示数据驱动器43的输出S1-S3和S4-S6的显示数据DA，并且类似的，与第3-4个时钟信号CK3相对应而输入用于数据驱动器43的输出S7-S9和S10-S12的显示数据DA。
以下将参考图12来描述本发明的第二实施例。此外，相同的参考数字将被指定给与图1中相同的部分并且在此将不再描述。与图1液晶显示设备的不同在于第二实施例包括控制器102和数据驱动器104以代替控制器2和数据驱动器4，并且控制器102通过使用min-LVDS(TEXAS INSTRUMENTS的注册商标)系统接口而不是RSDS接口以作为小幅度差动信号系统的接口，将包括min-LVDS信号的显示数据DN/DP和时钟信号CKN/CKP传输到初始级数据驱动器1041。所述驱动器104能够使用与图2所示的数据驱动器4相同的电路配置，但除了以下事实使用min-LVDS接收器以代替接收器20的RSDS接收器21，并且在此忽略对数据驱动器104的电路构造的说明和描述。
接下来将参考图13来描述本发明的第三实施例。此外，在此将忽略描述与图1中被指定相同的符号和其描述。与图1的液晶显示设备的区别在于第三实施例包括控制器202和数据驱动器204，而不是控制器2和数据驱动器4，并且控制器102通过使用CMADS(CurrentMode Advanced Differential SignalingNippon Electric(Corp)的注册商标)系统接口而不是RSDS接口以作为小幅度差动信号系统的接口，将包括CMADS信号的显示数据DN/DP和时钟信号CKN/CKP传输到初始级数据驱动器2041。所述驱动器204能够使用与图2所示的数据驱动器4相同的电路配置，但除了以下事实使用CMADS接收器以代替接收器20的RSDS接收器21，并且在此忽略对数据驱动器204的电路构造的说明和描述。
如以上第一至第三实施例的描述，控制器通过使用RSDS信号、min-LVDS信号以及CMADS信号之一以作为小幅度差动信号而进行显示数据和时序信号等等传输到初始级数据驱动器的芯片间传输是相同的，并且借助于与控制器和初始级数据驱动器之间线路电阻相比具有较大的线路电阻的数据驱动器之间的小幅度差动信号，通过使用具有长周期和大幅度(驱动能力)CMOS信号而进行显示数据和时钟信号等等的芯片间传输，因此当通过第二和随后数据驱动器在时钟信号的边沿捕捉到显示数据的时候，能够充分地获得设置/保持裕量。此外，由于在数据驱动器之间传输显示数据的过程中，使用CMOS信号接口而不使用小幅度差动信号接口，因此不需要流动用于传输小幅度差动信号的固定电流。另外，当借助于CMOS信号将显示数据传输到第二和随后级数据驱动器时，至少通过初始级数据驱动器使用初始级数据驱动器所产生的数据反相信号以对显示数据进行一次反相，并且至少通过第二和随后级数据驱动器对所述显示数据进行二次反相。因此，能够消除数据传输期间由于先前和随后数据的反相而导致的EMI噪声和电流消耗等等。
此外，RSDS接收器、min-LVDS接收器和CMADS接收器作为实例而被描述为上述实施例的数据驱动器中所使用的接收器。然而，本发明并非限于所述这些接收器。只要同样能够将小幅度差动信号转换为CMOS信号的接收器也是能够应用的。此外，虽然作为实例而描述液晶显示设备，但是本发明并非限于液晶显示设备并且在芯片间传输时钟信号、显示数据等等的其他显示设备中也是能够使用的。此外，本发明并非限于显示设备并且在使用数据传输方法的另外的电子设备中也是能够使用的，其中在所述数据传输方法中，第一半导体集成电路的数据顺序地输出到多个级联的第二半导体集成电路设备。
很明显，本发明并非限于上述实施例并且在不脱离发明的范围和精神的情况下可以进行修改和变化。
权利要求
1.一种用于从第一半导体集成电路向多个级联的第二半导体集成电路顺序传输数据的数据传输方法，其中借助于差动信号在第一半导体集成电路和初始级第二半导体集成电路之间传输数据，并且借助于CMOS信号在每一第二半导体集成电路之间传输所述数据。
2.根据权利要求
1的数据传输方法，其中，在第二半导体集成电路中，根据接口模式选择信号而能够接受性地选择差动信号或CMOS信号以作为所述数据。
3.根据权利要求
2的数据传输方法，其中，在初始级第二半导体集成电路中，选择差动信号并且将所接收到的差动信号转换为CMOS信号以用于每一比特并传输到第二级第二半导体集成电路；以及在所述第二级第二半导体集成电路中，选择CMOS信号并且将所接收到的CMOS信号按原样顺序发送到第三级和随后级第二半导体集成电路。
4.根据权利要求
3的数据传输方法，其中从所述差动信号转换而来的CMOS信号相对于所述差动信号而被划分为至少两个。
5.根据权利要求
3的数据传输方法，其中，在初始级第二半导体集成电路中，检测从所述差动信号转换的CMOS信号的每一比特的先前的和随后的反相，对应于所述反相的比特的数量来产生数据反相信号，并且从差动信号转换的CMOS信号根据所述数据反相信号而进行一次反相并且与所述数据反相信号一起传输到第二级第二半导体集成电路；以及在所述第二级和随后级第二半导体集成电路中，所述接收到的CMOS信号根据所述数据反相信号而进行二次反相。
6.根据权利要求
1的数据传输方法，其中所述差动信号是RSDS信号、min-LVDS信号或CMADS信号之一。
7.一种电子设备，包括第一半导体集成电路；以及多个级联的第二半导体集成电路，用于从第一半导体集成电路中接收数据并且顺序传输所述数据；其中借助于差动信号而在第一半导体集成电路和初始级第二半导体集成电路之间传输所述数据，并且借助于CMOS信号而在每一第二半导体集成电路之间传输所述数据。
8.根据权利要求
7的电子设备，其中所述第二半导体集成电路包括接收器，根据接口模式选择信号可接受性地选择差动信号或CMOS信号以作为所述数据。
9.根据权利要求
8的电子设备，其中所述接收器包括差动信号接收器，当选择所述差动信号时，该差动信号接收器接收包含成一对的至少两比特的数据的差动信号，并且在同一线路上输出所述至少两比特的数据以作为时分多路复用的CMOS信号；以及旁路电路，当选择CMOS信号时，该旁路电路允许所接收到的CMOS信号旁路所述差动信号接收器。
10.根据权利要求
9的电子设备，其中所述接收器包括划分电路，关于所述差动信号而将来自于差动信号接收器的CMOS信号划分为至少两个，并且将其输出为单个一比特的并行CMOS信号。
11.根据权利要求
10的电子设备，其中所述第二半导体集成电路包括数据反相信号产生电路，为所述并行CMOS信号的每一比特而检测先前的和随后的反相并且产生相应于反相的比特的数量的数据反相信号；数据一次反相电路，根据所述数据反相信号而对所述并行CMOS信号进行一次反相；以及数据二次反相电路，根据所述数据反相信号而对进行过一次反相的所述CMOS信号进行二次反相。
12.根据权利要求
7的电子设备，其中所述差动信号是RSDS信号、min-LVDS信号或CMADS信号之一。
13.根据权利要求
7的电子设备，其中所述电子设备用作显示设备，所述第一半导体集成电路是控制电路并且第二半导体集成电路是数据侧驱动器电路。
14.根据权利要求
13的电子设备，其中所述电子设备用作液晶显示设备。
专利摘要
本发明提供一种液晶显示设备，该设备能够在显示数据、时钟信号等等的芯片间传输过程中减少EMI、电流消耗等等并且提供合适的时序裕量。在使用多个数据驱动器而进行的显示数据、时钟数据等等的芯片间传输的过程中，某一数据驱动器用作为数据驱动器。当在第一级中使用所述数据驱动器时，通过将IFM端固定在“H”电平而使得一内部接收器用作为RSDS接收器。所述接收到的RSDS信号构成已经被所述接收器划分为两个的CMOS信号，并且通过发送器输出所述接收到的RSDS信号。在此，通过发送器产生并且输出数据反相信号。当在第二或随后级中使用所述数据驱动器时，通过将IFM端固定在“L”电平而使得所述内部接收器用作为CMOS接收器。所述接收到的CMOS信号通过所述接收器和发送器使用数据反相信号以进行反相控制之后而被输出。
文档编号G09G3/36GKCN1677458SQ200510056196
公开日2005年10月5日 申请日期2005年3月31日
发明者福尾元男 申请人:恩益禧电子股份有限公司导出引文BiBTeX, EndNote, RefMan