专利名称：显示控制设备的制作方法
技术领域：
本发明涉及一种显示控制技术或液晶驱动控制技术，更具体地，涉及一种有效地应用于例如具有字符发生器的点阵型字符显示液晶驱动器的显示控制电路的技术。
现有技术中的点阵型字符显示液晶显示控制设备的构造包括存放字符代码的显示存储器；存储字符字体模式的字符发生器存储器；产生为显示而顺序读出显示存储器的地址的显示地址计数器和若干用于驱动液晶的驱动器。CPU(即中央处理器)把将被显示的字符代码存在对应液晶屏幕显示位置的显示存储器地址中。在与实际显示位置的同步中，显示地址计数器顺序地产生显示存储器的地址，以便读出字符代码并把字符代码做为地址的一部分，从字符发生器存储器中读出字符字体模式的数据(即字符字体数据)。于是，被顺序读出的字符字体数据又做为液晶的开/关数据被顺序送到液晶驱动器中的移位寄存器，当一行的数据被存储时，所有这些驱动器立即一起驱动液晶显示面板。
结果，同字符代码存在一起的显示存储器地址位置和若干用来显示字符的液晶驱动器的地址位置之间的对应关系被固定。例如，在液晶显示板按8个数字和4行的方式显示一个字体模式的情况下，该存储器能存放8个数字和4行的字符代码。而且，当象液晶显示板的公共电极这样的扫描信号线从液晶显示板的上边缘位置顺序地向下驱动时，执行显示存储器的读操作以对应这些扫描信号线的显示位置，这一顺序是由地址计数器的增一/减一操作所产生的输出的增加/减少方向唯一确定的。
然而，当液晶驱动器输出的数量增加时，在具有被封装的液晶驱动器的半导体集成电路和液晶显示屏面之间的布线变得如此密集而导致集成电路的封装复杂化。例如，在5×8点阵的一个字符以20个数字和两行的方式被1/16占空度的驱动装置显示的情况下，要求116根布线(即，20×5＋8×2)。结果，布线由于复杂化而相互交叉，取决于液晶显示控制设备相对液晶显示板的显示屏幕被封装的方向。这种要求可能限制液晶显示控制电路能够被封装的方向。
而且，如果更换构成液晶显示控制设备的半导体集成电路的封装布线模式以简化半导体集成电路和液晶显示板之间的布线，则CPU必须按照对应布线替换的显示存储器地址分配写字符代码。如果采用这种方法，必须修改软件以适合构成液晶显示控制设备和液晶显示板的液晶模块中的每一种封装布线模式。
另外，取决于分配显示存储器地址的方式，单个显示字符位置的地址和水平方向邻近显示字符显示存储器地址在字符被水平滚动和显示时可以是非连续的，使得由硬件控制的卷行是不可能的。用于8数字和1行显示的液晶显示模块可以通过布线设计把包括具有4数字和2行显示能力驱动器的液晶显示控制设备的驱动终端和液晶显示板的驱动电极连接起来而构成的。这种显示方式如
图12(A)所示。假定一般的液晶显示器的显示存储器具有比其显示能力更高的存储区域，即能存储8数字和2行的字符代码。这时，如果显示存储器的地址直接由显示地址计数器产生，则显示地址计数器的输出地址(用16进制记数法表示)和字体之间的对应关系如图12(B)中所示。在这种状态中，如果象图12(C)所示的那样，字符在水平方向上向左硬件滚动(卷行)，则由显示地址计数器的输出“10”所指定的字符E的代码不可能在地址“04”上得到，因此所述的硬件滚动不可能实现。
本发明的一个目的是提供一种显示控制设备，这种设备能简化点阵型显示设备的布线而不考虑显示设备的封装方向或方式。
本发明的另一个目的是提供一种显示控制设备，这种设备能独立于来自外部的地址控制，通过识别显示RAM写地址的一个映象和读地址的其他映象来实现显示控制。
本发明还有另一个目的是提供一种显示控制电路，这种电路能把显示存储器的地址分配到水平上的相邻显示模式。
通过下面参考附图的描述，本发明的上述和其他目的和新颖的特征将是明显的。
下面简单描述本发明的一个代表性实施过程。
〔1〕首先，根据本发明的显示控制设备，通过把驱动信号送入点阵型显示器的若干并列驱动电极中来控制模式的显示。该显示控制设备包括按可重写方式存储的显示RAM(4)，存放若干用于索引被显示模式的代码数据；用于在从所述显示RAM读出的代码数据的基础上产生显示模式数据的模式数据存储器(5)；用于在由所述模式数据内存产生的显示模式数据的基础上输出驱动信号的驱动器(10)。
其中，进一步的改进可包括一个存放用于访问显示RAM的地址生成程序的非易失性控制存储器(6，60)。该控制存储器可以被安排在显示RAM写地址生成面或显示RAM的读地址生成面。
〔2〕其次，从另一个角度理解所述的非易失性控制存储器，根据本发明的显示控制设备，通过把驱动信号送入点阵型显示器的若干并列驱动电极来控制模式的显示。显示控制设备包括存储用于索引将被显示模式的若干代码数据的第一存储装置(4)；为所述的第一存储装置写入代码数据的写地址生成器装置(14，15，16)；从所述第一存储装置中读出代码数据的读地址生成器装置(6，12，13)；在从所述第一存储装置中读出的代码数据的基础上产生显示模式数据的第二存储装置(5)；以及在由所述第二存储装置产生的显示模式数据的基础上输出驱动信号的驱动器(10)。
其中，所述读地址生成器装置包括第三存储装置(6)，用于存储为所述第一存储装置写地址的映象和读地址映象之间的对应关系，因此，在由所述第三存储中读出的信息的基础上可以生成读地址。
〔3〕如果所述第三存储装置被安排在写地址生成器系统中，所述写地址生成器装置包括第三存储装置(60)，用于存储为所述第一存储装置写地址的映象和读映象之间的对应关系，使得写地址可以在从所述第三存储装置中读出的信息的基础上产生。
〔4〕第三，在根据本发明的显示控制设备中，从另一个角度来理解所述的第三存储装置，如果所述的第三存储装置被安排在读地址生成系统中，为所述第一存储装置的所述写地址生成器装置包括一个写地址计数器(14)，用于标识所述第一存储装置的若干代码数据的写地址序列，使得写地址可以根据从所述写地址计数器中顺序输出的写地址序列而产生，对所述第一存储装置的读地址生成器装置包括存放用于标识来自所述第一存储装置中的若干代码数据的读地址序列的第三存储装置(6)；用于从所述第三存储装置中顺序地读出标识所述读地址序列的信息的读地址计数器(12)，使得所述读地址可以根据标识从所述第三存储装置中读出的地址序列的信息顺序产生。
〔5〕如果所述第三存储装置被安排在写地址产生系统中，从类似上述〔4〕的观点看，对所述第一存储装置的所述读地址生成器装置包括一个读地址计数器(12)，用于标识来自所述第一存储装置的若干代码数据的读地址序列，因而根据被从所述读地址计数器中顺序输出的读地址序列，可以产生读地址，并且，对所述第一存储装置的写地址生成器装置包括第三存储装置(60)，用于存放标识对所述第一存储装置的若干代码数据的写地址序列；以及用于顺序读出标识来自所述第三存储装置的所述写地址序列的信息的写地址计数器(14)，因此，根据标识从所述第三存储装置中读出的写地址序列的信息，就能顺序产生所述的写地址。
〔6〕为了提高显示控制设备的多功能性，所述存储装置(6，60)可由电可写或可重写非易失存储设备构成。
〔1〕到目前为目所描述的控制存储器或者存储用于外部CPU写访问显示存储器的地址生成序列，或者存储为显示而连续读出显示存储器的地址生成序列。结果，从显示存储器中读出的若干代码数据的序列被改变，是根据上述的若干写序列的读地址生成序列和关于读序列的写地址生成序列。因此，通过判定上述控制存储器的被存储内容与显示器驱动电极的阵列，驱动信号输出终端的阵列以及关于显示器的显示控制设备的封装方向的一致于性，就能随意地改变连接显示控制设备的驱动信号输出终端和显示器的驱动电极的布线方式。该结构的作用是简化这些布线模式。
而且，根据这种结构，存储代码数据的显示RAM可以独立于上述的布线模式而被访问。结果，用以通过把被显示的代码数据送入显示RAM来输入写指令、由CPU这样的外部器件写入的软件在依赖上述布线的方式中不需要被改变。
〔2〕上述第三存储装置存储外部CPU写访问显示存储器地址的映象和用以为显示而连续读出显示存储器的读地址和映象之间的对应关系。结果，从显示存储器中读出若干代码数据的序列根据关于写地址映象的读地址映象来进行修改。结果，根据显示器驱动电极的阵列，驱动信号输出终端的阵列和关于显示器的显示控制设备的封装方向决定上述第三存储装置的所存内容，就能随意改变用于连接显示控制设备的驱动信号输出终端的显示器驱动电极的布线方式。这种结构的作用是简化这些布线模式。
而且，存储代码数据的显示RAM或第一存储装置被访问而不依赖上述的布线模式。结果，通过把被显示的代码数据送入显示RAM来输入写指令的由CPU这样的外部器件用来写入的软件在依赖上述的布线方式中不需要被改变。
〔3〕在被包含在读地址发生器装置中的第三存储装置锁存标识代码数据的读地址序列信息的情况下或在被包含在写地址发生器装置中的第三存储装置锁存标识代码数据的写地址序列信息的情况下，连接显示控制设备的驱动信号输出终端和显示器的驱动电极的布线方式可以象以前一样被随意改变，以简化布线模式，而用来为CPU这样的外部设备通过把代码数据送入显示RAM来指示写入操作的软件不需要修改，取决于上述的布线方式。
而且，由于第一存储装置的地址序列可根据从第三存储装置中读出的信息来决定而不依赖于第三存储装置本身的地址分配，因此，对水平方向的相邻显示模式的第一存储装置地址可以象在水平的硬件滚动的情况下一样被连续分配在显示器上，使得水平硬件滚动可以方便地被实现。
图1是根据本发明的一个实施例说明一个液晶显示系统的简图；图2是一个解释性的图，说明了显示控制ROM的一个详细的例子；图3是一个解释性的图，该图不但说明了图2的显示控制ROM中的地址数据被水平地转入每行和垂直地转换在行的单元，而且还说明了一种对应的显示方式。
图4也是一个解释性的图，该图不但说明图2的显示控制ROM中的地址数据被水平地转入每行的情况，而且还说明了一种对应的显示方式；图5是一个顶平面视图，该图说明了一个连接的示例一种采用图2的显示控制ROM来输出基本显示模式的液晶显示控制设备被组装在液晶显示板；图6是一个解释性的图，该图说明了一个封装类型的连接示例；通过采用输出基本显示模式的图2的显示控制ROM的液晶显示控制设备来实现对应图3的显示模式的一种显示；图7也是一个解释性的图，该图说明了一个封装类型的连接例子由采用图2的显示控制ROM来输出基本显示模式的液晶显示控制设备来实现对应图4的显示模式的显示；图8是一个简图，说明了根据本发明的另一个实施例的液晶显示系统；图9(A)至9(D)给出解释某个字体的点结构和方向的模式解释图；图10(A)、10(B)给出侧面正视图，说明关于液晶显示板的液晶显示控制设备的两种封装状态；图11是一个波形图，说明从定时发生器中输出的定时信号的一个例子；图12(A)至12(C)是一个解释性的图，说明如果不使用显示控制ROM就不能实现硬件滚动(卷行)；图13(A)至13(C)提供了若干解释性的图，说明使用显示控制ROM来实现硬件卷行的情况。
图1是一个简图，说明根据本发明的一个实施例的液晶显示系统。该系统的构造中包括液晶控制设备2，用来控制液晶显示控制设备2的CPU(即中央处理器)1和液晶显示板(也称为“LCD板”)3，虽然并没有特殊限制。其中，液晶显示控制设备2又由下面的组件构成存储实际上被显示在液晶屏幕上的字符的字符代码的显示RAM(即随机存取存储器)4；用于从被标识的字符代码中扩大点阵形状的字符字体模式的字符发生器ROM(即只读存储器)5；以及一个显示控制ROM，用于存储在液晶显示期间为读出被存在显示RAM4中的字符代码的序列信息。
液晶显示板3被构成这样一种点阵类型，(虽然没有特别限制)，使得作为扫描极的公共电极和作为信号极的段极被安排在x方向和y方向互相交叉，而且在每个交叉处形成了一个点的液晶显示元素。当公共极被顺序驱动时，对应驱动的公共极的显示元素的开和关状态由被送入段极的显示信号所决定。根据本实施例，液晶显示板3有一个显示区，能最多显示8数字和4行的字符，因而点的数目(即显示元素的数目)对于每个显示字符来说为水平×垂直＝5×8点，虽然没有特殊限制。因此，液晶显示板3有32个公共极(C1到C32)和40个段(S1到S40)。
CPU1通过把要被显示的字符的字符代码写在显示RAM4中，就能把任一字符显示在任何位置上。显示RAM4中的写是在由CPU地址计数器14指定的地址上执行的，CPU1可以用任意的初始地址值重置CPU地址计数器14。每当CPU1给显示RAM4一个写指令时，CPU地址计数器14被同步增1以产生所需的地址。CPU地址计数器14的输出被送入CPU地址发生器16，使得显示RAM4的一个物理写地址被产生并通过选择器17送入显示RAM4。这时作为写数据的显示字符代码通过CPU接口15送到CPU1。在CPU1、CPU地址计数器14和显示RAM4之间的数据传送是由CPU接口15实现的。
在本实施例中，显示控制ROM6有用于产生显示RAM4的读地址的信息，这些信息是通过把显示地址计数器12的输出做为访问地址而读出的。在同显示操作的同步化中，显示地址计数器12被顺序增1以输出其值。根据液晶显示位置从显示控制ROM6中读出的数据被送到显示地址发生器13中，以便产生显示RAM4的物理读地址。这个读地址又通过选择器17送到显示RAM4，但得显示字符代码被从显示RAM4中读出。根据本实施例，显示字符代码为8位，虽然对此并没有特殊限制。
在此，上述的字符发生器ROM存入了每个字符的字体模式数据，例如字母数字字符，字母表、假名字符。平假名字符和汉字(日文)字符，其中的每个字符都有被分配的图形字符代码，虽然并没有特殊限制。每个字符由水平方向上的5个点和垂直方向上的8个点组成，如图9(A)所示，虽然没有特殊限制。标准方向如图9(B)中所示。
字符发生器ROM5可由一个字符的字体数据的8个读操作读出，这是由在5个点的单位(或者根据本实施例中的5位的单元)上的字符代码所指定。特别地，字符发生器ROM5经过一次读访问，使得从上述显示RAM4中读出的字符代码被用作地址中更有意义的8位，而行地址计数器20的输出则被用作地址中更少意义的3位。地址的更有意义8位的字符代码被认为是指定该字符的信号，而行地址计数器20输出的3位被看作是表明由字符代码指定的一个字符字体的垂直8行的信号，按顺序一行接一行。
从字符发生器ROM5(也被称为字符字体模式的扩展)中读出的字符的字体模式数据由并行一串行转换器7转换为串行数据，再连续送到移位寄存器8上(40位)。当存满一行(对应液晶显示板3的一个扫描线或公共极)时，这些串行数据被锁存电路9锁存在所述的移位寄存器中，直到被送入段液晶驱动器10中。段液晶驱动器10通过对应单个显示元素(即在上述锁存电路9输出数据的基础上的液晶显示板的象素)所产生的被选的(开)或不被选的(关)电平来驱动液晶显示板3的段极。每行的公共极由公共液晶驱动器18按连续时间共享的方式周期性地驱动，例如，从C1到C32顺序地驱动公共极。
在图1中，引用数字21指示一个定时发生器，在同由外部输入的时钟信号CLK的同步化中产生各种内部的定时信号，在图1中用φ1到φ3表示。显示操作是由来自CPU1经CPU接口15的指令信号φ0启动的，虽然没有特殊限制。在与此同步中，定时信号φ1每5个时钟信号周期改变其时钟一次，如图11中所示。定时信号φ2调整行地址计数器20的增量定量时。定时信号φ3是这样改变其时钟的使得在5个周期的时钟信号CLK的前一半中被置到高电平，而在后一半中被置为低电平，如图11所示。在对定时信号φ3的响应中，选择器17可以对应定时信号φ3的高电平和低电平周期，分别选择CPU地址发生器16的输出和显示地址发生器13的输出并把它们送到显示RAM4中。换句话说，CPU1对显示RAM4的显示访问和显示操作的读访问可以在同定时信号φ3的同步中同时间共享方式来实现。通过从时序发生器21中输出的同步信号(图中没有给出)，公共液晶驱动器18和段液晶驱动器10的操作时序同显示地址计数器12和行地址计数器20的操作实现了同步，虽然没有特殊的限制，因此，公用极的顺序时序和段极的驱动时序使从字符发生器ROM5中顺序读出的数据能被显示在其固有的位置中。
图2给出了显示控制ROM6的一个详细的例子，该例子按水平方向8位数字和垂直方向4行显示5×8点阵的一个字符字体。根据该例，显示控制ROM6存放全部32种信息“00”到“07”，“10”到“17”，“20”到“27”以及“30”到“37”。这些类型的信息都取16进制值，用于产生显示RAM4的地址，虽然没有特殊限制。例如，信息“00”表示将被显示在液晶显示板3上从第一行的左手边的第一个数字上的字符代码的被存储的地址，正如从前面看到的那样；信息“02”表示将被显示在液晶显示板3上从第一行的左手边的第3个数字上的字符代码的被存储地址，正如从前面看到的那样；信息“12”表示将被显示在液晶显示板3上面从第二行的左手边的第三个数字上的字符代码的被存储地址，正如从前面看到的那样，而信息“37”则表示将被显示在液晶显示板3上从第四行的左手边的第8个数字上的字符代码的被存储地址，正如从前面看到的那样，其余类型的信息都有类似的指示。这些信息块被存在显示控制ROM6上这样的地址中，就象16进制记数法的较少意义地址和较多意义地址所标识的那样。根据这个实施例，被存储在显示控制ROM6中的信息并不是显示RAM4的物理地址信息本身，但显示地址发生器13接收显示控制ROM6的输出，把其输入转换为所述的物理地址，并由此把它送到显示RAM4中。显示控制ROM6可以直接锁存显示RAM4的物理地址。在这种情况下，虽然预测显示控制ROM6的存储器元素的数目将增加，但还是可以省去显示地址发生器13。
从上述的讨论中显然可以知道上述显示控制ROM6所具有的信息既有标识用于读访问显示RAM4的地址生成序列的信息，也有标识显示RAM4的写地址的映象和读地址的映象之间对应关系的信息。
如果显示第一行，显示地址计数器12将从“000”H(采用16进制记数法)到“0007”H(16进制记数法)顺序增1，以便读出显示控制ROM6。同样，如果将被显示的是第二行，显示地址计数器12将从“010”H(16进制记数法)到“017”H(16进制记数法)顺序增1，如果显示第三行，则从“020”H(16进制)到“027”H(16进制)，如果第四行被显示，则从“030”H(16进制)到“037”H(16进制)，以便读出显示控制ROM6。
在这里，将更详细地介绍显示地址计数器12的操作和行地址计数器20的操作。液晶显示板3被按行顺序驱动，换句话说，公共液晶驱动器18从一个到另一个顺序地驱动公共极。因此，在液晶显示板3一行字符显示的时间周期中，8行的公共电极被顺序驱动，使得每行驱动周期所需的字符代码对驱动周期是一致的。换句话说，对于所述的8行周期，在每一行上，一个相同的字符代码必须从显示RAM4中被输出8次以上。
相应地，显示地址计数器12操作，以便对图2所示的显示控制ROM6的更有意义地址增1，每次较少地址“0”到“7”的增1操作被重复8次。例如，如果显示地址计数器12是由一个8位二进制计数器构成的，所述计数器的最少意义位到第三位可以被用作访问显示控制ROM6的较少意义的3位，而该二进制计数器的第7位和第8位可作作访问所述显示控制ROM6的较多意义的2位。根据该例，行地址计数器20可由3位二进制计数器构成，该计数器由每40周期时钟信号CLK改变其时钟一次的时序信号φ顺序增1。
在这里，由上述CPU地址计数器14产生的写地址被假定是由相同的计数器14的增1操作所唯一标识的，而且，用CPU1的重置值做为初始值并被顺序增1的值被假定是这样，使得被包含在上述存放在图2的显示控制ROM6中的信息中的各种值将从较小变到较大的值。因此，在这些假设下，可以理解，对于由CPU1写在显示RAM4中的字符代码的阵列的字体显示方式由显示控制ROM6的信息所决定。图2中的方式对应这种情况，在这种情况中，对被CPU1写在显示RAM4中的字符代码的阵列的字体显示方式是一致的，而且显示控制ROM6的被存储数据这时将被称为“基本模式”。
图3说明了这两种情况图2的显示控制ROM6中的地址数据被水平方向转入各自的行中并进一步垂直地转入第一行，以及对应这种情况的显示方式。图4也说明了两种情况，图2的显示控制ROM6中的地址数据在水平方向上被转入各自的行，以及对应这种情况的显示方式。
图10提供了侧面的垂直切面图，说明关于液晶显示板3的液晶显示控制设备2的封装状态的两种类型。图10(A)提供了一种背面封装，而图10(B)则给出了一种前面封装。液晶显示板3是由在两个玻璃基片30和31之间夹入一个液晶32而形成的，并且在玻璃基片31的对面通过隔离层33安装在电路基片34，其上再装上液晶显示控制设备2。如图所示，液晶显示控制设备2是按QFP(即四平面封装)或PLOC(即塑料引线芯片载体)类型的封装面密封的，虽然没有特殊限制。上述的玻璃基片31在其端的边缘形成若干引线(图中没有给出)，用于段极和公共极连接电路基片34的面线模式(图中没有表示)。液晶显示板3的显示面位于玻璃基片30的边上。液晶显示器3的封装方式将不限于封装在电路基片34上(如上所述的)，还可以修改为在有布线模式的背面上形成玻璃基片31，直接封装由TCP(即磁带载体封装)类型密封的液晶显示控制设备2。
图5给出了一个连接例子，在该例中，采用输出图2的基本显示模式的显示控制ROM6的液晶显示控制设备2被封装在液晶显示板3中。图5的封装方式对应图10(A)所示的背面封装，在这种方式中，液晶显示控制设备2被安排在液晶显示板3的电路基片34的背面上，而且，液晶显示控制设备2的段液晶驱动器10的输出被连接到显示屏幕的上边。此外，正如从显示屏幕的前面所看到的，其右手边被连到液晶显示控制设备2的公共液晶驱动器18的输出。特别地，液晶显示板3被装在具有段极S1到S40的上边，从前面看好象是从左手边开始一样，同时装在具有公共板C1到C32的右手边上，从前面看象从上边开始一样。液晶显示控制设备2有这样一些段引线Seg1到Seg40，它们被一对一地连接到段液晶驱动器10的输出，以及这样一些公共引线Com1到Com32，被一对一地连接到公共液晶驱动器18的输出。如图5所示，段引线Seg1到Seg40被顺序地连接到段极S1到S40，而公用引线也被顺序地连接到公用极C1到C32。
如果在对应图3所示的显示模式的显示情况中采用了图3所示的显示控制ROM6，则图3的显示模式可由类似图5的布线得到。另一方面，如果液晶显示控制设备2用显示控制ROM6来输出图2的基本显示模式，则如图6所示的复杂布线15没被实现，正如下面所要描述的。这种状态同下面情况下的状态一样必须使用没有显示控制ROM6(就象在现有的技术中一样)的液晶显示控制设备。
图6给出了封装类型的一个连接例子，在该例子中，采用显示控制ROM6来输出图2的基本显示模式的液晶显示控制设备2被用来实现对应图3的显示模式的一种显示。还可以用背面封装的例子来说明，这时，液晶显示控制设备2是由图5的情况被垂直和水平地翻转过来的。特别地，公共引线被这样分布，使得其Com1到Com8连接到公共极C32到C25，而段引线被这样分布，使得其Seg1到Seg5被连接到段极的S36到S40。
如果在对应图4所示的显示模式的显示时采用了具有图4所示的被存储内容的显示控制ROM6，则通过类似图5的布线就能得到图4的显示模式。反之，如果使用了用显示控制ROM6来输出图2的基本显示模式的液晶显示控制设备2，就必须采用图7所示的相当复杂的布线，正如下面将要描述的一样。这种状态等同于下面情况的状态使用没有显示控制ROM6(象在现有的技术中一样)的液晶显示控制设备来得到图4所示的显示方式。
图7给出了封装类型的一个连接例子，在该例子中，通过使用由显示控制ROM6来输出图2的基本显示模式的液晶显示控制设备2，实现了对应图4中显示模式的显示功能。这可用前面封装为例来说明，在这种情况下，公共极C1到C32和公共引线Com1到Com32之间的连接与图5的情况是一致的，但其中的段引线Seg1到Seg5则被这样布线，使得其Seg1到Seg5被连接到段极S36到S40。
图9(C)给出了模式，在这种模式中，字符发生器ROM5的方向是在图9C(B)基本模式的基础上被垂直和水平地翻转的，而图9(D)则给出了相对于基本模式而被水平翻转得到的模式。
如果属于字符发生器ROM5的字体模式有方向(如图9(C)中所示)，当液晶显示设备2的显示ROM6的信息具有图2的方式时，即使不用图6的复杂布线方式，而通过图5的简单布线方式也能得到图3的显示方式。
另一方面，如果字符发生器ROM5所属的字体模式有方向，如图9(D)中所示，当液晶显示设备2的显示ROM6的信息有图2的方式时，即使不用图7的相当复杂化的布线方式，而通过图5的简单布线形状也能得到图4的显示方式。
从图9的例子中可以明确看出通过适当地组合显示控制ROM6的被存储内容和字符发生器ROM5的字体的方向，就能进一步简化布线方式。
参考图12和图13，这里将讨论通过使用显示控制ROM6来实现水平硬件卷行的例子。
例如，装备了具有4数字和2行显示能力的驱动器的液晶显示控制设备的驱动引线被布线并同液晶显示板的驱动电极连接，由此可用液晶显示模块来显示8数字和1行，这种状态就是图12(A)所示的显示方式。然后假定液晶显示器的显示RAM有一个高于显示能力的存储区，例如能有8数字和2行的字符代码的一个存储区。这时，在显示地址发生器和显示地址计数器之间插入一个显示控制ROM61，显示控制ROM61有一个8数字和2行的信息存储区，如图13(D)中所示。被存在显示控制ROM61中的信息用16进制记数法表示，用以指示显示RAM的地址。访问这些信息的显示地址计数器是这样构造的，使得从初值开始，每4次增1操作就对较多意义地址进行一次增1操作，(如果字体的结构如上所述为5×8点阵)，而且当考虑到硬件卷行时，能提供较少意义地址的初值。因此，在没有任何水平卷行的一般显示中，通过显示地址计数器的输出对显示控制ROM61的较少意义地址的访问范围在“0”H到“3”H(即“00”H到“03”H，“10”H到“13”H)，因此，8数字的字体“A到H”在一行上被显示，如图13(E)所示。在1数字的水平硬件卷行中，显示控制ROM61使其较少意义地址在“1”H到“4”H的范围内(即“01”到“04”H，“11”到“14”H)被访问，因此8数字的字体“B到I”被显示在一行上，如图13(F)所示。从图13(F)中显然看出第四和第五个数字的显示RAM地址是连续的，这使得硬件可能实现，虽然在图12(C)中是不可能的。
图8给出了本发明的另一个实施例。在该实施例中，显示控制ROM60被插在CPU地址计数器14和CPU地址发生器16之间，使得显示RAM4的显示地址和CPU地址之间的对应关系可以被改变，即使CPU地址被转换，这两个地址之间的对应关系也可以被实现。在图8的实施例中应该注意到这一点用最初被置在CPU地址计数器14中的CPU地址从CPU1中读出显示控制ROM60，因此，访问显示RAM4的地址可从由CPU地址发生器16读出的数据中产生。在这种显示中，显示RAM4被由显示地址计数器12和显示地址发生器13所产生的地址顺序读出。因为其余的结构类似已经参考图1所描述的那些结构，具有相同功能的那些电路框都用相同的引用数表示，并忽略共详细描述。
存在显示控制ROM60中的信息被放在适当的位置上，做为指示产生写访问显示RAM4的地址的序列的信息，并进一步做为指示写地址的映象和对显示RAM4的读地址之间的对应关系的信息。
如果将要得到的是图8所示的显示方式，则所述显示控制ROM60的被存储信息类似图2中的情况，并且可由图5的布线得到。类似于图3或图4所示的使用显示控制ROM6情况下的显示方式可通过把显示控制ROM6的内容应用到显示控制ROM60而得到。
到目前为止所介绍的显示控制ROM6、60和61可由紫外线可擦除型的可写ROM(如掩模ROM或EPROM)或某种由可重写ROM(如EEPROM或瞬时存储器)构成。写操作可通过使用如EPROM写入机这样的写入设备或对于电可重写器件使用CPU控制这样的手段来实现。
下面的操作效果可由上述的每个实施例所得到〔1〕如图1和图2所示，上述的显示控制ROM6存放着在CPU1写访问显示CPU4的地址映象和为显示而顺序读显示RAM4的读地址的映象之间的对应关系。换句话说，显示控制ROM6锁存标识字符代码的读地址序列的信息。因此，要从显示RAM4中读出的若干字符代码的序列将根据关于写地址映象的读地址映象被修改。结果，根据公共极C1到C32的阵列和液晶显示板3的段引线Seg1到Seg40、公共引线com1到Com32的阵列和液晶显示控制设备2的段引线Seg1到Seg40以及被成在关于液晶显示板3的大规模集成电路形状中的液晶显示控制设备2的封装方式来决定被存在上述的显示控制ROM6中的内容，就能随意改变这些布线方式连接公共极C1到C32和液晶显示板3的段极S1到S40，以及公共引线Com1到Com32和液晶显示控制设备2的段引线Seg1到Seg40。换句话说，由于使用了存放CPU访问显示内存的地址和为显示而顺序读出显示内存的地址之间的对应关系的存储器，显示控制设备和显示器之间的布线可以被简化而不用改变显示控制设备中的结构。
〔2〕根据显示控制ROM60中所存储的CPU1写访问显示RAM4的地址的映象和为显示而顺序读出显示RAM4的读地址的映象之间对应关系的内容，正如参考图8时所描述的那样，类似于用显示控制ROM6来存放标识字符代码的写地址序列的情况，就能够随意改变这样的布线方式连接公共极C1到C32和液晶显示极3的段极S1到S40以及公共引线Com1到Com32和液晶显示控制设备2的段引线Seg1到Seg40。
〔3〕由于上述的效果〔1〕和〔2〕，可以采用相当简单的布线方式(如图5所示)，而不考虑上述电极和引线的阵列以及液晶显示控制设备的封装方式。
〔4〕由于上述的效果〔1〕和〔2〕，存放代码数据的显示RAM可以被访问而不依赖于上述的布线模式。这样做就不必修改在依赖上述布线方式中通过把要显示的代码数据送入显示ROM让CPU这样的外部设备实现写操作的写软件。特别地，甚至在封装布线模式被交换以简化液晶控制设备2和液晶显示极3之间布线的情况下，也不用改变CPU1用来控制字符代码的写操作的软件。换句话说，为存储字符代码而控制访问显示RAM4的软件可以不依赖液晶模块中布线模式的变化。
〔5〕通过分别使用其存储内容已被修改的控制ROM6和60，就能方便地实现显示方式的变化(如图3和图4中所示的)。
〔6〕再利用字符发生器ROM5(如图9所示，其字体方向已经按独立的方式改变了)，显示方式和上述的布线模式的自由度还可以进一步增加。
〔7〕正如结合图13所描述的，根据从显示控制ROM61中读出的信息的显示RAM4的读地址序列能被决定而不依赖显示控制ROM61本身的地址分配。这就能够把显示ROM4的地址连续地分配到液晶显示板3上的水平方向相邻的显示模式，发同水平的硬件卷行的情况一样，由此方便地实现了水平硬件卷行。
虽然本发明是结合其实施例来具体描述的，但没有什么限制，可以用各种方式自然地修改而不脱离其中的要点。
例如，显示地址计数器12并不局限于根据显示位置增1，也可以用另一种减1的方式。上述显示控制ROM中的数据并不限于用来有效产生读显示RAM的地址信息字样的构造(如上述实施例中那样)也可以存放直接读出显示RAM的地址信息。而且，对显示控制ROM的读操作并不限于由上述的显示地址计数器来执行，而是通过采用指针的链表数据类型把接着被读出的显示控制ROM本身的地址存放显示控制ROM，这样就能控制显示控制ROM的读序列。
虽然本发明主要是结合应用于液晶显示技术或有关的背景领域的情况加以描述的，但并没有限制，还可以应用于驱动和控制各种显示器(如等离子显示器)的结构。
这里将简单描述本发明的代表性部分所得到的效果。
具体来说，通过采用存放外部CPU写访问显示内存的地址发生序列或为显示而连续读出显示内存的地址生成序列的控制内存，或采用存放为外部CPU写访问象显示内存这样的第一存储装置的地址映象和为显示而连续读出第一存储装置的读地址映象之间对应关系的第三存储装置，连接显示控制设备的驱动信号输出引线和显示器的驱动电极的布线方式就可以通过决定上述控制内存的所存内容而随意改变，而上述控制内存中的内容则是根据下面的情况来决定的显示器驱动电极的阵列，驱动信号输出引线的阵列以及关于显示器的显示控制设备的封装方向。结果，这些布线模式都可以被简化。
此外，存放代码数据的显示RAM或第一存储装置可以被访问而不依赖上述的布线方式。结果，由CPU这样的外部设备通过把将被显示的代码数据送入显示RAM来输入写指令这样的软件在依赖上述布线方式中不需要被修改。
而且，因为根据从第三存储装置中读出的信息，第一存储装置的地址序列可以被决定，而不依赖第三存储装置本身的地址分配，因此，对水平方向相邻显示模式的第一存储装置的地址可以被连续地分配在显示器上，就象在水平硬件卷行的情况中一样，因而方便地实现了水平的硬件卷行。
权利要求
1.显示控制系统，包括中央处理单元；具有若干公共线和若干被安排和所述若干公共线相互交叉的段线的液晶板；显示控制装置，与所述中央处理单元和所述液晶板相连，并在所述液晶板上显示若干字符字体模式，能够按需要改变用于将所述显示控制装置的驱动信号输出端与液晶板连接起来的布线，所述显示控制装置包括显示存储器，存储分别与待显示的所述若干字符字体模式相应的若干字符代码；显示控制存储器，存储用于指定用于读出存储在所述显示存储器中的字符代码的地址生成序列的信息，并输出该信息；地址发生器，产生读地址，该读地址用于根据从所述显示控制存储器输出的信息而从所述显示存储器读出所述字符代码；以及字符发生器存储器，根据从所述显示存储器产生的字符代码，产生字符字体模式。
2.根据权利要求1的显示控制系统，其中所述显示控制装置包括写地址发生器单元，它向所述显示存储器送以将要存放所述字符代码的地址，使得所述字符代码存储在所述显示存储器中。
3.根据权利要求2的显示控制装置，其中所述显示控制存储器是非易失性存储器。
4.显示控制系统，包括中央处理单元；具有若干公共线和若干被安排和所述若干公共线相互交叉的段线的液晶板；显示控制装置，与所述中央处理单元和所述液晶板相连，并在所述液晶板上显示若干字符字体模式，所述显示控制装置包括若干公共引线，每个公共引线与所述液晶板上的公共电极相连；若干段引线，每个段引线与所述液晶板上的段电极相连；显示存储器，存储分别与待显示的若干字符字体模式相应的若干字符代码；地址发生器，产生读地址，该读地址用于将所述字符代码读出到所述显示存储器；显示控制存储器，存储用于指定用于读出存储在所述显示存储器中的字符代码的地址生成序列的信息，并将该信息输出到所述地址发生器；字符发生器存储器，根据从所述显示存储器产生的字符代码，产生字符字体模式，从而所述若干公共引线的每一个与任意公共引线相连，所述若干段引线的每一个与任意段引线相连。
5.根据权利要求4的显示控制系统，其中所述显示控制装置包括写地址发生器单元，它向所述显示存储器送以将要存放所述字符代码的地址，使得所述字符代码存储在所述显示存储器中。
6.根据权利要求5的显示控制系统，其中所述显示控制存储器是非易失性存储器。
7.显示控制系统，包括中央处理单元；具有若干公共线和若干被安排和所述若干公共线相互交叉的段线的液晶板；显示控制装置，与所述中央处理单元和所述液晶板相连，并在所述液晶板上显示若干字符字体模式，能够按需要改变用于将所述显示控制装置的驱动信号输出端与液晶板连接起来的布线，所述显示控制装置包括显示存储器，存储分别与待显示的所述若干字符字体模式相应的若干字符代码；字符发生器存储器，根据从所述显示存储器读出的字符代码，产生字符字体模式，显示控制存储器，存储用于写将要存储在所述显示存储器中的字符代码的地址生成序列；地址发生器，根据存储在所述显示控制存储器中的写地址生成序列，产生将要写到所述显示存储器的所述字符代码的写地址。
8.根据权利要求7的显示控制系统，其中所述显示控制装置包括读地址发生器单元，它向所述显示存储器送以用于读存储在所述显示存储器中的所述字符的读地址。
9.根据权利要求8的显示控制系统，其中所述显示控制存储器是非易失性存储器。
10.显示控制系统，包括中央处理单元；具有若干公共线和若干被安排和所述若干公共线相互交叉的段线的液晶板；显示控制装置，与所述中央处理单元和所述液晶板相连，并在所述液晶板上显示若干字符字体模式，所述显示控制装置包括若干公共引线，每个公共引线与所述液晶板上的公共电极相连；若干段引线，每个段引线与所述液晶板上的段电极相连；显示存储器，存储分别与待显示的若干字符字体模式相应的若干字符代码；字符发生器存储器，根据从所述显示存储器读出的字符代码，产生字符字体模式；显示控制存储器，存储用于写将要存储在所述显示存储器中的字符代码的地址生成序列；地址发生器，根据存储在所述显示控制存储器中的写地址生成序列，产生将要写到所述显示存储器的所述字符代码的写地址，从而所述若干公共引线中的每一个与任意公共引线相连，所述若干段引线中的每一个与任意段引线相连。
11.根据权利要求10的显示控制系统，其中所述显示控制装置包括读地址发生器单元，它向所述显示存储器送以用于读存储在所述显示存储器中的所述字符的读地址。
12.根据权利要求11的显示控制系统，其中所述显示控制存储器是非易失性存储器。
13.显示控制系统，包括中央处理单元；具有若干公共线和若干被安排和所述若干公共线相互交叉的段线的液晶板；显示控制装置，与所述中央处理单元和所述液晶板相连，并在所述液晶板上显示若干字符字体模式，能够按需要改变用于将所述显示控制装置的驱动信号输出端与液晶板连接起来的布线，所述显示控制装置包括显示存储器，存储分别与待显示的若干字符字体模式相应的若干字符代码；控制器，输出用于指定用于读出在所述显示存储器中存储的字符代码的地址生成序列的信息；地址发生器，根据从所述控制器输出的信息，产生用于从所述显示存储器读出所述字符代码的读地址；以及字符发生器存储器，根据从所述显示存储器产生的字符代码，产生字符字体模式。
14.根据权利要求13的显示控制系统，还包括写地址发生器单元，它向所述显示存储器送以将要存放所述字符代码的地址，使得所述字符代码存储在所述显示存储器中。
15.根据权利要求14的显示控制装置，其中所述显示控制存储器是非易失性存储器。
16.显示控制系统，包括中央处理单元；具有若干公共线和若干被安排和所述若干公共线相互交叉的段线的液晶板；显示控制装置，与所述中央处理单元和所述液晶板相连，并在所述液晶板上显示若干字符字体模式，能够按需要改变用于将所述显示控制装置的驱动信号输出端与液晶板连接起来的布线，所述显示控制装置包括显示存储器，存储分别与待显示的若干字符字体模式相应的若干字符代码；字符发生器存储器，根据从所述显示存储器产生的字符代码，产生字符字体模式；控制器，输出用于将待存储的字符代码写入所述显示存储器的地址生成序列的信息；地址发生器，根据从所述控制器输出的写地址的生成序列，产生将要写到所述显示存储器的所述字符代码的写地址。
17.根据权利要求16的显示控制系统，还包括读地址发生器单元，它向所述显示存储器送以用于读存储在所述显示存储器的所述字符的读地址。
18.根据权利要求17的显示控制装置，其中所述显示控制存储器是非易失性存储器。
全文摘要
显示控制设备包括按某种可重写方式存储字符代码的显示RAM4；在从显示RAM中读出的代码的基础上产生字符模式的模式存储器5；在由模式存储器产生的字符模式的基础上输出驱动信号的驱动器10；以及存放用于CPU1访问显示存储器的地址和为显示而连续地读出显示存储器的地址之间对应关系的显示控制ROM6。存在所述ROM6中的信息可以被随意修改，以便简化显示控制设备2和液晶显示器3之间的布线。
文档编号G09G3/00GK1167305SQ9611300
公开日1997年12月10日 申请日期1996年8月30日 优先权日1993年11月29日
发明者横田善和 申请人:株式会社日立制作所