[0046]快门1210的一侧经由第一弹簧1251、1253而连接于锚定部1271、1273。锚定部1271、1273具有如下功能，S卩，与第一弹簧1251、1253 —并将快门1210支撑为悬浮于基板110的表面的状态。锚定部1271与第一弹簧1251电连接，且锚定部1273与第一弹簧1253电连接。偏压电位从后述的晶体管供给至锚定部1271、1273，且偏压电位供给至第一弹簧1251、1253。而且，快门1210的另一侧经由第一弹簧1255、1257而连接于锚定部1275、1277。锚定部1275、1277具有如下功能，S卩，与第一弹簧1255、1257 一并将快门1210支撑为悬浮于基板1100的表面的状态。锚定部1275与第一弹簧1255电连接，且锚定部1277与第一弹簧1257电连接。偏压电位从晶体管供给至锚定部1275、1277，且偏压电位供给至第一弹簧 1255、1257。由该等快门 1210、第一弹簧 1251、1253、1255、1257、锚定部 1271、1273、及锚定部1275、1277构成第一快门构件。
[0047]而且，第二弹簧1311、1313电连接于锚定部1331。锚定部1331具有如下功能，SP，将第二弹簧1311、1313支撑为悬浮于基板1100的表面的状态。接地电位供给至锚定部1331，且接地电位供给至第二弹簧1311、1313。另外，也可为如下构成，S卩，代替所述接地电位而将特定的电位供给至锚定部1331 (对于以下说明中的接地电位也同)。而且，第二弹簧1315,1317电连接于锚定部1333。锚定部1333具有如下功能，S卩，将第二弹簧1315、1317支撑为悬浮于基板1100的表面的状态。锚定部1333与第二弹簧1315、1317电连接。接地电位供给至锚定部1333，且接地电位供给至第二弹簧1315、1317。于本实施方式中，由第二弹簧1311、1313、锚定部1331构成第二快门构件。而且，由第二弹簧1315、1317、锚定部1333构成第三快门构件。
[0048]如上所述，于本实施方式中，偏压电位从晶体管供给至锚定部1271、1273，偏压电位供给至第一弹簧1251、1253，且接地电位供给至锚定部1331，接地电位供给至第二弹簧1311、1313。利用第一弹簧1251、1253与第二弹簧1311、1313之间的电位差，第一弹簧1251与第二弹簧1311受到静电驱动，以彼此吸引的方式移动，且第一弹簧1253与第二弹簧1313受到静电驱动，以彼此吸引的方式移动，且快门1210移动。即，第一快门构件向第二快门构件侧移动。
[0049]而且，同样地，偏压电位从晶体管供给至锚定部1275、1277，偏压电位供给至第一弹簧1255、1257，且接地电位供给至锚定部1333，接地电位供给至第二弹簧1315、1317。利用第一弹簧1255、1257与第二弹簧1315、1317的间的电位差，第一弹簧1255与第二弹簧1315受到静电驱动，以彼此吸引的方式移动，且第一弹簧1257与第二弹簧1317受到静电驱动，以彼此吸引的方式移动，且快门1210移动。S卩，第一快门构件向第三快门构件侧移动。
[0050]如此，利用静电力而使快门1210驱动，由此，可使快门1210进行高速动作。因此，显示装置10000利用高速驱动而使快门1210的位置发生变化，控制透过开口部1230的光量，由此，可进行灰度显示。而且，也可依照R、G、B三色的顺序驱动从背光源4500放射出的光(场序(field sequence)驱动)，由此，进行彩色显示。该情况下，无需液晶显示装置中所需的偏光板或彩色滤光片，因此，也可无衰减地利用背光源的光。
[0051]此处，对控制MEMS快门1000的像素电路进行说明。图17是表示现有的像素电路800 的电路图。于像素电路 800 中，CMOS 闩锁电路(PMOS(Positive channel Metal OxideSemiconductor，正通道金属氧化物半导体)831、NMOS(Negative channel Metal OxideSemiconductor，负通道金属氧化物半导体)833、PM0S835、NM0S837)的两个输出端子分别连接于第二快门构件893及第三快门构件895。PM0S831与PM0S835的一端连接于工作电源(Actuate) 870，NM0S833与NM0S837的一端连接于共用电源(Common) 880。例如，对工作电源870供给25V，共用电源880接地。而且，第一快门构件891连接于快门电源(Shutter) 881，例如被供给25V。
[0052]而且，为了控制CMOS闩锁电路，串联连接的两个晶体管(NM0S811、NM0S813)的一端连接于PM0S831及NM0S833的栅极。电容器820连接于NM0S811与NM0S813的连接部，电容器820的一端连接于共用电源880。NM0S811的一端连接于数据线(Data) 860，例如被供给如5V与0V般的两种电位。而且，NM0S811的栅极连接于栅极线(Gate line_l)873，NM0S813的栅极连接于栅极线(Gate line_2)875。如5V与0V般的两种电位供给至栅极线873及栅极线875。
[0053]像素电路800利用两个晶体管(NM0S81UNM0S813)与一个电容器820而控制CMOS闩锁电路，将不同的电位例如25V或0V分别供给至第二快门构件893及第三快门构件895而产生电位差，由此，使第一快门构件891移动。然而，根据图17也可知:现有的像素电路800使用6个晶体管而形成，因此，配置于整个显示装置的晶体管的数量庞大。
[0054]玻璃基板一般被用作MEMS显示装置的基板1100，但玻璃基板上所形成的晶体管(TFT)存在阈值电压的变动增大的倾向。因此，如果玻璃基板上所形成的晶体管的性能产生不均，则会导致无法以预期的电位驱动像素电路，从而产生像素缺陷。而且，晶体管需要配置于快门构件的配置区域的外侧，如果减小像素尺寸，则形成像素电路所需的晶体管无法容纳于该尺寸。另一方面，电容器也可配置于快门构件的下部，与晶体管相比较，伴随高精细化的问题不大。因此，为了使MEMS显示装置实现高精细化，有利的是减少像素电路中所含的晶体管的数量。
[0055]另一方面，作为未使用CMOS闩锁电路而控制快门的电路，也存在图18所示的像素电路900。像素电路900利用包含3个晶体管(NM0S911、NM0S913、NM0S915)与一个电容器920的电路而控制快门部990。NM0S911的一端连接于数据线960，另一端连接于电容器920的一端及NM0S913的栅极。NM0S913的另一端连接于NM0S915的一端与快门部990。而且，NM0S911的栅极连接于扫描线(Scan line)971，电容器920的另一端连接于共用电源980。NM0S915的栅极连接于充电触发器(Charge trigger) 961，另一端连接于共用充电器(Common chaege)963。
[0056]像素电路900与像素电路800相比较，电路构成所需的晶体管的数量减少，看似有利于MEMS显示装置的高精细化。然而，对于像素电路900而言，为了确定快门的位置，最高需要转动两次快门(Two Mot1n) ο例如即使当使第一快门构件向第二快门构件侧移动时，也需要先向第三快门构件侧移动，其后向第二快门构件侧移动。根据以上内容，与像素电路800相比较，对于像素的写入时间需要约2，从而需要进一步实现高速化。
[0057]本发明者等进行了仔细研究，结果发现同时满足如下两个要求的像素电路，该两个要求是指对于像素的写入时间的高速化、与减少晶体管的数量。图4是表示本发明之像素电路100的电路图。像素电路100具备串联连接的电容器110与晶体管120、及快门部190。电容器110的一端连接于工作电源(Actuate) 170，另一端连接于晶体管120的一端与快门部190，晶体管120的另一端连接于共用电极(Common) 180。而且，晶体管120的栅极可利用从数据线(未图示)施加的电压而进行控制。对工作电源170例如供给25V或0V，共用电极180接地。
[0058]此处，说明像素电路100的动作，如果在晶体管120断开的状态下，将高电位供给至工作电源170，则该电位保持于电容器110。所保持的电位供给至快门部190。如果接通晶体管120，则保持于电容器110的电位会流向共用电极180，接点A的电位成为低电位(例如0V)，供给至快门部190的电位也成为低电位。如此，像素电路100可通过控制晶体管120而控制供给至快门部190的电位。另外，于图4中，将晶体管120表示为NM0S，但晶体管120也可为PM0S，该情况下，可通过使施加至栅极的电位与NM0S相反而进行控制。以下，表示更详细的实施方式而说明本发明的像素电路。
[0059](实施方式1)
[0060]图5是表示本发明的实施方式的像素电路200的电路图。像素电路200具备第一电容器110、第一晶体管(NM0S)120、及快门部，电容器110的一端连接于工作电源(Actuate) 170，电容器110的另一端连接于NM0S120的一端与快门部，NM0S120的另一端连接于共用电极(CommonUSO。而且，像素电路200还包括第二电容器213与第二晶体管(NM0S)223，NM0S223的一端连接于数据线(Data) 160，NM0S223的另一端连接于电容器213的一端与NM0S120的栅极，NM0S223的栅极连接于栅极线(Gate line) 273，电容器213的另一端连接于共用电极180。
[0061]而且，于像素电路200中，快门部包括具有开口部的第一快门构件291、产生与第一快门构件291的电位差的第二快门构件293及第三快门构件295，第一快门构件291连接于电容器110的另一端与NM0S120的一端，第二快门构件293连接于第一快门电源(Shutter_l)281，第三快门构件295连接于第二快门电源(Shutter_2) 283。本发明的实施方式的像素电路200可使用两个晶体管与两个电容器而控制快门。
[0062]其次，使用图6及图7，对使用有像素电路200的快门的控制方法进行说明。图6是表示使本发明的一实施方式的像素电路200驱动的时序图的图。图6为写入低电位(Vdata_L)作为数据电压的情况。Vdata_L为将NM0S120设为断开状态的电位，例如与共用电位(Com)均为0V。于期间1中，利用栅极线273将NM0S223接通，将数据电压存储于电容器213。此时，数据电压为Vdata_L，因此，NM0S120处于断开状态。其后，于期间2中，使工作电源170下降至Com电位。此时，图5的点A的电位与期间1以前的点A的电位无关而收敛为