PM0S)323，PM0S323的一端连接于数据线(Data) 160，PM0S3223的另一端连接于电容器313的一端与PM0S320的栅极，PM0S323的栅极连接于栅极线(Gate line) 373，电容器313的另一端连接于共用电极380。
[0082]像素电路500还包括第三电容器515、第三晶体管(PM0S) 525、及反相电路530。而且，快门部包括具有开口部的第一快门构件591、产生与第一快门构件591的电位差的第二快门构件593及第三快门构件595。第一快门构件591连接于第一快门电源(31111?611)585，第二快门构件593连接于电容器310的另一端与PM0S320的一端，电容器515的一端连接于工作电源370，电容器515的另一端连接于PM0S525的一端与第三快门构件595，PM0S525的另一端连接于共用电极380，反相电路530的输入端子连接于PM0S320的栅极，反相电路530的输出端子连接于PM0S525的栅极。
[0083]图16是将CMOS用作反相电路530的像素电路500的电路图。反相电路530为串联配置有PM0S531与NM0S533的构成，如上所述，PM0S531与NM0S533的共用栅极连接于PM0S320的栅极。而且，NM0S533的一端连接于第二快门电源(Shutter_2) 587，PM0S531的一端连接于共用电极380。
[0084]另外，使用有像素电路500的快门的控制方法与像素电路400的情形相同，因此，省略详细说明。使用5个晶体管与3个电容器而控制快门的本实施方式的像素电路与现有的像素电路相比较，晶体管的数量减少了一个，但整个显示装置大幅度削减，因此，可实现提高了可靠性的显示装置。而且，产生如下的优异效果，即，可利用一次的快门移动(OneMot1n)而确定快门的位置。因此，本实施方式的像素电路可使显示装置实现高精细化。
[0085][符号的说明]
[0086]100像素电路
[0087]110电容器
[0088]120晶体管(NM0S)
[0089]160数据线
[0090]170工作电源
[0091]180共用电极
[0092]190快门部
[0093]200像素电路
[0094]213第二电容器
[0095]223NM0S
[0096]273栅极线
[0097]281第一快门电源
[0098]283第二快门电源
[0099]291第一快门构件
[0100]293第二快门构件
[0101]295第三快门构件
[0102]300像素电路
[0103]310第一电容器
[0104]313电容器
[0105]320PM0S
[0106]323PM0S
[0107]370工作电源
[0108]380共用电极
[0109]360数据线
[0110]373栅极线
[0111]380共用电极
[0112]381第一快门电源
[0113]383第二快门电源
[0114]391第一快门构件
[0115]393第二快门构件
[0116]395第三快门构件
[0117]400像素电路
[0118]415第三电容器
[0119]425NM0S
[0120]430反相电路
[0121]431PM0S
[0122]433NM0S
[0123]485第一快门电源
[0124]487第二快门电源
[0125]491第一快门构件
[0126]493第二快门构件
[0127]495第三快门构件
[0128]500像素电路
[0129]515第三电容器
[0130]525PM0S
[0131]530反相电路
[0132]531PM0S
[0133]533NM0S
[0134]585第一快门电源
[0135]587第二快门电源
[0136]591第一快门构件
[0137]593第二快门构件
[0138]595第三快门构件
[0139]800像素电路
[0140]811NM0S
[0141]813NM0S
[0142]820电容器
[0143]831PM0S
[0144]833NM0S
[0145]835PM0S
[0146]837NM0S
[0147]860数据线
[0148]870工作电源
[0149]873栅极线
[0150]875栅极线
[0151]880共用电源
[0152]881快门电源
[0153]891第一快门构件
[0154]893第二快门构件
[0155]895第三快门构件
[0156]900像素电路
[0157]990快门部
[0158]911NM0S
[0159]913NM0S
[0160]915NM0S
[0161]920电容器
[0162]960数据线
[0163]961充电触发器
[0164]963共用充电器
[0165]971扫描线
[0166]980共用电源
[0167]990快门部
[0168]1000MEMS 快门
[0169]1100基板
[0170]1140光透过部
[0171]1210快门
[0172]1230开口部
[0173]1251第一弹簧
[0174]1253第一弹簧
[0175]1255第一弹簧
[0176]1257第一弹簧
[0177]1311第二弹簧
[0178]1313第二弹簧
[0179]1315第二弹簧
[0180]1317第二弹簧
[0181]1271锚定部
[0182]1273锚定部
[0183]1275锚定部
[0184]1277锚定部
[0185]1331锚定部
[0186]1333锚定部
[0187]2000显示部
[0188]3100驱动电路
[0189]3150驱动电路
[0190]3200驱动电路
[0191]3310端子
[0192]3300端子部
[0193]4000控制器
[0194]4500背光源
[0195]5000对向基板
[0196]10000显示装置。
【主权项】
1.一种像素电路，其特征在于包括: 第一电容器、第一晶体管、及快门部； 所述第一电容器的一端连接于工作电源，所述第一电容器的另一端连接于所述第一晶体管的一端与所述快门部， 所述第一晶体管的另一端连接于共用电极。2.根据权利要求1所述的像素电路，其特征在于: 还包括第二电容器与第二晶体管， 所述第二晶体管的一端连接于数据线，所述第二晶体管的另一端连接于所述第二电容器的一端与所述第一晶体管的栅极， 所述第二晶体管的栅极连接于栅极线，所述第二电容器的另一端连接于所述共用电极。3.根据权利要求2所述的像素电路，其特征在于: 所述快门部包括具有开口部的第一快门构件、产生与所述第一快门构件的电位差的第二快门构件及第三快门构件， 所述第一快门构件连接于所述第一电容器的另一端与所述第一晶体管的一端， 所述第二快门构件连接于第一快门电源，所述第三快门构件连接于第二快门电源。4.根据权利要求2所述的像素电路，其特征在于: 还包括第三电容器、第三晶体管、及反相电路， 所述快门部包括具有开口部的第一快门构件、产生与所述第一快门构件的电位差的第二快门构件及第三快门构件， 所述第一快门构件连接于第一快门电源， 所述第二快门构件连接于所述第一电容器的另一端与所述第一晶体管的一端， 所述第三电容器的一端连接于工作电源，所述第三电容器的另一端连接于所述第三晶体管的一端与所述第三快门构件， 所述第三晶体管的另一端连接于共用电极， 所述反相电路的输入端子连接于所述第一晶体管的栅极，所述反相电路的输出端子连接于所述第三晶体管的栅极。5.根据权利要求4所述的像素电路，其特征在于: 所述反相电路为互补金属氧化物半导体， 所述互补金属氧化物半导体的共用栅极连接于所述第一晶体管的栅极，所述互补金属氧化物半导体的一端连接于第二快门电源，所述互补金属氧化物半导体的另一端连接于共用电极。6.一种显示装置，其特征在于包括: 多个像素，其对应于基板上所配置的多条数据线与多条栅极线的交点的各个而配置；及 根据权利要求1至5中任一项所述的像素电路，其配置于所述像素。7.根据权利要求6所述的显示装置，其特征在于: 所述快门部包括:具有开口部的第一快门构件；包含连接于所述快门的第一弹簧及连接于所述第一弹簧的第一锚定部的第二快门构件；及连接于所述快门的第二弹簧及连接于所述第二弹簧的第二快门构件， 利用所述第一锚定部与所述第二锚定部的电位差，所述第一弹簧与所述第二弹簧受到静电驱动。8.根据权利要求7所述的显示装置，其特征在于: 利用所述像素电路供给所述第一锚定部与所述第二锚定部的电位差。9.根据权利要求6至8中任一项所述的显示装置，其特征在于还包括: 对向基板，其与所述基板接合且具有光透过部；及 背光源，其与所述对向基板相对向地配置； 使自所述背光源供给的光从所述第一快门构件的所述开口部与所述对向基板的所述光透过部的重叠部分透过。
【专利摘要】本发明提供一种减少控制微机电系统快门所需的晶体管的数量、且缩短对像素的写入时间的像素电路及具备其的显示装置。本发明提供如下像素电路，其具备第一晶体管、第一电容器、及快门部，所述第一电容器的一端连接于工作电源，所述第一电容器的另一端连接于所述第一晶体管的一端与所述快门部，所述第一晶体管的另一端连接于共用电极。
【IPC分类】G09G3/34
【公开号】CN105247605
【申请号】CN201480005412
【发明人】仓永卓英, 松本克巳, 宫本光秀
【申请人】皮克斯特隆尼斯有限公司
【公开日】2016年1月13日
【申请日】2014年1月21日
【公告号】US20150356930, WO2014115032A1