一种数码管驱动电路的制作方法
【专利摘要】本实用新型涉及数码管驱动技术领域，尤其涉及一种数码管驱动电路，本实用新型采用如下技术方案：包括处理器、PNP三极管、驱动电阻、限流电阻、数码管，处理器的IO1电连接PNP三极管的基极，在位于处理器的IO1与PNP三极管的基极之间串接驱动电阻，电源电路电连接PNP三极管的发射极，PNP三极管的集电极电连接数码管的控制端，在位于PNP三极管的集电极与数码管的控制端之间还串接有限流电阻，数码管的发光二极管分别与处理器的通用IO2口相连接，本实用新型的优点在于：采用单一限流电阻的方式，可以有效的节省电路板设计占用的空间,以及减少故障的几率。
【专利说明】
一种数码管驱动电路
[0001 ] 技术领域:
[0002]本实用新型涉及数码管驱动领域，尤其涉及一种数码管驱动电路。
[0003]【背景技术】:
[0004]现有的数码管驱动电路，基本的半导体数码管是由7个条状的发光二极管组成，然而每段发光二极管均要设置限流电阻，一方面增大了电路板占用的位置，相应的增大了成品的体积，故障率也相应的提高，不适合现有技术中推广及应用。
[0005]
【发明内容】
:
[0006]本实用新型的目的在于提供一种数码管驱动电路，具体目的在于提供一种结构简单且点亮效果更佳的数码管驱动电路。
[0007]为达到上述目的，本实用新型采用如下技术方案:一种数码管驱动电路，包括处理器、PNP三极管、驱动电阻、限流电阻、数码管，其特征在于:处理器的1l电连接PNP三极管的基极，在位于处理器的1l与PNP三极管的基极之间串接驱动电阻，电源电路电连接PNP三极管的发射极，PNP三极管的集电极电连接数码管的控制端，在位于PNP三极管的集电极与数码管的控制端之间还串接有限流电阻，数码管的发光二极管分别与处理器的通用102 口相连接。
[0008]进一步的，所述的处理器内设置有显示控制模块，显示控制模块驱动连接控制处理器的通用102 口输出时间。
[0009]进一步的，所述的处理器内设置有显示控制模块，显示控制模块驱动连接控制处理器的通用1l 口输出时间。
[0010]进一步的，所述的限流电阻阻值为47 Ω-100 Ω，驱动电阻阻值为4700 Ω-5100 Ω。[0011 ]优选的，所述的处理器为译码器或单片机。
[0012]优选的，所述的处理器为单片机且型号为:HT46R065B。
[0013]本实用新型的优点在于:采用单一限流电阻的方式，可以有效的节省电路板设计占用的空间，有效的减少故障发生的几率。
[0014]【附图说明】:附图1为实施例1的一种数码管驱动电路的连接结构图。
[0015]【具体实施方式】:
[0016]实施例1:参照图1，一种数码管驱动电路，包括处理器M⑶、PNP三极管、驱动电阻Rl、限流电阻R2、数码管LI，处理器M⑶的1l电连接PNP三极管的基极，在位于处理器M⑶的1l与PNP三极管的基极之间串接驱动电阻Rl，电源电路电连接PNP三极管的发射极，PNP三极管的集电极电连接数码管LI的控制端，在位于PNP三极管的集电极与数码管LI的控制端之间还串接有限流电阻R2，数码管LI的发光二极管分别与处理器的通用102 口相连接。
[0017]上述实施例中，通用102口设置有 102.1、102.2.、102.3、102.4、102.5、102.6、102.7为7组接口，并分别与数码管LI的a、b、c、d、e、f、g连接，PNP三极管的集电极电连接数码管LI的控制端C0M，数码管LI可以采用共阳极数码管，当通用102的102.1、102.2.、102.3、102.4、102.5、102.6、102.7输出低电平时则可以点亮数码管LI内相应接点的发光二极管，由此可以显示出需要的数字。
[0018]上述实施例中，限流电阻R2同样可以起到保护数码管LI的作用，相对于传统的电路，有效的减小的电路板的面积，减少了故障的发生率。
[0019]上述的处理器M⑶内设置有显示控制模块，显示控制模块驱动连接控制处理器MCU的通用102 口输出时间或显示控制模块驱动连接控制处理器M⑶的通用1l 口输出时间，由此可以达到动态显示的目的，具体的可以相应的设置输出显示的时间为Ι-lOms，由于灯的余辉效应，其显示效果与静态显示效果也是一致的。
[0020]优选的，限流电阻R2阻值为47 Ω-100 Ω，驱动电阻Rl阻值为4700 Ω-5100 Ω。
[0021 ] 优选的，上述的处理器M⑶为译码器或单片机。
[0022]优选的，上述的处理器为单片机M⑶且型号为:HT46R065B。
[0023]当然，以上仅为本实用新型较佳实施方式，并非以此限定本实用新型的使用范围，故，凡是在本实用新型原理上做等效改变均应包含在本实用新型的保护范围内。
【主权项】
1.一种数码管驱动电路，包括处理器、PNP三极管、驱动电阻、限流电阻、数码管，其特征在于:处理器的1l电连接PNP三极管的基极，在位于处理器的1l与PNP三极管的基极之间串接驱动电阻，电源电路电连接PNP三极管的发射极，PNP三极管的集电极电连接数码管的控制端，在位于PNP三极管的集电极与数码管的控制端之间还串接有限流电阻，数码管的发光二极管分别与处理器的通用102 口相连接。2.根据权利要求1所述的一种数码管驱动电路，其特征在于:所述的处理器内设置有显示控制模块，显示控制模块驱动连接控制处理器的通用102 口输出时间2。3.根据权利要求1所述的一种数码管驱动电路，其特征在于:所述的处理器内设置有显示控制模块，显示控制模块驱动连接控制处理器的通用1l 口输出时间。4.根据权利要求1或2或3所述的一种数码管驱动电路，其特征在于:所述的限流电阻阻值为47 Ω -100 Ω，驱动电阻阻值为4700 Ω -5100 Ω。5.根据权利要求1或2或3所述的一种数码管驱动电路，其特征在于:所述的处理器为译码器或单片机。6.根据权利要求5所述的一种数码管驱动电路，其特征在于:所述的处理器为单片机且型号为:HT46R065B。
【文档编号】G09G3/14GK205645207SQ201620104030
【公开日】2016年10月12日
【申请日】2016年2月2日
【发明人】陈运阶
【申请人】广东天际电器股份有限公司