专利名称：衰减极端紫外相移掩模的制造方法
技术领域：
通常，本发明涉及集成电路的领域和制造集成电路和掩模(mask)或用来制造这些器件的光栅(reticles)的方法。更具体地，本发明涉及可同时用于器件基片(substrate)和掩模基片的硬掩模(hard mask)生成的光子辅助沉积方法(photon assisted deposition)。
背景技术：
半导体器件或集成电路(ICs)可能包括上百万个如晶体管之类的器件。而超大规模集成(ULSI)电路则可能包括互补金属氧化物半导体(CMOS)场效应管(FET)。虽然传统的系统和工艺已有能力将百万以上的器件放置在一片IC上，但仍然有必要将IC器件上的部件尺寸进一步缩小，因而可以增加一片IC上器件的数目。
光光刻刻(lithography)使IC关键尺寸小型化受到限制。一般而言，所谓的投射式光刻指的是在基片上不同的介质上进行图案转移的过程，它是用在集成电路制造过程中的一种技术，在该制造过程中，一片硅片(silicon slice)，即晶片，被均匀地镀上一层辐射感光薄膜和光刻胶。一个曝光源(如激光射线、x射线光子、或电子束)经过一个交错主样板，即掩模或光栅，照射在选定的表面区域，以形成特定的图案。光刻镀膜或光刻胶通常是一个辐射感光的薄膜，适于用来接收主体线路图案的投射影像。一旦影像被投射下来，它就会形成在镀膜层上且不能磨灭。该投射的影像的形成可以利用负性(negative tone)或正性(positive tone)的光刻胶。
经过掩模之后，镀膜的曝光会使得影像区域变得选择性地交叉在一起，如果这些区域是属于负性光刻胶，那么经过照射之后，被照射的光刻胶在显影剂中会变得比较不容易被溶解。在正性光刻胶的情况下，经过照射之后，被照射的区域会比薄膜其它区域更容易溶解，这是因为在薄膜中曝光于影像辐射的聚合物的去保护作用。在利用任何一种性质的光刻胶成像之后，比较容易溶解区域就会在显影过程当中被去除，在镀膜中留下比较不容易溶解的聚分子部份形成的图案中的影像。对两种光刻胶型态而言，溶解度的差异必须足够大，才能在光刻胶镀膜中形成保真度良好的图案。
经过光刻工艺在光刻胶内所形成的图案会在随后的等离子体蚀刻中作为掩模来使用，等离子体蚀刻是要将其下的一层或者数层材料进行蚀刻。等离子体蚀刻工艺是指化学物质撞击表面，然后由晶片表面和等离子体中处于激发状态下的物质之间的化学作用过程而将物质从层之中去除。如果光刻胶有足够的抵抗而可以保护其下的层免于被蚀刻，那么光刻胶掩模就可以由等离子体蚀刻工艺而将图案转移至其下一层。如果光刻胶掩模无法经受其下每一层在蚀刻过程中的需求，那么在光刻胶及其将被图案化的较下层之间在蚀刻时需要一附加的薄硬掩模层。在这种情况下，在其中一种型式蚀刻工艺所使用的光刻胶掩模以对硬掩模进行蚀刻，随后采用的不同型式的蚀刻工艺将其较下层制作出图案。最后型式的蚀刻工艺不会破坏硬掩模，而且可以利用该硬掩模以防止想要保留区域的物质被去除，这些想要保留的区域由光刻胶中的最初的图案所决定。
投射式光刻对微电子工艺而言是一个功能强大而且基本的工具，当部件尺寸趋向于愈来愈小的时候，光学系统也就达到它的极限，这是因为受到这些系统中光学辐射的波长和光刻胶整体分辨能力的限制。
传统的光刻技术常常利用掩模或光栅与硬掩模的组合，在集成电路制造过程中在不同的层之间转移图案。硬掩模是集成电路晶片上的一层材料，其可以在等离子体蚀刻过程中保护掩模下面的物质不会被化学去除。光栅是一种制作图案的工具，它包含可被完全转移到整个集成电路晶片的图案，这是由基片上光刻胶镀膜被一次或者多次曝光后，将图案转移至整个集成电路晶片的过程。
硬掩模利用一层比较薄的光刻胶镀膜，该镀膜可以允许在光刻胶及其后续的薄膜中产生较小的尺寸，此处提及的薄膜可以包含在晶片上的半导体器件，这样就提高了等离子体蚀刻工艺的能力，因此利用硬掩模可以增加制造过程当中的分辨能力。
另一个改善制造能力的方法是改善光栅本身的分辨能力。通常，投射式光刻中所用的光栅具有4x或5x的缩小率，所以降低光栅基片上的最小部件尺寸可以降低晶片表面上的部件尺寸。光栅基片涂覆有多层镀膜，其应用类似于利用光刻胶掩模的半导体器件制造的方法进行蚀刻，此处所述光刻胶掩模是通过曝光于某种辐射中而制造出来的。通常，这些层不是利用光栅或掩模制造出来，而是利用储存在计算机中的数据库中的射线扫描之后将掩模写出来。
有多种先进的技术可用以形成具有更强大的影像分辨能力的光栅。这些技术包括相移掩模(PSMs)，在所要形成影像的掩模部件的周围区域产生相移，因此会和邻近图案的影像产生干涉，在晶片表面上产生一个尺寸更小的部件。又，硬掩模可以用来改善光栅的制造能力，而改善的程度取决于光栅基片上的薄膜。对某些型式的相移掩模而言，加入硬掩模材质本身就可以形成相移位区域，然而对其它型态的相移掩模PSMs而言，硬掩模本身可以是一层材料，其可作为一种蚀刻硬掩模和薄膜的材料，其光学性质可以使该型式的PSM具有相移的性质。
硬掩模通常是利用化学蒸镀法(Chemical Vapor Deposition，CVD)在一个敷层上沉积一种物质而形成。接下来，利用一个光刻胶掩模和各种不同的蚀刻或去除技术在硬掩模上将图案蚀刻成形。由于光刻胶厚度和成像系统中光刻胶反应时间的缘故，即使应用硬掩模，传统系统的分辨能力也会受到限制。因此，就有必要使用一种光子辅助化学蒸镀法型式的沉积法，其利用激光或同步加速器射线而允许直接在硬掩模层上制造出图案，而毋需再利用硬掩模光刻胶，同时它们可通过选择在光子照射的地方增加一层薄的硬掩模，而进一步提高分辨率。
因为使用光刻胶为基材的图案转移，不论是否使用硬掩模在其下层形成图案，其所获得的分辨度都会受到限制，所以就有必要采用非传统性的光刻技术形成在IC器件上的图案。此外，当应用硬掩模制造图案时，有必要使用替代的方法在集成电路晶片表面上覆盖一层硬掩模物质，或者光栅，这是因为随后其必须利用光刻胶为基材的掩模工艺而将之蚀刻。此外，也有必要采用一种光子辅助沉积法，其可适用于硬掩模的形成，这是因为该层可以被选择作为集成电路部件的图案，此种非光刻胶基材的光刻可以增强分辨能力。
发明内容
所揭示的实施例是有关于一种衰减极端紫外(EUV)相移掩模的制造方法。本方法可以包括在集成电路基片或空白掩模上提供一多层镜片，在该多层镜片上提供一层缓冲层，在该缓冲层上提供一种双元素物质层，以及当沉积双元素物质层时，利用光子辅助蒸镀工艺在集成电路基片或空白掩模上选择性生长出部件。
另一个揭示的实施例是有关于制造一种衰减极端紫外(EUV)相移掩模的系统，该系统可以包括一个蒸汽室(vapor chamber)，在该蒸汽室内散布化学蒸汽的装置，以及为集成电路基片的选择部份提供辐射以在双元素物质层上形成部件的装置，该双元素物质层沉积在一缓冲层上，而该缓冲层沉积在集成电路晶片上的多层镜片上。
另一个揭示的实施例是有关于在制造衰减相移掩模过程当中，一种用以沉积物质的光子辅助蒸镀法。该方法可以包括在蒸汽室中提供所需要的化学蒸汽，而该蒸汽室内有一个集成电路基片，还包括选择性将激光照射于集成电路基片的部份区域以在集成电路基片上形成部件。
本领域技术人员在阅读下列附图、详细说明和权利要求范围后，本发明中其它原则性的特点和优点也会变得容易了解。
下面，结合附图对本发明的代表性实施例进行描述，其中相同的标号代表相同的部件。
图1是根据本发明的一个代表性实施例的硬掩模形成系统的示意图；图2是根据本发明的一个代表性实施例中，一个包含有已被制造出硬掩模的集成电路晶片的上视图；图3是根据本发明的一个实施例，所制造的反射EUV衰减相移掩模的一部份的剖面图；图4是图3中反射EUV衰减相移掩模的一部份经过一道蚀刻工艺之后的剖面图；图5是根据传统制造技术的另一种相移掩模的一部份的剖面图图6是根据本发明的一个实施例的另一种相移掩模的一部份的剖面图。
具体实施例方式
参考图1，其中的硬掩模生成系统10包括一个反应室(chamber)12、一个光源14、一个蒸汽源16、一个集成电路晶片支撑结构18、和一个计算装置20。反应室12是一个封闭的结构，其在集成电路制造过程中形成结构时，可以用作含有作为反应剂的气体的真空型反应器。光源14可以是任何能够产生光线的激光产生装置，其可以是紫外激光器(UVlaser)或软x-射线源，其中UVlaser可以是激元(excimer)源或一个波长为266nm的4th谐振的Nd∶YAG激光器，而软x-射线源则可以位于100nm和1nm之间，或者是一个位于13.4nm的EUV源。
蒸汽源16可以是任何型式的能够提供蒸汽的蒸汽产生装置，其是一种对于沉积物质可以在基片表面和光发生既定的反应的CVD蒸汽预报器。在一实施例中，蒸汽物质源16为非有机物质提供前导化学物质.比如蒸汽型式的SiO2或Ni，它们是利用蒸汽相位外延沉积或其它型式的化学蒸镀法以达到沉积的目的。在另一个实施例中，蒸汽源16是其它型式的化学蒸汽源。
集成电路晶片支撑结构18为集成电路晶片22提供支撑作用。在一个实施例中，集成电路晶片支撑结构18可以旋转以方便物质在集成电路晶片22上的沉积。在另一个实施例中，集成电路晶片支撑结构可以以不同的方向操作，使硬掩模的制造和其它集成电路的制造步骤更为方便。如同本说明书中所使用的，术语“晶片”指任何在集成电路制造过程当中所用到的基片或是在此类基片之上的生成层。该基片或生成层可以是导电体的、半导体的、或者是绝缘体的。
计算装置20可以是一个连接至计算机辅助设计/计算机辅助制造(CAD-CAM)的数据库24上的个人计算机(PC)或者是一个计算机工作站。计算装置20与光源14连接，使其可以保持通信以提供控制讯号，该控制讯号可以选择将光源14移动以使激光或辐射照射在希望照射的区域上。在一个实施例中，计算装置20是一个工作站或是一个由位于加利福尼亚州的桑尼维尔的Advanced Micro Devices，Inc.(AMD)所制造的微处理器驱动的计算机。
在操作中，硬掩模生成系统10提供一种无机物质的化学蒸汽前导子(chemical vapor precursor)，如来自于蒸汽源16的Al、Ni、W、SiO2、Si3N4、或Al2O3。因此，反应室12中具有化学蒸汽。光源14会提供在反应室12内的蒸汽化学物质发生反应所必须的热或光化学反应。所以蒸汽化学物质在集成电路晶片22上有光源14辐射的地方发生沉积。这样，根据光源14移动所产生的图案以及因照射蒸汽化学物质而发生的反应，沉积会在集成电路晶片22上形成一个硬掩模。
在本发明的一个实施例中，所使用的方法是将晶片支撑结构18可采用各种方法选择性移动，而不是移动光源14使激光或辐射射到集成电路晶片22的不同区域上。在该实施例中，集成电路晶片支撑结构18与计算装置20连接保持通信以控制其移动。在另一个实施例中，光源14利用一个精确位移器件实现其移动。也可以使用其它的机构和装置选择性操控光源14。特别是不同的装置和工具可以让光源14的移动获得更大的准确度，以准确地导引光源14上的光线的移动。
更具优点的方式为，不用在整个集成电路晶片22的表面上形成一层覆盖的物质，然后又将其图案蚀刻到硬掩模上，这里所用的方式是硬掩模生成系统10可以利用光照射在集成电路晶片22的表面上，然后和蒸汽状态下的化学物质发生反应以使沉积发生。在另一个实施例中，集成电路晶片22被涂覆上一种辅助化学物质，比如有机硅烷(organosilane)(例如，(氨乙基氨甲基，aminoethylaminomethy)，苯乙基三甲氧硅烷(phenethyltrimethoxysilane，PEDA)或4-氯甲基苯基三氯硅烷(CMPTS))，这些化学物质可以帮助或者促进光和蒸汽化学物质之间的反应。
利用硬掩模生成系统10，电介质可以生成并用来当作硬掩模来使用，或者采取另一种方式，即生成金属线以构成内接线。辐射源14发出的光可以被计算装置20所控制，利用CAD-CAM数据库24制造出任意不同的集成电路图案。如果金属线的生成是供一个内接层使用，那么在选择区域光的第二种应用是形成标柱(post)。随后，整个晶片被一电介质材料覆盖以相反的顺序形成波纹。正常的波纹包括对有洞和沟的绝缘层进行蚀刻，然后在洞和沟上沉积金属，使得在绝缘层内形成内接线，其连接这些被蚀刻出洞和沟的层的上层和下层。该过程可以重复与连接集成电路器件的不同区域所必须建立的层数相同的次数。在实施例中，可以有5层甚至更多的层。
在波纹相反的应用中，内接线和标柱可以被形成，然后在其上施以氧化物或绝缘物质。这样的动作可以重复多次以形成所有IC所必需的层。Si3N4的薄膜可以沉积在金属线上作为一条在金属线的隔线，用以防止扩散到氧化物内。
再者，在一个实施例中，除了一个硬掩模就有一层或一个金属内接就有一层外，可以用多重连续层来建造集成电路晶片22的背面(利用硬掩模生成系统10)。这样，其具有一些优点，即可以多次应用硬掩模生成系统10，使一个单个集成电路晶片在其集成电路制造过程中形成不同的掩模或图案。
现在参考图2，其为经过光源14的激光照射形成硬掩模结构28之后的集成电路晶片22的顶视图，硬掩模结构28可以包含材料Al、Ni、W、SiO2、Si3N4、或Al2O3等。硬掩模结构28可以在形成金属线、标柱、门结构(gate)、或其它集成电路部件时使用，其中包括在集成电路制造工艺的中间步骤所应用的部件。
如上所述，目前仍需推动在各个领域的下一代光刻系统的发展。其中的一个领域是极端紫外(Extreme Ultra Violet，EUV)系统，该系统应用13.4nm的波长辐射。在一个实施例中，参照图1和图2所描述的光子辅助CVD被用来产生一个衰减相移掩模，其应用了Ni和Al的组合作为吸收相移器。
在本发明的一个实施例中，一种用于EUV光刻的空白掩模型式(其上没有线路图案的掩模)，可以是一种由硅晶片构成的反射式掩模，在该硅晶片上有一个由硅Si和钼Mo彼此交迭构成的多层膜镜片。在该多层膜的表面，有一层500厚的SiO2的缓冲层，这层缓冲层可以在制作部件图案时起到缺陷修复和蚀刻防护的作用。在该缓冲层的上面，部件通常是通过沉积将其图案制作出来。当掩模上的部件图案被制作出来后，在没有部件图案的区域上的SiO2层就会被蚀刻去除，然后露出多层膜镜片的表面。图3展示一个集成电路的部份区域30，其包括一基片32、一多层膜镜片34、一缓冲层36、一铝层38、和一个硬掩模40。在一个实施例中，硬掩模40是一个利用光子辅助CVD选择性生长的Ni的硬掩模。多层膜镜片层34可以利用硅(Si)和钼(Mo)二者交互错迭的多层所构成。在一个实施例中，多层膜镜片中总共有40层，每一硅层的厚度为4nm，而每一钼层的厚度为3nm。此40层使空白掩模对13.4nm波长的EUV辐射有65至70％的反射率。
部份区域30上的部件可以完全被吸收，而形成一个普通的双掩模，或者他们可以部份反射而且是180°反相，这样就会形成一个对该掩模具有一个相移的掩模(对反射而言)。相移掩模(PSM)可以在晶片表面上产生比一个双掩模更小的关键尺寸，这是因为高反射EUV镜片掩模表面和掩模部件的部份反射性表面二者之间的干涉效应所致。正常的光学PSM掩模都是部份穿透，其在部件上有180°的相位差，而其穿透率在5到15％之间。
在一个实施例中，位于硬掩模40中的Ni和Al层38被用作部份区域30的部份反射器。在一个实施例中，有SiO2的缓冲层36被移除的镜片表面的反射率为65％，而相位为180°。在多层膜镜片层34中硅和钼所组成的40层的厚度可以是40(angstroms，)的Si和30的Mo。在一个实施例中，这些40层的顶层被一层厚度为100的Si当成一个盖子覆盖住。在反射器的区域，使用500的SiO2缓冲层36)。缓冲层36首先涂覆在整个反射掩模的表面上，但又会被蚀刻而只有被部份反射器所遮住的部件才会留下来。
在一个实施例中，两个分开的周期用来说明Ni/Al部份反射器(硬掩模40和Al层38)1)Ni和其下有4倍厚度的Al，以及2)Ni和其下有5倍厚度的Al。相对于的掩模镜片反射率(绝对值是65％)，所选择厚度的Ni的反射率(其下对应有4倍或5倍厚度的Al)由180°相差的镜片表面产生相位差(对Ni/Al反射器，其是0度)，和13％到2％的与掩模镜片反射率相比的相对百分比反射率。
表1列出各实施例中的相对反射率值。利用记载于O.S.Heavens的著作“固态薄膜的光学特性(Optical Properties of Thin Solid Films)”中4.8节中的Fresnel系数和矩阵传播方法的理论计算方法可计算出此处所示的EUV反射掩模表面上的反射率。
表1
在一个实施例中，为了形成EUV反射镜片，Al层38是覆盖在缓冲层36上的敷层，其是利用光子辅助CVD方法直到Al层达到一定厚度一。使用正确的光强度(例如来自于光源14)，完全可以控制Al的厚度，而制成PSM所需要的部件。在该敷层(铝层38)上，利用光子辅助CVD选择性生长Ni层(硬掩模40)，形成一个硬掩模，然后在Ni硬掩模之下的Al和SiO2会被蚀刻。Al层38也可以利用物理蒸镀法(physicalvapor deposition，PVD)或其它方法生成。
图4展示经过蚀刻步骤之后的部份区域30，该区域部份的缓冲层36和铝层38被去除。硬掩模40和铝层38的厚度不是固定的，SiO2的厚度可为500。在多层膜镜片层34中，这些硅层的厚度可以是40，而钼的厚度可以是30。具有优点的是，根据图1至3所说明的方法产生少于一个最小光刻部件的集成电路部件。
图5展示了现有另一种相移掩模50，其包括一个光栅基片52和相移部件54。在现有系统中，沟槽是在线路54一侧的光栅基片52内经过蚀刻而来的。部件54通常是铬(chrome，Cr)。光栅基片52内的沟槽56的位置要使相对光栅基片52的相移为180度。
现有的另一种相移掩模50包括一个不透光层，该层是在相移部件54的内部制版。在一个实施例中，相移部件54是铬。许多如抗反射或其它替代用做不透光层材料的膜层也可以被使用。沟槽56被蚀刻在掩模上Cr部件的一侧，以使该区间可以产生一个180°的相移。从沟槽56而来的光会和来自相移部件54的另一边的相同强度的反相(0度)光彼此干涉。由于具有180°的相位差，因此该干涉是破坏性干涉，所以线路的尺寸降低。该信号之所以产生干涉，是因为掩模上的相移部件54足够小，以至于光被折射，而从沟槽56和相移部件54而来的光被散射，使得每一侧有一个余尾，由于具有180度相差，这些余尾(tail)的光就会和其另一侧的余尾光干涉。
一侧有沟槽而另一侧没有沟槽的描述是示范性的。目前已有生成掩模的算法，在掩模的其它位置形成有沟槽以产生最好的相移掩模效果。
图6显示根据本发明的一个实施例的相移掩模的部分60。利用图l至4中所描述的光子辅助CVD，可以有附加的物质沉积在光栅基片62和最新形成的不透光掩模部件64的上面。在一个实施例中，不透光掩模部件64由铬等不透光物质制成。其它沉积在最新的不透光掩模部件64上的附加物质形成相移区域66，该区域被设置相对光栅基片62有180度的相移。不透光掩模部件64，比如铬，表示形成掩模上图案的不透光部件。
根据本发明的实施例，不是蚀刻出沟槽，而是利用光子辅助CVD的方式选择性在一侧生长如SiO2之类的氧化物，直到生长到需要的厚度，该厚度使得在相移区域66，即该物质生长区域，和空白掩模区域(光栅62)，即不被改变区域，之间的相位差是180度。所需要物质的量等于图5中所描述的传统方法所需要的被蚀刻的量，这是因为所沉积的是SiO2，而掩模是由熔氧化硅(fused silicon)所制成，而熔氧化硅是SiO2的一种形式。然而，当沉积物质时，由于即使在化学成份上沉积层和掩模相类似，但由于沉积物质确切的密度不同而导致其光学性质不同。
本文参照附图阐明的实施例，还有前面说明的部份，应该被理解为只是作为范例解释之用，其它实施例包括例如不同的配置，或不同的激光或辐射光源数目，以及不同的蒸镀机构等。本发明不仅限于本文的实施例范围内，而可以扩充至不同的修改、组合、和顺序变动等，而这些改变都包含在所附权利要求的精神和范围内。
权利要求
1.一种衰减极端紫外(EUV)相移掩模(60)的制造方法，该方法包括提供一个在集成电路基片(32)或空白掩模上的多层膜镜片(34)；提供一位于多层膜镜片(34)上的缓冲层(36)；提供一个位于该缓冲层(36)之上的双元素物质层(38、40)；以及当沉积该双元素物质层(38、40)时，利用光子辅助化学蒸镀工艺在集成电路基片(32)上选择性生长部件(66)。
2.根据权利要求1所述的方法，其特征在于，该双元素物质层(38、40)的顶层(40)是由镍所组成，而该双元素物质层(38、40)的底层物质(38)由铝所组成。
3.根据权利要求1所述的方法，其特征在于，该多层膜镜片(34)由硅和钼二者交互错迭的多层所构成。
4.一种制造衰减相移掩模(60)过程中沉积物质的光子辅助蒸镀法，该方法包括在一化学蒸汽室(12)中提供一种化学蒸汽，该化学蒸汽室内部包含有集成电路基片(32)；以及将激光选择性照射到集成电路基片(32)的部份区域，以形成集成电路基片(32)上的部件(66)。
5.根据权利要求1或4的方法，其特征在于，该双元素物质层(38、40)的部件(66)包含Al及其上的Ni，其厚度使相对反射率处于13％到2％的范围内，其特征在于，Al及其上的Ni所形成的双元素物质层(38、40)的部件(66)的厚度使得相对于未被该部件遮盖的反射区域形成180°的相移。
6.根据权利要求1或4所述的方法，其特征在于，部件(66)之间的间距小于一个最小光刻部件。
7.根据权利要求1或4所述的方法，其特征在于，线路(66)是部份反射，并可以提供180°的相移。
8.一种制造衰减极端紫外(EUV)相移掩模(60)的系统，该系统包含一个蒸汽室(12)；在蒸汽室(12)内散布化学蒸汽的装置；以及向集成电路基片(32)上所选择区域提供辐射而生成部件(66)的装置，该装置将双元素物质层(38、40)散布在一层缓冲层(36)之上，而该缓冲层又散布在集成电路基片(32)的多层膜镜片(34)。
9.根据权利要求8所述的系统，其特征在于，多层膜镜片(34)包含硅(silicon，Si)和钼(molybdenun，Mo)二者交互错迭的多层，其中该硅层的厚度为40，而钼层的厚度为30埃。
10.根据权利要求8所述的系统，其特征在于，该双元素物质层(38、40)包含Al及其上的Ni，其中Al是利用普通的物理蒸镀法(physicalvapor deposition，PVD)或光子辅助PVD所沉积出来，而Ni层是利用光子辅助PVD沉积出来。
全文摘要
一种制造衰减极端紫外(EUV)相移掩模(60)的示例性制造方法，其包括在集成电路基片(32)或空白掩模上提供一多层镜片(34)，在该多层镜片(34)上提供一层缓冲层(36)，在该缓冲层(36)上提供一种双元素物质层(38，40)，以及当沉积双元素物质层时，利用光子辅助蒸镀工艺(CVD)在集成电路基片(32)或空白掩模上选择性生长出部件(66)。
文档编号G03F1/00GK1483157SQ01821300
公开日2004年3月17日 申请日期2001年10月23日 优先权日2000年11月17日
发明者K·甘迪哈里, K 甘迪哈里, B·拉方丹, 降, B·辛格 申请人:先进微装置公司