专利名称：用于耦合波导的方法与系统的制作方法
技术领域：
本发明涉及波导耦合技术，诸如结合光子集成电路来使用的那些技术。
背景技术：
据信，光子集成电路(PIC，Photonic Integrated Circuits)的广泛的研制和推广是人们高度期望的，上述光子集成电路包括有源部件，诸如激光器和调制器的III-V半导体光子器件，以及诸如无源波导那样的无源部件。这样的电路和器件在性质上可以是单片的。在研制这样的PIC的过程中的一种挑战是，集成有源和无源部件二者，并通过操作把它们互相耦合在一起。通过在有源和无源部件中使用例如具有不同折射率的不同材料，来做到这一点。
一种方案可以包括将有源和无源器件对接耦合在一起。然而，传统上这可能需要有源和无源器件的精确对准，以便获得预期的耦合效率。
因此，据信，一种(仅借助于非限定性的实例，诸如在PIC中)能提供用于将有源和无源器件耦合在一起的改进的方法与系统是人们所期望的。
发明内容
一种用于光子耦合到形成于衬底上的至少一个有源光子器件结构的方法，所述方法包括通过朝向结晶平面(crystallographic plane)的高选择性来蚀刻所述有源器件结构，以形成相对于所述衬底的倾斜边界(terminice)；以及，在所述已蚀刻的边界和所述衬底的至少一部分上淀积至少一个波导；其中，将所述波导光子耦合到所述已蚀刻的有源器件结构，以便为所述已蚀刻的有源器件结构提供光子互连性。
通过考虑以下各优选实施例的详细说明并结合附图，将有助于理解本发明，在附图中，相同的数字指相同的部件，在附图中图1图解根据本发明的各个方面的三层和两层波导耦合接头；图2图解根据本发明的各个方面的垂直的(图a)和倾斜的(图b)有源/无源结或接口；图3图解根据本发明的一个方面的有源/无源结在不同工艺步骤中；图4图解根据本发明的一个方面，由非选择湿法化学蚀刻产生的半导体台阶边缘和沟道中的平坦区的SEM显微图；图5图解根据本发明的一个方面，使用选择性湿法蚀刻产生的耦合结的SEM图像；图6图解根据本发明的一个方面，使用选择性和非选择性湿法蚀刻的组合产生的耦合结的SEM图像；图7图解根据本发明的一个方面，由湿法和干法蚀刻工序生成的耦合结剖面；以及图8图解根据本发明的一个方面，在非晶硅淀积和蚀刻之后的器件的耦合结。
具体实施例方式
需要理解的是，本发明的附图和说明已经被简化，以便图示与本发明的清晰理解有关的元件，为了简明起见，在典型的PICS、有源器件、无源器件和耦合方法中所看到的许多其它元件都被省略。本领域的技术人员将认识到，在实现本发明的过程中，其它元件也是需要的。然而，由于这样的元件在业界中是众所周知的，并且由于它们无助于更好地理解本发明，所以在这里就不提供对这样的元件的讨论。这里的公开内容也涉及本领域的技术人员所熟知的所有这样的变动和修改。
根据本发明的一个方面，基于非晶硅(a-Si，amorphous silicon)的波导可以用于光子集成电路(PIC，Photonic Integrated Circuits)的集成。一种两层结构可以被用来减小在有源/无源器件耦合结处的损耗，并且与三层结构相比，制造更为简单。
现在参照图1，图中示出了用于有源器件110和无源波导120的三层耦合系统100(图a)和用于有源器件110和无源波导120的两层耦合系统200(图b)。
仅借助于非限定性的实例，有源器件110可以采取任何适当的有源器件的形式，诸如散装半导体、基于量子阱或量子点的器件。这样一种器件可以被表征为例如具有长波长的工作特性。这样一种器件可以并入例如III-V半导体材料。这样一种器件可以纳入例如GaAs或InGaAs材料。这样一种器件可以形成一个激光器或其一部分，一个调制器或其一部分，或者一个用于较大系统的增益部分，以上都仅借助于非限定性的实例。正如相关领域的技术人员容易理解的那样，器件110可以具有一个芯115。器件110可以具有一个或多个边界117，人们希望通过操作，使之耦合到一个或多个波导120。图1示出了单个边界117和波导120，这仅用于图解的目的。
根据本发明的一个方面，波导120可以包括上覆层127和有源层125。根据本发明的一个方面，波导120可以可选地包括下覆层123。根据本发明的一个方面，上覆层127、芯125和下覆层123可以采取基于a-Si的材料的形式，诸如a-SiNxHy(0＜x＜1.3，0＜y＜0.3)，a-SiCxHy(0＜x＜1，0＜y＜0.3)，或者a-SiOxHy(0＜x＜1，0＜y＜0.3)。通过调整基于a-Si的材料的组分，可以得到上覆层127、芯125和下覆层123的期望折射率。上和下覆层可以具有大约3.17的折射率。芯可以具有大约3.27和大约3.32之间的折射率。层127、125可以具有任何适当的厚度，诸如层127约为1μm，层125约为0.3μm。仅借助于非限定性的实例，层123如果存在的话，也可以具有任何适当的厚度，诸如大约1μm。
图(a)表示包括层123在内的一个三层无源波导130，同时图(b)表示略去层123的一个两层无源波导140。在任一种情况下，可以使用具有例如0.35mm的适当厚度的In-P衬底。这样一种衬底可以具有例如大约3.17的折射率。在两层波导配置的情况下，诸如图(b)所示那样，可以使用与有源器件110和/或衬底一样的一层或多层，以至少部分地包覆或约束无源波导140的芯。
可以使用传统的方法来形成有源器件110。例如，可以通过首先在一块传统的In-P衬底上淀积4元层堆叠来形成器件110。所述堆叠可以形成所述器件的有源层，并包括交替的95nm厚的InGaAs和InGaAsP层。例如，可以提供5层。接着，可以在有源层上淀积635nm厚的InP分隔/阻挡层。然后，可以淀积30m厚的InGaAsP蚀刻停止层。接着，可以淀积1300nm厚的InP层。并且最后可以淀积50nm厚的InGaAs帽。可以以传统方式来完成各层的淀积，例如通过使用液体或等离子体增强的化学蒸气淀积法。
波导130、140可以相对于器件110来定位，使得器件110的芯115或有源层通过操作分别耦合到波导130、140的芯125。
例如，并且就图1的图(a)而言，下覆层123可以具有适当的厚度，用于使芯125提升到衬底119之上基本上对准芯115的水平。就图(b)而言，可以类似地使用相同于并且被用来形成或支持器件110的一部分的一层或多层146。
正如相关领域的技术人员将理解的那样，与波导140相比，波导130可能呈现若干缺点。首先，由于在有源和无源低折射率层之间包括了一层低折射率材料，所以可以证明，在三层结构中，非晶硅材料在器件110的侧壁(即，边界117)上的淀积更加困难。其次，由于无源底部覆层的厚度可以显著地大于对准容差，所以可以证明，在一个三层方案中，无源和有源波导芯的对准更加具有挑战性。并且第三，非晶硅的总厚度在三层方案中显著地更高，例如，在存在相对较小应力的情况下，这将导致更多的剥离和/或碎裂问题。
根据本发明的一个方面，PIC的有源和无源部件之间的接口可以具有倾斜区域。现在也参照图2，图中表示垂直的(图a)和倾斜的(图b)有源/无源结或接口210、220。在基于a-Si波导的光子集成电路中，如(图b)所示的倾斜耦合结可以减小残余接口反射，由此改进器件性能。如(图a)所示的垂直结，趋向于因有源和无源波导之间的给定的有效折射率失配而产生更加显著的背反射。仅借助于非限定性的实例，这种背反射可能导致显著的干扰和损耗，从而可能使光学器件(诸如半导体光学放大器(SOA，semiconductor optical amplifier)和超发光二极管(SLD，super luminescence diodes)的性能恶化。由于折射率的平均变化在这样一种结构中更小，并且在波导处不会导致背反射，所以通过使用倾斜有源—无源结来抑制反射，至少可以部分地减轻这种危险。倾斜结的斜度可以对准并且取决于被纳入到例如与之耦合的有源器件中的材料的结晶面。
仍然参照图2，系统210、220中的每一个都可以基于图1的两层耦合结构140。更具体地说，每一个系统210、220都可以包括衬底230。衬底230可以采取例如具有大约3.17的折射率、约为0.35mm厚度的InP衬底的形式。每一个系统210、220都可以包括有源器件区240和无源波导区250。区240可以类似于图1的有源器件110，同时区250可以类似于图1的波导140。与垂直系统210相比，在倾斜系统220中，由于接口区260而产生的不希望反射可以被减小，至少部分地由于区260未能与有源区240的芯215或者波导区250的芯225对准而产生的残余接口反射也可以减小。
现在也参照图3，图中示出了根据本发明的各个方面，在不同的工艺步骤(a)-(f)中的一个有源/无源结300。例如，结300可以采取类似于系统220那样的形式。
根据本发明的一个方面，可以使用一种基于湿法的化学蚀刻方法来产生有源/无源结300，它们在倾角和总蚀刻深度方面具有高度的均匀性和可再现性。根据本发明的一个方面，可以使用传统的光刻技术来规定结的位置和形状。如步骤(a)所示，其中，系统310被表示为包括保护层320、帽层330、上覆层340、(各)有源层350、下覆层360和衬底370。在这样一种情况下，保护层320可以例如采取例如光致抗蚀掩膜的形式，用于进一步的处理。系统310可以规定一个有源器件，例如激光器、SOA或SLD结构。
现在参照步骤(b)，然后，可以通过例如蚀刻，有选择地去除帽层320。现在参照步骤(c)，可以通过朝向结晶面的高选择性来蚀刻上覆层330。在通过提供蚀刻停止功能的有源层来保证蚀刻深度均匀的同时，上述步骤可以用于提供一个可再现的斜度。随后，可以再次使用例如在步骤(d)中所图示的常规方法，有选择地去除(各)有源层340。如步骤(e)所示，可以在蚀刻系统310上淀积一种用作波导芯315的高折射率的非晶硅。要注意的是，所述斜度也可以用来减少在有源材料的角落处的空隙形成。最后，如步骤(f)所示，例如，可以按照常规方式来淀积形成无源波导的上覆层320的低折射率非晶硅。
一般来说，并且仅借助于非限定性的实例，提供了形成倾斜耦合结的多种方法。考虑包括95nm厚层的5量子阱四元堆叠的标称1550nm发射波长的晶片。使用光刻术来确定晶片的各部分，在800μm间隔(台面)上具有200μm开口以及在600μm间隔上具有400μm开口。在这些晶片部分上进行多种蚀刻实验，以便制造通过激光有源层在抗蚀开口中定义的深槽。随后，这些槽用于非晶硅波导的淀积。
根据本发明的一个方面，可以使用通过非选择性溴/乙酸蚀刻，对槽进行湿法化学蚀刻。这种蚀刻对有源器件结构的各层基本上没有选择性，使得例如，它不会在结构中的不同化学成分处停下来。现在也参照图4，图中示出了沟道中具有倾斜剖面(a)和平坦区域(b)的已蚀刻边缘表面的SEM显微图。结果槽剖面是圆滑的。非选择性蚀刻的一个潜在问题是，蚀刻深度可能难以控制。
根据本发明的一个方面，与非选择性蚀刻相反，可以选择知道在激光结构中在不同化学成分处停止的选择性蚀刻。可以使用例如，卡罗氏酸，一种硫酸、过氧化氢和水的混合物来有选择地去除50nm的砷化铟镓(InGaAs)帽，以便暴露下面的磷化铟(InP)覆层。然后，使用盐酸、磷酸溶液将1300nm的InP层蚀刻到30nm的四元(InGaAsP)蚀刻停止层，随后，可以用卡罗氏酸有选择性去除后者。接着，可以用盐酸、磷酸溶液去除635nm的间隔/阻挡层，蚀刻到剩下95nm四元有源层。然而，要注意的是，用卡罗氏酸进行有源层的蚀刻可能导致难以避免所述层的底切(undercut)。现在参照图5，图中示出了使用所述的选择性湿法蚀刻工艺制造的耦合结。四元结构的底切是明显的。
根据本发明的一个方面，可以使用选择性和非选择性蚀刻的组合。这样一种方法可能涉及上述相同的选择性蚀刻，其中，选择性蚀刻被用来去除已生长的层，并且终止于95nm四元有源层堆叠的顶部。根据本发明的一个方面，可以用稀释的溴溶液将各有源层非选择性地去除，直至n包覆InP层。选择性和非选择性蚀刻的组合可以用来生产具有圆滑表面的可接受剖面，而不会产生与在这里讨论的其它方法有关的有源层的底切。现在参照图6，图中示出了通过选择性和非选择性蚀刻的组合产生的耦合结。
根据本发明的一个方面，可以使用湿法和干法蚀刻的组合。通过用非选择性干法蚀刻来取代用于蚀刻停止层的选择性湿法蚀刻，能基本上消除结剖面中的大的台阶(plateau)。通过这样做，人们就能在所述器件的顶部消除帽层的明显底切，后者可能在后继的InP的选择性湿法蚀刻过程中形成台阶。现在参照图7，图中示出了来自修改后的蚀刻工序的耦合结的剖面。
进一步地仅借助于非限定性的实例，一种适当的光致抗蚀剂，诸如1813光致抗蚀剂，可以被旋转并预焙到主体晶片上，诸如在4500RPM的速度下旋转30秒，然后，例如在加热板上以90摄氏度预焙。例如，可以用椭率计来检查薄膜的厚度和折射率。然后已被预焙的掩膜材料被曝光例如大约5秒，诸如通过将掩膜材料暴露于365nmi线接触光刻术。诸如通过使用4/1 H2O/Shipley AZ 351显影剂对曝光后的掩模材料进行例如大约35秒钟的显影。然后，例如使用90摄氏度的加热板对显影后的掩膜材料进行后焙烘大约两分钟。根据本发明的一个方面，例如，可以使用O2等离子体在125瓦对掩模后的晶片进行大约3分钟的清洗。这在很大程度上对应于图3的步骤(a)。
再次，仅借助于非限定性的实例，其中，使用氮化硅帽层，可以通过由CF4、He和O2组成的DE 101等离子体在大约100瓦-50cc的条件下对它进行大约1分钟的蚀刻。然后，例如在丙酮中剥离光致抗蚀剂，并且用O2等离子体处理大约两分钟。可以用轮廓曲线仪来检查Si3N4帽的厚度。这对应于图3的步骤(b)。
进一步地仅借助于非限定性的实例，可以用湿法将沟槽蚀刻到蚀刻停止层，其方法是使用10-1-1卡罗氏酸蚀刻约30秒，以及用80％3/1HCL/H3PO4在大约5摄氏度下蚀刻大约两分钟。这对应于图3的步骤(c)。
其次，用干法来蚀刻所述蚀刻停止层，诸如通过使用4.4sccm Ar，11sccm CH4，30sccm H2，在大约20mtorr-250W的条件下蚀刻大约2分45秒。其次，可以使用HCL/磷溶液把沟槽蚀刻到约束层。可以诸如通过使用4.4sccm Ar，11sccm CH4，30sccm H2，在大约20mtorr-250W的条件下蚀刻大约19分30秒，将量子阱堆用干法蚀刻到N覆层的顶部。可以有效地使用顺序的测量。最后，可以在缓冲的HF中，用两分钟的时间来剥离剩余的氮化物，检查所述表面，并且在20/1H2O/NH4OH中浸泡大约15秒。这在很大程度上对应于图3的步骤(d)。
在蚀刻步骤以后，可以在结区上淀积a-Si波导结构，以便形成一种有源/无源耦合，如图3的步骤(e)所示。可以使用任何适当的传统方式，诸如溅射或等离子增强型化学蒸气淀积，来完成这样的淀积，以上二者仅借助于非限定性的实例。这样的耦合结的实例示于图8。
对本领域的技术人员来说，显而易见的是，在不离开本发明的精神实质和范围的前提下，对本发明的装置和方法可以作出各种各样的修改和变动。因此，作者打算用本发明去覆盖此项发明的各种各样的修改和变动，只要它们落在所附的权利要求书及其等价物的范围内。
权利要求
1.一种用于光子耦合到形成于衬底上的至少一个有源光子器件结构的方法，所述方法包括通过朝向结晶平面的高选择性来蚀刻所述有源器件结构，以形成相对于所述衬底的倾斜边界；以及在所述已蚀刻的边界和所述衬底的至少一部分上淀积至少一个波导；其中，将所述波导光子耦合到所述已蚀刻的有源器件结构，以便为所述已蚀刻的有源器件结构提供光子互连性。
2.根据权利要求1的方法，其中，定位所述衬底和波导使得所述衬底向所述波导提供约束。
3.根据权利要求1的方法，其中，所述有源器件结构包括多层，并且所述各层中的至少一层为所述有源器件结构和所述波导共用。
4.根据权利要求3的方法，其中，所述各层中的所述至少一层包括下约束层。
5.根据权利要求4的方法，其中，所述波导由一个波导芯和一个上覆层组成。
6.根据权利要求1的方法，其中，所述波导包括至少一种非晶硅材料。
7.根据权利要求6的方法，其中，所述材料包括从包括下列的组中选出的至少一种材料a-SiNxHy(0＜x＜1.3，0＜y＜0.3)，a-SiCxHy(0＜x＜1，0＜y＜0.3)，或a-SiOxHy(0＜x＜1，0＜y＜0.3)。
8.根据权利要求1的方法，其中，所述有源器件结构形成从包括下列的组中选出的至少一种器件激光器、发光二极管、超发光二极管、调制器、增益部件和放大器。
9.根据权利要求1的方法，还包括在所述有源器件结构上旋涂光致抗蚀剂。
10.根据权利要求1的方法，其中，所述蚀刻包括使用卡罗氏酸来湿法蚀刻上覆层。
11.根据权利要求10的方法，其中，所述蚀刻还包括使用HCL和H3PO4来湿法蚀刻所述上覆层。
12.根据权利要求11的方法，其中，所述蚀刻还包括干法蚀刻至少一个有源层。
13.根据权利要求12的方法，其中，所述干法蚀刻包括使用Ar、CH4和H2。
14.根据权利要求13的方法，其中，所使用的Ar、CH4和H2的比例为4.4∶11∶30。
15.根据权利要求1的方法，其中，所述波导至少包括基于a-Si∶H的合金。
16.一种光子集成电路，包括至少一个有源光子器件；以及至少一个波导，光子耦合到所述至少一个有源光子器件；其中，所述至少一个波导包括一个基于非晶硅合金的芯和一个基于非晶硅合金的上覆层。
17.一种光子集成电路，包括衬底；在所述衬底上的多层，这些层形成至少一个有源光子器件；以及至少一个波导，光子耦合到所述至少一个有源光子器件；其中，所述至少一个波导包括形成至少一个有源光子器件的所述多层中的至少一层。
18.一种光子器件，包括衬底；至少一个有源光子结构，在所述衬底上形成并且具有相对于所述衬底倾斜的至少一个边界；以及至少一个波导，耦合到所述倾斜边界，并且处于所述衬底的至少一部分之上。
19.根据权利要求18的器件，其中，所述有源结构形成从包括下列的组中选出的至少一种器件激光器、发光二极管、超发光二极管、调制器、增益部件和放大器。
20.根据权利要求18的器件，其中，所述斜度与至少一个所述层的结晶平面有关。
21.根据权利要求18的器件，其中，至少一个所述层为所述至少一个波导提供下约束层。
全文摘要
一种用于光子耦合到形成于衬底上的至少一个有源光子器件结构的方法，所述方法包括通过朝向结晶平面的高选择性来蚀刻所述有源器件结构，以形成相对于所述衬底的倾斜边界；以及，在所述已蚀刻的边界和所述衬底的至少一部分上淀积至少一个波导；其中，将所述波导光子耦合到所述已蚀刻的有源器件结构，以便为所述已蚀刻的有源器件结构提供光子互连性。
文档编号G02B6/42GK1795409SQ200480014131
公开日2006年6月28日 申请日期2004年4月23日 优先权日2003年4月23日
发明者卓塞弗·阿贝尔斯, 大卫·卡培维尔, 卢·迪马尔科, 马丁·克瓦柯尔纳阿克, 纳根德拉纳斯·马雷, 胡曼·莫塞尼, 拉尔弗·惠利, 杨立友 申请人:斗日电子通信株式会社