专利名称：基于fpga的数字式光纤陀螺调制幅度调整装置的制作方法
技术领域：
本发明涉及一种光纤陀螺的调制幅度调整用装置，更特别地说，是指一种对干涉式闭环光纤陀螺的调制阶梯波的产生部分进行基于FPGA的调制幅度调整装置。
背景技术：
在光纤陀螺闭环反馈过程中，需要使用阶梯波进行反馈调制，使得阶梯波输出的复位电压VF等于集成光学调制器的2π相位电压VPR，并且方波电压VS等于 相位电压 。由于每只集成光学调制器的2π相位电压VPR都有区别，在使用的过程中VPR也会产生变化，因此要求光纤陀螺的反馈调制电路能够调整阶梯波的复位电压VF和方波电压VS，使复位电压VF与2π相位电压VPR相等，使方波电压VS等于 相位电压 有的调整阶梯波输出的复位电压VF的方法是将PIN(探测器)探测到的复位电压VF与2π相位电压VPR求取差异ΔV，求出复位电压VF调整量ΔD，根据调整量ΔD调整产生基准电压的串行D/A输出电压VREF，由于D/A输出电压VREF作为调制驱动主D/A转换器的基准电压，因此可以控制D/A输出的电压范围，达到调整阶梯波复位电压的目的。通过一片D/A输出方波电压信号，通过模拟加法器将方波电压和阶梯波电压进行叠加。此种方法依靠模拟方式调整阶梯波输出的复位电压VF，转换过程使用了一片产生基准电压的串行D/A转换器，一片运算放大器和若干无源器件，增加了系统功耗和体积。由于使用的是模拟方式，还会引入额外的噪声和偏移误差。同时，由于D/A转换器的基准电压在不断变换，减低了D/A转换器的稳定性，也增大了转换误差。
发明内容
本发明的目的是提供一种基于FPGA的数字式光纤陀螺调制幅度调整装置，该装置将调制阶梯波的输出电压调整电路全部集成于一片FPGA中，从而实现了对调制阶梯波幅度的全数字化调整，从获取阶梯波复位调整电压VF到阶梯波和方波的叠加全部使用数字信号处理，并在一片FPGA中完成，其间不介入模拟方式。方波高度直接使用数字移位的方式，由阶梯波复位电压取得。方波和阶梯波在FPGA中直接数字取和相加，而不是用模拟加法电路相加。
本发明是一种基于FPGA的数字式光纤陀螺调制幅度调整装置，光源发出的光入射到耦合器中，经耦合器分出两束光，其中一束光通过光波导调制器再分成两束光分别入射到光纤环的两端，两束光分别绕光纤环一圈后再通过光波导调制器合成一束光进行干涉；然后通过耦合器入射到探测器中，经探测器转换后的表征光功率的电信号经过前放电路进行信号的放大和滤波，然后经过A/D转换器进行模数转换，将数字信号输出给信号处理装置，信号处理装置输出数字调制信号给D/A转换器，输出的模拟信号经过调制放大电路放大后输出给光波导调制器。
本发明提供的FPGA处理器片内调制幅度调整的方式有如下步骤首先根据PIN输出信号计算出阶梯波台阶的高度值，同时确定阶梯波台阶宽度为本征周期，累加生成数字式阶梯波上升台阶数值，当所生成的阶梯波上升台阶数值达到阶梯波复位高度时，阶梯波复位，依次重复，形成阶梯波；同时，根据阶梯波复位高度，求得方波高度，以本征周期为方波半周期，生成数字方波。将阶梯波与方波进行数字叠加后生成叠加数值，由D/A转换器转换为模拟电平信号后输出给光波导调制器进行光波相位调制。当阶梯波复位高度不等于光信号2π复位电压时，根据PIN输出信号的电压差值计算出阶梯波复位高度的变化量，同时调节阶梯波的复位高度和数字方波的高度数值。
本发明调制幅度调整装置的优点在于(1)将阶梯波复位电压调整模块E34和方波电平数值调整模块E35完全采用数字方式实现，避免了模拟方式调整过程中的噪声和误差引入；(2)阶梯波复位电压调整模块E34和方波电平数值调整模块E35同时调整，避免了分别调整造成的偏差；(3)阶梯波与方波叠加模块E37完全采用数字方式实现叠加，不再使用模拟加法器；(4)FPGA芯片对探测、计算、调整和叠加都在一片芯片内实现，其间不会引入模拟噪声和误差，减少了体积，节省了功耗；(5)由于D/A转换器E4的基准电压不再变化而改为固定基准电压源提供，提高了D/A转换器的稳定性，减少了转换误差。
图1是干涉式闭环光纤陀螺的结构框图。
图2是本发明调制阶梯波与方波叠加波形图。
图3是本发明调制阶梯波相干形成调制信号的波形图。
图4是本发明光纤陀螺使用方波调制方式的调制波形图。
图5是本发明FPGA内部的结构框图。
图6(A)是本发明FPGA及外围电路的原理图。
图6(B)是本发明存储器电路的原理图。
图6(C)是本发明D/A转换电路的原理图。
具体实施例方式
下面将结合附图对本发明做进一步的详细说明。
请参见图1所示，本发明是一种基于FPGA的数字式光纤陀螺调制幅度调整装置，光源S1发出的光入射到耦合器S3中，经耦合器S3分出两束光，其中一束光通过光波导调制器S4再分成两束光分别入射到光纤环S5的两端，两束光分别绕光纤环S5一圈后再通过光波导调制器S4合成一束光进行干涉；然后通过耦合器S3入射到探测器S2中，经探测器S2转换后的表征光功率的电信号经过前放电路E1进行信号的放大和滤波，然后经过A/D转换器E2进行模数转换，将数字信号输出给信号处理装置E3，信号处理装置E3输出数字调制信号给D/A转换器E4，输出的模拟信号经过调制放大电路E5放大后输出给光波导调制器S4。由于光波导调制器S4具有相位调制的作用，在其上所加的电压的大小与其对光相位的延迟的大小成正比，即φn＝kVn，φn表示光相位的延迟，k表示光波导调制器S4的调制系数，Vn表示加载在光波导调制器S4的电压。
本发明主要涉及干涉式闭环光纤陀螺的调制阶梯波产生部分，是一种基于FPGA的数字式光纤陀螺调制幅度调整装置，其FPGA(选取XC2V250芯片)内部的结构如图5所示。陀螺角速度值测量模块E31测量PIN输出信号，从中获得陀螺的角速度输出信息，由闭环阶梯波台阶高度生成模块E32确定输出的调制阶梯波的台阶高度a(如图2所示)，并通过阶梯波累加模块E33累加形成阶梯波的上升台阶；同时阶梯波复位电压调整模块E34根据PIN的输出信号调整调制阶梯波的复位值，阶梯波复位条件判断模块E36根据复位值对阶梯波累加模块E33形成的阶梯波上升台阶进行复位；方波电平数值调整模块E35根据阶梯波复位电压调整模块E36输出的阶梯波复位值确定方波电压数值，输出的方波数值信号通过阶梯波与方波叠加模块E37与阶梯波信号进行叠加从而形成数字调制信号，经过D/A转换器E4进行数模转换后形成模拟调制波形输出信号；使用基准电压源向D/A转换器E4提供固定的参考电压基准。其中陀螺角速度值测量模块E31、闭环阶梯波台阶高度生成模块E32、阶梯波累加模块E33、阶梯波复位电压调整模块E34、阶梯波复位条件判断模块E36、方波电平数值调整模块E35和阶梯波与方波叠加模块E37全部集成在FPGA芯片的内部。在本发明中，FPGA芯片内部各模块使用Verilog语言进行编写，并通过FPGA片上的逻辑关系实现。FPGA芯片对数字信号处理非常灵活，功能强大，具有很大优势。
请参见图2所示，阶梯波复位条件判断模块E36产生的阶梯波信号W1与方波电平数值调整模块E35产生的方波信号W2经阶梯波与方波叠加模块E37叠加形成正向调制波形信号W3，其中阶梯波信号W1的复位高度是H，阶梯波的复位周期为t，方波高度是h，则有复位高度与方波高度的关系为H＝4h。
请参见图3所示，正向调制波形信号W3是由阶梯波信号W1与方波信号W2叠加形成的，反向调制波形信号W4是正向调制波形信号W3延时半个本征周期得到的；正向调制波形信号W3与反向调制波形信号W4叠加形成调制波形信号W5。
请参见图4所示，调制波形信号W5对光信号进行相位调制若干，形成光信号相位调制波形信号W6，由光电探测器S2进行光电转换后，形成PIN输出信号。
本发明中，陀螺角速度测量模块E31使用数字相干解调方法对PIN输出信号Vi(t)进行处理，求出陀螺的角速度信息，相干解调过程依据公式Vout=∫-T2T2Vi(t)·Vr(t-τ)dt]]>式中Vi(t)是PIN输出信号；Vr(t-τ)是相干解调的参考信号，τ是相干时间，使用方波作为参考信号时，Vr(t)=4πΣn=0∞12n+1cos[(2n+1)(ωR+Δω)t];]]>ΔφR是光纤环转动引起的SAGNAC相位偏移ΔφR=2πLDλCΩ,]]>φS取 闭环阶梯波台阶高度生成模块E32根据陀螺角速度测量模块E31取得的陀螺旋转引起的光纤环SAGNAC相位偏移ΔφR确定调制阶梯波台阶高度φS，使得φS＝-ΔφR。根据阶梯波台阶高度φS在阶梯波累加模块E33进行累加形成阶梯波的上升台阶数值，在阶梯波复位条件判断模块E36中根据阶梯波复位电压调整模块E34中确定的阶梯波复位数值对阶梯波进行复位。
阶梯波复位电压调整模块E34中首先设定阶梯波复位电压初始值Hinitial，参见图4，根据PIN输出信号Vi(t)中的相位复位时刻电平值VRS与非复位时刻电平值VN之间的差值ΔH，在阶梯波复位电压初始值基础上进行调整，依据公式H＝Hinitial-K*ΔH形成阶梯波复位电压数值H，其中K为调整系数。
同时方波电平数值调整模块E35根据阶梯波复位电压调整模块E34确定的阶梯波复位电压数值H形成调制方波数值，方波高度h＝H/4；然后通过阶梯波与方波叠加模块E37对阶梯波数值和方波数值进行叠加形成数字调制信号。所述数字调制信号经过D/A转换器E4进行数模转换后形成模拟调制波形输出信号；使用基准电压源向D/A转换器提供固定的参考电压基准。
请参见图6所示，本发明基于FPGA的数字式光纤陀螺调制幅度调整装置中的信号处理电路，信号处理电路由前放电路E1、A/D转换电路E2、FPGAE3、D/A转换电路E4和调制放大电路E5组成。信号处理电路中各管脚的连接为FPGA芯片U1的G2、E1、C5、B9、J1、J4、M2、M5、L9、H10、J11、E12、F13端连接地GND信号，U1的C2、F3、D4、M3、N2、N1、M1、J3、N3、N5、M9、L11、N13、L12、J12、F10、C12、B13、A9、A11、C3、B5端接+3.3V供电电平，U1的H2、L7、H13、C7端接VCCINT信号；U1的B1端连接XPROG信号，对应U4的10脚，U1的N12端连接XDONE信号，对应U4的15脚，U1的M13端连接XCCLK信号，对应U4的43脚，U1的L10端连接XDIN信号，对应U4的40脚，U1的N11端连接XINIT信号，对应U4的13脚，U1的A8端连接XCLK信号，对应G1的3脚；U1的L2、L3、L1、K3、K2、K1、J2、H1、G3、G1、F1、F2、E2、E3、D1、D2分别连接XDADT15～XDADT0信号，对应DA转换器芯片U2的27、28、1、2、3、4、5、6、7、8、9、10、11、12、13、14端，U1的H4连接XDA信号，对应U2的26端。
PROM芯片U4的3端连接XTDI信号与接口J1的6端联接，5端连接XTMS信号，7端连接XTCK信号，3端与+3.3V供电电平间连有电阻R19，5端与+3.3V供电电平间连有电阻R18，7端与+3.3V供电电平间连有电阻R17，13端与+3.3V供电电平间连有电阻R12，15端与+3.3V供电电平间连有电阻R11，8、16、17、26、38端接+3.3V供电电平，6、18、28、41端接地，+3.3V供电电平与地间连有电容C58、电容C59、电容C60、电容C61，31端接XTDO信号，31端与+3.3V供电电平间连有电阻R20。
晶振G1的3端接XCLK信号，4端接+3.3V供电电压，2脚接地，+3.3V供电电压与地之间联有电容C50。
线性稳压源U3的1端和2端接+3.3V供电电平，3端接地，+3.3V供电电压与地之间联有电容C70，4端与地之间联有电容C71，5端输出VCCINT信号，5端与地之间联有电容C72，VCCINT信号与地间并联有电容C42、电容C43、电容C44、电容C45、电容C46，+3.3V供电电压与地之间并联有电容C51、电容C52、电容C53、电容C54、电容C55、电容C56、电容C57、电容C74。
DA转换器芯片U2的25端接+5V供电电平，U2的23端接-5V供电电平，U2的24、18、17端接地，+5V供电电平与地间并联有电容C38、C48，-5V供电电平与地间并联有电容C37、C40，U2的22端与-5V供电电平间连有电容C41，U2的21端与-5V供电电平间连有电容C39，U2的20端接输出信号XJTB1，U2的19端接输出信号XJTB2，U2的16端与XADVREF信号之间连有电阻R10，XADVREF信号与地之间连有电容C36、C47，XADVREF信号与U6的1端联接，U2的15端与地之间连有电容C34，基准电压源U5的1、2端接+5V供电电平，U5的5端接地，+5V供电电平与地间连有电容C31，U5的3端、4端接XVRI信号，通过电阻R8与运算放大器的3端连接，3端与地间联有电容C32，U6的2端与1端之间连有电阻R7和电容C29，U6的8端接+5V供电电平，+5V供电电平与地间连有电容C33，U6的4端接-5V供电电平，-5V供电电平与地间连有电容C30。
权利要求
1.一种基于FPGA的数字式光纤陀螺调制幅度调整装置，其特征在于光源(S1)发出的光入射到耦合器(S3)中，经耦合器(S3)分出两束光，其中一束光通过光波导调制器(S4)再分成两束光分别入射到光纤环(S5)的两端，两束光分别绕光纤环(S5)一圈后再通过光波导调制器(S4)合成一束光进行干涉，然后通过耦合器(S3)入射到探测器(S2)中；经探测器(S2)转换后的表征光功率的电信号经过前放电路(E1)进行信号的放大和滤波后，经过A/D转换器(E2)进行模数转换，将数字信号输出给信号处理模块(E3)，信号处理模块(E3)输出数字调制信号给D/A转换器(E4)，输出的模拟信号经过调制放大电路(E5)放大后输出给光波导调制器(S4)。
2.根据权利要求1所述的数字式光纤陀螺调制幅度调整装置，其特征在于所述信号处理模块E3选取FPGA处理器芯片，其片内结构是陀螺角速度值测量模块(E31)测量PIN输出信号，从中获得陀螺的角速度输出信息，由闭环阶梯波台阶高度生成模块(E32)确定输出的调制阶梯波的台阶高度，并通过阶梯波累加模块(E33)累加形成阶梯波的上升台阶；同时阶梯波复位电压调整模块(E34)根据PIN的输出信号调整调制阶梯波的复位值，阶梯波复位条件判断模块(E36)根据复位值对阶梯波累加模块(E33)形成的阶梯波上升台阶进行复位；方波电平数值调整模块(E35)根据阶梯波复位电压调整模块(E36)输出的阶梯波复位值确定方波电压数值，输出的方波数值信号通过阶梯波与方波叠加模块(E37)与阶梯波信号进行叠加从而形成数字调制信号，经过D/A转换器(E4)进行数模转换后形成模拟调制波形输出信号。
3.根据权利要求1所述的数字式光纤陀螺调制幅度调整装置，其特征在于所述信号处理电路中各管脚的联接为FPGA芯片U1的G2、E1、C5、B9、J1、J4、M2、M5、L9、H10、J11、E12、F13端连接地GND信号，U1的C2、F3、D4、M3、N2、N1、M1、J3、N3、N5、M9、L11、N13、L12、J12、F10、C12、B13、A9、A11、C3、B5端接+3.3V供电电平，U1的H2、L7、H13、C7端接VCCINT信号；U1的B1端连接XPROG信号，对应U4的10脚，U1的N12端连接XDONE信号，对应U4的15脚，U1的M13端连接XCCLK信号，对应U4的43脚，U1的L10端连接XDIN信号，对应U4的40脚，U1的N11端连接XINIT信号，对应U4的13脚，U1的A8端连接XCLK信号，对应G1的3脚；U1的L2、L3、L1、K3、K2、K1、J2、H1、G3、G1、F1、F2、E2、E3、D1、D2分别连接XDADT15～XDADTO信号，对应DA转换器芯片U2的27、28、1、2、3、4、5、6、7、8、9、10、11、12、13、14端，U1的H4连接XDA信号，对应U2的26端；PROM芯片U4的3端连接XTDI信号与接口J1的6端联接，5端连接XTMS信号，7端连接XTCK信号，3端与+3.3V供电电平间连有电阻R19，5端与+3.3V供电电平间连有电阻R18，7端与+3.3V供电电平间连有电阻R17，13端与+3.3V供电电平间连有电阻R12，15端与+3.3V供电电平间连有电阻R11，8、16、17、26、38端接+3.3V供电电平，6、18、28、41端接地，+3.3V供电电平与地间连有电容C58、电容C59、电容C60、电容C61，31端接XTDO信号，31端与+3.3V供电电平间连有电阻R20；晶振G1的3端接XCLK信号，4端接+3.3V供电电压，2脚接地，+3.3V供电电压与地之间联有电容C50；线性稳压源U3的1端和2端接+3.3V供电电平，3端接地，+3.3V供电电压与地之间联有电容C70，4端与地之间联有电容C71，5端输出VCCINT信号，5端与地之间联有电容C72，VCCINT信号与地间并联有电容C42、电容C43、电容C44、电容C45、电容C46，+3.3V供电电压与地之间并联有电容C51、电容C52、电容C53、电容C54、电容C55、电容C56、电容C57、电容C74；D/A转换器芯片U2的25端接+5V供电电平，U2的23端接-5V供电电平，U2的24、18、17端接地，+5V供电电平与地间并联有电容C38、C48，-5V供电电平与地间并联有电容C37、电容C40，U2的22端与-5V供电电平间连有电容C41，U2的21端与-5V供电电平间连有电容C39，U2的20端接输出信号XJTB1，U2的19端接输出信号XJTB2，U2的16端与XADVREF信号之间连有电阻R10，XADVREF信号与地之间连有电容C36、C47，XADVREF信号与U6的1端联接，U2的15端与地之间连有电容C34，基准电压源U5的1、2端接+5V供电电平，U5的5端接地，+5V供电电平与地间连有电容C31，U5的3端、4端接XVRI信号，通过电阻R8与运算放大器的3端连接，3端与地间联有电容C32，U6的2端与1端之间连有电阻R7和电容C29，U6的8端接+5V供电电平，+5V供电电平与地间连有电容C33，U6的4端接-5V供电电平，-5V供电电平与地间连有电容C30。
4.根据权利要求2所述的数字式光纤陀螺调制幅度调整装置，其特征在于所述陀螺角速度测量模块(E31)使用数字相干解调方法对PIN输出信号Vi(t)进行处理，求出陀螺的角速度信息，相干解调过程依据公式为Vout=∫-T2T2Vi(t)·Vr(t-τ)dt,]]>式中Vi(t)是PIN输出信号，Vi(t-τ)是相干解调的参考信号，τ是相干时间，使用方波作为参考信号时，Vr(t)=4πΣn=0∞12n+1cos[(2n+1)(ωR+Δω)t];]]>ΔφR是光纤环转动引起的SAGNAC相位偏移ΔφR=2πLDλCΩ,]]>阶梯波台阶高度φs取
5.根据权利要求2所述的数字式光纤陀螺调制幅度调整装置，其特征在于阶梯波复位条件判断模块(E36)产生的阶梯波信号W1与方波电平数值调整模块(E35)产生的方波信号W2经阶梯波与方波叠加模块(E37)叠加形成正向调制波形信号W3，其中阶梯波信号W1的复位高度是H，阶梯波的复位周期为t，方波高度是h，则有复位高度与方波高度的关系为H＝4h。
全文摘要
本发明公开了一种基于FPGA的数字式光纤陀螺调制幅度调整装置，光源(S1)发出的光入射到耦合器(S3)中，经耦合器(S3)分出两束光，其中一束光通过光波导调制器(S4)再分成两束光分别入射到光纤环(S5)的两端，两束光分别绕光纤环(S5)一圈后再通过光波导调制器(S4)合成一束光进行干涉；然后通过耦合器(S3)入射到探测器(S2)中，经探测器(S2)转换后的表征光功率的电信号经过前放电路(E1)进行信号的放大和滤波，然后经过A/D转换器(E2)进行模数转换，将数字信号输出给信号处理模块(E3)，信号处理模块(E3)输出数字调制信号给D/A转换器(E4)，输出的模拟信号经过调制放大电路(E5)放大后输出给光波导调制器(S4)。本发明将调制阶梯波的输出电压调整电路全部集成在一片FPGA处理器中完成，其间不介入模拟方式。方波高度直接使用数字移位的方式，由阶梯波复位电压取得。方波和阶梯波在FPGA中直接数字取和相加，而不是用模拟加法电路相加。
文档编号G02B6/24GK1952601SQ20061011455
公开日2007年4月25日 申请日期2006年11月15日 优先权日2006年11月15日
发明者金靖, 田海亭, 潘雄 申请人:北京航空航天大学