专利名称：基于fpga的lcdc模块的ft测试方法
基于FPGA的LCDC模块的FT测试方法
技术领域：
本发明涉及芯片测试技术，具体是指一种基于FPGA的IXDC模块的FT测试方法。背景技术：
IC封装后出厂前的测试为FT (final test)测试。FT测试包括LCDC、VIP、I2S等 模块的测试。IXDC模块LCD_Controler (IXD控制器)简称IXDC，它是一个控制内存中要显示 在LCD屏的数据信息的驱动器。LCD物理上由玻璃、驱动器和控制器构成。逻辑上由像素点 构成线，线构成面，依赖于每个点的色度亮度(或RGB值)，一般地由驱动器以大约50HZ的 速度逐个驱动每一像素点而呈现一幕或又一幕漂亮或不漂亮的画面。驱动器的色度亮度信 息等从控制器获取。现有技术中LCDC模块的测试方法是把LCD的RGB时序中的VSYNC取反，得到的时 序刚好与VIP的时序完全一致，因此利用这点，让IXD控制器产生VSYNC取反的RGB时序， 通过VIP采集IXD数据线，比较IXD控制器送出的数据和VIP采到的数据就能够验证IXD 模块和VIP模块是否工作正常了。现有技术的测试方法的缺点是当LCDC或VIP模块任何一部分存在问题时，都不能 测试出另外的一个模块功能是否正确。也就说如果VIP模块功能不正常，不能测试出LCDC 模块功能是否正常；反过来当LCDC模块功能异常时，也不能测试出VIP模块功能是否正常， 这样芯片的最终测试良率会受到比较大的影响。现在把这两个单独分开测试避免了这个情 况，从而提高了测试良率。
发明内容本发明所要解决的技术问题在于提供一种基于FPGA的LCDC模块的FT测试方法， 该方法能灵活的实现任何的数字电路，摆脱模拟信号的干扰，减少受制于专用芯片的束缚， 来辅助待测芯片的FT测试。本发明采用以下技术方案来解决上述技术问题基于FPGA的IXDC模块的FT测试方法，包括如下步骤步骤10 在FPGA中设计一个VIP采集模块；步骤20 根据 LCDC 的时序和屏的 V_BP、V_FP、V_VD、H_BP、H_FP、H_VD 参数，设计 两个计数器count 1和count2 ；步骤30 计数器countl以DOTCLK的频率开始计数，计数器count2以HSYNC的频 率开始计数；步骤40 当 countl = H_BP，HSYNC 为高电平，count2 = V_BP 时，VIP 采集模块开 始采集IXDC送出的数据；步骤50 当countl = H_BP+H VD且count2 = V_BP时，第一帧的数据采样结束；步骤60 将countl、Coimt2的数据清0，转入步骤四接着第二帧的数据采样，直到LCDC没有数据送出，表示采样结束；步骤70 最后将采集到的数据导出到一个文件中并和存储器中的发送数据文件 进行对比。所述步骤70中将采集到的数据和发送数据文件进行对比时，只需要把两个文件 的数据读出到两个数组中，对这两个数组进行对比。所述步骤70中将采集到的数据和发送数据文件进行对比时，在FPGA中嵌入ARM9 处理器，将采集到的数据存入存储器的某个地址段中，对比时从发送数据和采集数据的首 地址开始比较。本发明的优点在于本发明能灵活的实现任何的数字电路，针对待测芯片的LCDC 模块设计出合理的接收数据模块，摆脱模拟信号以及其他不相干信号的干扰，减少受制于 专用芯片的束缚，来辅助待测芯片的FT测试。
下面参照附图结合实施例对本发明作进一步的描述。图1是IXDC模块测试步骤示意图。
具体实施方式
请参阅图1，是LCDC模块测试示意图。图1中clk.hsync.rst.vsync是由待测芯 片提供的输入控制信号，只要这四个信号的时序是正确的，那么就能产生正确的enable控 制信号，enable信号用来控制何时开始采集数据，何时结束采集，这样就能正确的采集到需 要的数据。data_in[23..0]是由待测芯片提供的输入数据信号，数据位一共是24位，采集 到的数据data_OUt[23. . 0]存入到指定的内存地址中。具体包括如下步骤步骤10 在FPGA中设计一个VIP采集模块；步骤20 根据IXDC的时序和屏的V_BP (场后消隐)、V_FP (场前消隐)、V_VD (垂 直有效分辨率)、V_PW(场脉冲宽度)、H_BP(行后消隐)、H_FP(行前消隐)、H_VD(水平有 效分辨率)、H_PW(行脉冲宽度)参数，设计两个计数器countl和COimt2 ；步骤30 计数器countl以DOTCLK的频率开始计数，计数器count2以HSYNC的频 率开始计数；步骤40 当 countl = H_BP，HSYNC 为高电平，count2 = V_BP 时，VIP 采集模块开 始采集IXDC送出的数据；步骤50 当countl = H_BP+H_VD且count2 = V_BP时，第一帧的数据采样结束；步骤60 将countl、Coimt2的数据清0，转入步骤四接着第二帧的数据采样，直到 LCDC没有数据送出，表示采样结束；步骤70 最后将采集到的数据导出到一个文件中并和存储器中的发送数据文件 进行对比，只需要把两个文件的数据读出到两个数组中，对这两个数组进行对比。也可以将 采集到的数据和发送数据文件进行对比时，在FPGA中嵌入ARM9处理器，将采集到的数据存 入存储器的某个地址段中，对比时从发送数据和采集数据的首地址开始比较。本发明能灵活的实现任何的数字电路，摆脱模拟信号的干扰，减少受制于专用芯 片的束缚，来辅助待测芯片的FT测试。
权利要求
基于FPGA的LCDC模块的FT测试方法，其特征在于包括如下步骤步骤10在FPGA中设计一个VIP采集模块；步骤20根据LCDC的时序和屏的V_BP、V_FP、V_VD、V_PW、H_BP、H_FP、H_VD、H_PW参数，设计两个计数器count1和count2；步骤30计数器count1以DOTCLK的频率开始计数，计数器count2以HSYNC的频率开始计数；步骤40当count1＝H_BP，HSYNC为高电平，count2＝V_BP时，VIP采集模块开始采集LCDC送出的数据；步骤50当count1＝H_BP+H_VD且count2＝V_BP时，第一帧的数据采样结束；步骤60将count1、count2的数据清0，转入步骤四接着第二帧的数据采样，直到LCDC没有数据送出，表示采样结束；步骤70最后将采集到的数据导出到一个文件中并和存储器中的发送数据文件进行对比。
2.如权利要求1所述的基于FPGA的LCDC模块的FT测试方法，其特征在于所述步骤 70中将采集到的数据和发送数据文件进行对比时，只需要把两个文件的数据读出到两个数 组中，对这两个数组进行对比。
3.如权利要求1所述的基于FPGA的LCDC模块的FT测试方法，其特征在于所述步骤 70中将采集到的数据和发送数据文件进行对比时，在FPGA中嵌入ARM9处理器，将采集到的 数据存入存储器的某个地址段中，对比时从发送数据和采集数据的首地址开始比较。
全文摘要
基于FPGA的LCDC模块的FT测试方法，在FPGA中设计一个VIP采集模块，用于采集LCDC模块送出的数据；根据LCDC的时序和屏的V_BP、V_FP、V_VD、H_BP、H_FP、H_VD参数，设计两个计数器count1和count2。count1以DOTCLK的频率开始计数，count2以HSYNC的频率开始计数，循环直到LCDC没有数据送出，表示采样结束。最后将采集到的数据导出到一个文件中并和存储器中的发送数据文件进行对比。本发明能灵活的实现任何的数字电路，摆脱模拟信号的干扰，减少受制于专用芯片的束缚，来辅助待测芯片的FT测试。
文档编号G02F1/13GK101995686SQ201010551130
公开日2011年3月30日 申请日期2010年11月18日 优先权日2010年11月18日
发明者周敏心, 张英, 薛志明 申请人:福州瑞芯微电子有限公司