专利名称：对准标记保护层的制作方法
技术领域：
本发明涉及半导体制造领域，特别涉及外延硅工艺中对准标记保护层的制作方法。
背景技术：
光刻工艺是半导体集成电路制造中的关键工艺，用于将掩膜版上的图形转移到晶圆表面。然而，随着半导体器件的特征尺寸不断减小和集成度的不断提高，对光刻工艺的精密度的要求也随之提高。在半导体制造过程中，为了将掩膜版上的图形能准确的转移到晶圆表面，在每一次执行光刻胶的曝光之前，都必须做好晶圆的对准工作。目前大多数的外延工艺中，利用对准标记进行光刻对准的步骤包括提供半导体衬底；形成覆盖所述半导体衬底表面的光刻胶层；图形化所述光刻胶层，以所述图形化的光刻胶层为掩膜刻蚀半导体衬底，形成由四组光栅组构成的零层标记，所述四组光栅组中相邻的两组光栅组互相垂直，所述零层标记用于后续外延工艺后的光刻对准标记；形成覆盖所述零层标记和半导体衬底表面的外延层；进行形成外延层后的光刻工艺中，曝光设备提供光源照射在整个半导体衬 底上，投射在零层标记上的光产生的衍射图形被曝光设备的对准传感器接收，曝光设备识别接收的零层标记，完成光刻的对准过程。更多关于对准图形制作方法请参考公开号为US2002/0056205A1的美国专利。现有半导体制造过程中，尤其是在超级结金属氧化层半导体场效晶体管(SupperJunction M0SFET)的多层外延工艺中，随着多层外延层的生长,零层标记的台阶和形貌会逐渐变的非常差，外延工艺后光刻工艺的对准变得极为困难，影响光刻的对准精度，光刻对准能力差。
发明内容
本发明解决的问题是提供一种对准标记保护层的制作方法，提高光刻的对准精度和对准能力。为解决上述问题，本发明提供了一种对准标记保护层的制作方法，包括步骤提供半导体衬底，所述半导体衬底内形成有零层标记；形成覆盖所述零层标记的氧化硅层；形成覆盖所述氧化硅层和半导体衬底表面的至少一层外延硅层，零层标记区域的外延硅层的厚度小于零层标记区域以外的外延硅层厚度；对外延硅层进行氧化处理，使零层标记区域的外延硅层完全氧化。可选的，所述对所述外延硅层的氧化处理为炉管工艺。可选的，所述炉管工艺的温度范围为900 1200摄氏度。可选的，所述炉管工艺的气体环境为氢气和氧气。可选的，对零层标记区域的外延硅进行完全氧化处理后，形成氧化硅层。可选的，所述氧化硅层的厚度范围为5000 10000埃。
可选的，形成覆盖所述氧化硅层和半导体衬底表面的外延硅层作为第一外延硅层，对所述第一外延硅层进行氧化处理，使零层标记区域的第一外延硅层完全氧化。可选的，形成覆盖所述氧化硅层和半导体衬底表面的外延硅层作为第一外延硅层，对所述第一外延硅层进行氧化处理，使零层标记区域的第一外延硅层完全氧化；形成覆盖所述第一外延硅层的第二外延硅层；对所述第二外延硅层进行氧化处理，使零层标记区域的第二外延硅层完全氧化。可选的，所述形成第二外延硅层步骤之前，还包括去除零层标记区域之外的第一外延娃层表面被氧化的外延娃层。可选的，所述去除零层标记区域之外的第一外延硅层表面被氧化的外延硅层采用湿法刻蚀工艺。可选的，所述湿法刻蚀工艺的刻蚀溶液为氢氟酸。可选的，所述半导体衬底内零层标记的形成方法包括形成覆盖所述半导体衬底表面的光刻胶层；图形化所述光刻胶层，以所述图形化的光刻胶层为掩膜刻蚀半导体衬底，形成零层标记；去除所述图形化的光刻胶层。可选的，所述外延硅层的形成方法为化学气相沉积。与现有技术相比，本发明技术方案具有以下优点对零层标记区域形成的至少一层外延硅层进行完全氧化处理，形成透明的氧化硅层，在进行光刻对准时，曝光设备透过透明的至少一层氧化硅层接收的零层标记，零层标记不会不清晰或者变形，在光刻工艺时，以所述接收的零层标记作为对准图形时，解决了光刻对准困难的问题，提高光刻的对准精度和对准能力。进一步,形成外延娃层时，由于外延娃在氧化娃和半导衬底表面的生长速度不同，在零层标记区域形成的外延硅层的厚度小于半导衬底表面的外延硅层的厚度，因此在完全氧化处理零层标记区域形成的外延硅层时，半导衬底表面零层标记区域以外的外延硅层只有靠近表面的部分被氧化，满足外延硅工艺的要求。更进一步，半导衬底表面零层标记区域以外的外延硅层中靠近表面部分被氧化形成的氧化硅层作为对半导衬底表面的外延硅层离子注入时的保护层，防止离子注入时对外延娃层表面的损伤。
图1为本发明实施例对准标记保护层的制作方法的流程示意图；图2为本发明对准标记保护层的制作方法形成的零层标记的俯视结构示意图；图3 图6为本发明第一实施例对准标记保护层的制作方法的剖面结构示意图；图7 图8为本发明第二实施例对准标记保护层的制作方法的剖面结构示意图。
具体实施例方式现有超级结金属氧化层半导体场效 晶体管(Supper Junction M0SFET) 一般要进行5 7次外延硅层生长工艺、光刻工艺、和注入工艺形成P型和N型的掺杂区，发明人发现在第I次硅外延层工艺后的光刻工艺对准时，对准传感器接收的零层标记台阶和形貌比较清晰，对准时对光刻对准精度的影响较小，但是在第2次硅外延层生长工艺尤其是第3 7次硅外延层生长工艺后的光刻工艺对准时，对准传感器接收的零层标记的台阶和形貌越来越不清晰，甚至出现了变形，极大的影响了对准的精确度，导致光刻后外延硅层上的光刻胶形成的图形的偏移，在以图形化的光刻层为掩膜注入离子工艺后，使得外延硅层中形成的离子注入区域发生偏移，这种离子注入区域发生的偏移影响器件的稳定性。发明人进一步研究发现，单层外延硅透光性能基本不会影响零层标记的清晰度，但是随着外延硅生长次数的增加，外延硅层厚度的加厚，外延硅透光性能会逐渐减低，因此造成生长多次外延硅后，光刻对准时，曝光机台透过外延层接收的零层标记不清晰，甚至出现变形，影响光刻的对准精度和对准能力。为此发明人提出了一种对准标记保护层的制作方法，包括步骤提供半导体衬底，所述半导体衬底内形成有零层标记；形成覆盖所述零层标记的氧化硅层；形成覆盖所述氧化硅层和半导体衬底表面的至少一层外延硅层，零层标记区域的外延硅层的厚度小于其他区域的外延硅层厚度；对外延硅层进行氧化处理，使零层标记区域的外延硅层完全氧化。通过本发明提供的对准标记保护层的制作方法，对零层标记区域的外延硅层进行完全氧化处理，形成透明的二氧化硅层，提高了光刻的对准精度。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。图1为本发明实施例对准标记保护层的制作方法的流程示意图，包括步骤步骤S201，提供半导体衬底，所述半导体衬底内形成有零层标记；步骤S202，形成覆盖所述零层标记的氧化硅层；
步骤S203，形成覆盖所述氧化硅层和半导体衬底表面的至少一层外延硅层，零层标记区域的外延硅层的厚度小于其他区域的外延硅层厚度；步骤S204，对外延硅层进行氧化处理，使零层标记区域的外延硅层完全氧化。图2为本发明对准标记保护层的制作方法形成的零层标记的俯视结构示意图，所述零层标记由四组光栅构成，所述四组光栅组中相邻的两组光栅组互相垂直，所述零层标记用于后续外延工艺后的光刻对准标记。本发明实施例所提供的零层标记仅为示例，并非对本发明的限定，其他半导体衬底内形成的任意结构和形状的零层标记也在本发明的保护范围之内。为了更加清楚和简要阐述本发明的意图，本发明实施例中由图3所示的凸起301和位于凸起301两侧的沟槽302构成的光栅结构来表示零层标记。图3 图6为本发明第一实施例对准标记保护层的制作方法的剖面结构示意图。参考图3，提供半导体衬底300，所述半导体衬底300内形成有零层标记20。所述半导体衬底300为硅衬底。所述零层标记20的形成过程为形成覆盖所述半导体衬底300表面的光刻胶层(图中未示出)；图形化所述光刻胶层，所述图形化的光刻胶层的开口暴露零层标记沟槽的位置；以所述图形化的光刻胶层为掩膜刻蚀半导体衬底300，形成凸起301和位于凸起301两侧的沟槽302，所述凸起301和凸起301两侧的沟槽302构成零层标记20，所述零层标记20作为后续外延工艺后的光刻对准时的对准标记；去除所述图形化的光刻胶层。所述零层标记20包括凸起301和凸起301两侧的沟槽302，沟槽302的底部与凸起301的表面具有一定的阶梯高度差，光刻对准时，曝光设备提供光源照射在整个半导体衬底300上，投射在零层标记20的凸起301和沟槽302光产生的衍射光反射至曝光设备的对准传感器，由于凸起301和沟槽302具有一定的阶梯高度差，沟槽302的底部和凸起301的表面产生的衍射光的强度不同，曝光设备通过判断衍射光的强度的变化或者衍射光的强度的变化边界来识别零层标记20，完成光刻的对准过程。参考图4，形成覆盖所述零层标记20的第一氧化硅层303。所述第一氧化硅层303形成过程为采用化学气相沉积工艺形成覆盖所述零层标记20和半导体衬底300表面的氧化硅层；在所述氧化硅层表面形成图形化的光刻胶层，所述图形化的光刻胶层的开口露出半导体衬底300表面的待刻蚀的氧化硅层表面；以所述图形化的光刻胶层为掩膜，刻蚀去除半导体衬底300表面的氧化硅层，在零层标记20表面形成第一氧化硅层303 ;去除所述图形化的光刻胶层。所述第一氧化硅层303为二氧化硅；所述第一氧化硅层303的厚度范围为5000 10000 埃。本实施例中零层标记20表面的第一氧化硅层303的边缘延伸到沟槽302外的半导体衬底表面，使得沟槽302远离凸起301的侧壁附近的半导体衬底300表面形成的是透明的氧化硅层，而不是后续工艺形成的不够透明外延硅层，有益于光刻对位时对零层标记20边界的识别，提高了光刻对位的准确性和对准能力，第一氧化硅层303的边缘与零层标记20中沟槽302远离凸起301的侧壁的延伸距离根据具体的工艺条件确定。零层标记20和零层标记20表面的第一氧化娃层303构成零层标记区域。本发明的其他实施例中，刻蚀形成的第一氧化硅层303的边缘与零层标记20中沟槽302远离凸起301的侧壁平齐。第一氧化硅层303作为零层标记20的保护层为透明的二氧化硅，不会影响后续的光刻对准能力，并且在后续外延 工艺中，在第一氧化硅层303上形成的外延硅层相对于直接在零层标记20上形成的外延硅层具有更好的形貌。参考图5,形成覆盖所述第一氧化娃层303和半导体衬底300表面的第一外延娃层。所述第一外延硅层的形成方法为化学气相沉积，所述化学气相沉积为低气压化学气相沉积(LPCVD)或有机金属化学气相沉积(MOCVD)。所述第一外延硅层包括位于第一氧化硅层303表面(零层标记20区域)的外延娃层305和位于半导体衬底300表面(零层标记20区域以外)的外延娃层304,由于外延娃工艺中外延娃在半导体衬底300上的生长速度(一般为I微米/分钟)大于在第一氧化娃层303上的生长速度，因此在形成所述第一外延娃层时，半导体衬底300表面的外延娃层304的厚度要大于零层标记20区域的外延硅层305的厚度，后续对零层标记20区域的外延硅层305进行完全氧化处理时，零层标记20区域外的外延硅层304只有靠近表面的部分被氧化，保证零层标记20区域外的未被氧化的外延硅层304的厚度满足工艺的要求。参考图5和图6,对所述第一氧化娃层303上的外延娃层305进行氧化处理,使所述外延娃层305完全氧化,在第一氧化娃层303上形成第二氧化娃层305a,同时在半导体衬底300表面零层区域以外的外延硅层304靠近表面的部分形成第三氧化硅层306。所述氧化处理为炉管工艺；所述炉管工艺的温度范围为900 1200摄氏度，炉管工艺气体环境为氢气和氧气。
由于半导体衬底300表面(零层标记20区域以外)外延硅层304的厚度大于第一氧化硅层303表面(零层标记20区域)外延硅层305的厚度，当外延硅层305被完全氧化成透明的第二氧化硅层305a时，外延硅层304只有靠近表面部分被氧化，形成第三氧化硅层306，将零层标记20区域的非完全透明的外延硅层305完全氧化为透明的第二氧化硅层305a层，在光刻不会影响光刻的对准能力，所述第二氧化硅层305a作为零层标记20的保护层。形成第一外延娃层后，光刻工艺时,对准标记为曝光机台透过第一氧化娃层303和第二氧化娃层305a接收的零层标记20,由于第一氧化娃层303和第二氧化娃层305a均为透明的二氧化硅，因此曝光机台接收的零层标记20不会不清晰或者变形，提高了光刻的对准精度和对准能力，光刻后形成的图形化的光刻胶层的开口不会偏移，因此在对外延硅层304进行离子注入工艺时，在外延硅层304中形成的离子注入区域307不会发生偏移，满足工艺的要求，另外，由于离子注入的能量比较大，外延硅层304表面的第三氧化硅层306作为离子注入时的保护层，防止离子注入对外延硅层304表面的损伤。图7和图8为本发明第二实施例对准标记保护层的制作方法的剖面结构示意图。本发明第二实施例中将对2次外延硅工艺中对准标记保护层的制作方法进行阐述。本发明第二实施例中第一次外延工艺形成的第一外延硅层的具体过程请参考第一实施例，在此不再赘述。形成第一外延硅层，并对所述第一氧化硅层303上(零层标记20区域)的外延硅层305进行完全氧化处理后，参考图6和图7，去除半导体衬底300上(零层标记20区域以外)外延娃层304表面的第三氧化娃层306 ;形成覆盖所述第一氧化娃层303和外延娃层304表面的第二外延娃层。去除所述第三氧化硅层306采用湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀溶液为稀释的氢氟酸。去除所述半导体衬底300上(零层标记20区域以外)外延硅层304表面第三氧化硅层306的目的在于在后续形成第二外延硅层时，保证零层标记20区域的外延硅层的生长基底为二氧化硅，在零层标记20区域外的外延硅层的生长基底为硅，利用外延硅在二氧化硅基底和硅基底上的生长速率不同，使得零层标记20区域生长的外延硅层的厚度小于零层标记20区域以外生长的外延硅层的厚度，在后续对零层标记20区域的外延硅层进行完全氧化处理时， 半导体衬底300上(零层标记20区域以外)的外延硅层只有靠近表面的部分被氧化，满足外延硅工艺的要求。所述第二外延硅层的形成方法为化学气相沉积，所述化学气相沉积为低气压化学气相沉积(LPCVD)或有机金属化学气相沉积(MOCVD)。所述第二外延娃层包括位于第三氧化娃层306表面(零层标记20区域)的外延娃层308和位于外延娃层304表面(零层标记20区域以外)的外延娃层309,由于外延娃在娃上的生长速度(一般为I微米/分钟)大于在二氧化娃层上的生长速度，因此外延娃层304表面的外延娃层309的厚度大于第三氧化娃层306表面的外延娃层308的厚度,在后续工艺对零层标记20区域的所述外延硅层308进行完全氧化处理时，零层标记20区域外的外延硅层309只有靠近表面的部分被氧化，保证零层标记20区域以外的未被氧化的外延硅层309的厚度满足工艺的要求。参考图7和图8,将第三氧化娃层306表面的外延娃层308氧化处理,使所述外延娃层308完全氧化,在第三氧化娃层306上形成第四氧化娃层308a,同时在外延娃层309靠近表面的部分形成第五氧化硅层310。所述氧化处理为炉管工艺；所述炉管工艺的温度范围为900 1200摄氏度，炉管工艺气体环境为氢气和氧气。由于外延娃层309的厚度大于外延娃层308的厚度，当外延娃层308被完全氧化成透明的第四氧化硅层308a时，外延硅层309只有表面部分被氧化，形成第五氧化硅层310，将零层标记20区域的非完全透明的外延硅层308完全氧化为透明的第四氧化硅层308a，在光刻不会影响光刻的对准能力，所述第四氧化硅层308a作为零层标记20的保护层。形成第二外延硅层后，光刻工艺时，对准标记为曝光机台透过第一氧化硅层303和第二氧化娃层305a和第四氧化娃层308a接收的零层标记20,由于第一氧化娃层303和第二氧化硅层305a第四氧化硅 层308a均为透明的二氧化硅，因此曝光机台接收的零层标记20不会不清晰或者变形，提高光刻的对准精度和对准能力，光刻后形成的图形化的光刻胶层的开口不会偏移，因此在对外延硅层309进行离子注入工艺时，在外延硅层309中形成的离子注入区域311不会发生偏移，满足工艺的要求，提高器件的稳定性，另外，由于离子注入的能量比较大，外延硅层309表面的第五氧化硅层310作为离子注入时的保护层，防止离子注入对外延硅层309表面的损伤。在本发明的其他实施例中，外延硅层的生长次数大于2，形成外延硅层的层数大于2，在形成一层外延硅层后，相应的对零层标记区域的生长的当层外延硅层进行氧化处理，形成透明的氧化硅层，在进行光刻对位时，曝光机台透过透明多层氧化硅层接收的零层标记不会不清晰或变形，提高了光刻对准的精度，另外在形成一层外延硅层之前，还包括去除零层标记区域以外前层外延硅层表面的氧化硅层，保证外延硅在零层标记区域和零层标记区域外的基底上生长速率的不同，在完全氧化零层标记区域生长的外延硅层时，零层标记区域以外生长的外延硅层只有部分被氧化，满足外延硅工艺的要求。综上，本发明提供的对准标记保护层的制作方法，对零层标记区域形成的至少一层外延硅层进行完全氧化处理，形成透明的氧化硅层，在进行光刻对准时，曝光设备透过透明的至少一层氧化硅层接收的零层标记，零层标记不会不清晰或者变形，在光刻工艺时，以所述接收的零层标记作为对准图形时，解决了光刻对准困难的问题，提高光刻的对准精度和对准能力。进一步,形成外延娃层时，由于外延娃在氧化娃和半导衬底表面的生长速度不同，在零层标记区域形成的外延硅层的厚度小于半导衬底表面的外延硅层的厚度，因此在完全氧化处理零层标记区域形成的外延硅层时，半导衬底表面零层标记区域以外的外延硅层只有靠近表面的部分被氧化，满足外延硅工艺的要求。更进一步，半导衬底表面零层标记区域以外的外延硅层中靠近表面部分被氧化形成的氧化硅层作为对半导衬底表面的外延硅层离子注入时的保护层，防止离子注入是对外延娃层表面的损伤。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案 的保护范围。
权利要求
1.一种对准标记保护层的制作方法，其特征在于，包括步骤 提供半导体衬底，所述半导体衬底内形成有零层标记； 形成覆盖所述零层标记的氧化硅层； 形成覆盖所述氧化硅层和半导体衬底表面的至少一层外延硅层，零层标记区域的外延硅层的厚度小于零层标记区域以外的外延硅层厚度； 对外延硅层进行氧化处理，使零层标记区域的外延硅层完全氧化。
2.如权利要求1所述的对准标记保护层的制作方法，其特征在于，所述对所述外延硅层的氧化处理为炉管工艺。
3.如权利要求2所述的对准标记保护层的制作方法，其特征在于，所述炉管工艺的温度范围为900 1200摄氏度。
4.如权利要求3所述的对准标记保护层的制作方法，其特征在于，所述炉管工艺的气体环境为氢气和氧气。
5.如权利要求1所述的对准标记保护层的制作方法，其特征在于，对零层标记区域的外延硅进行完全氧化处理后，形成氧化硅层。
6.如权利要求1所述的对准标记保护层的制作方法，其特征在于，所述氧化硅层的厚度范围为5000 10000埃。
7.如权利要求1所述的对准标记保护层的制作方法，其特征在于，形成覆盖所述氧化娃层和半导体衬底表面的外延娃层作为第一外延娃层，对所述第一外延娃层进行氧化处理，使零层标记区域的第一外延硅层完全氧化。
8.如权利要求1所述的对准标记保护层的制作方法，其特征在于，形成覆盖所述氧化娃层和半导体衬底表面的外延娃层作为第一外延娃层，对所述第一外延娃层进行氧化处理，使零层标记区域的第一外延硅层完全氧化；形成覆盖所述第一外延硅层的第二外延硅层；对所述第二外延硅层进行氧化处理，使零层标记区域的第二外延硅层完全氧化。
9.如权利要求8所述的对准标记保护层的制作方法，其特征在于，所述形成第二外延硅层步骤之前，还包括去除零层标记区域之外的第一外延硅层表面被氧化的外延硅层。
10.如权利要求9所述的对准标记保护层的制作方法，其特征在于，所述去除零层标记区域之外的第一外延娃层表面被氧化的外延娃层米用湿法刻蚀工艺。
11.如权利要求10所述的对准标记保护层的制作方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶液为氢氟酸。
12.如权利要求1所述的对准标记保护层的制作方法，其特征在于，所述半导体衬底内零层标记的形成方法包括形成覆盖所述半导体衬底表面的光刻胶层；图形化所述光刻胶层，以所述图形化的光刻胶层为掩膜刻蚀半导体衬底，形成零层标记；去除所述图形化的光刻胶层。
13.如权利要求1所述的对准标记保护层的制作方法，其特征在于，所述外延硅层的形成方法为化学气相沉积。
全文摘要
一种对准标记保护层的制作方法，包括步骤提供半导体衬底，所述半导体衬底内形成有零层标记；形成覆盖所述零层标记的氧化硅层；形成覆盖所述氧化硅层和半导体衬底表面的至少一层外延硅层，零层标记区域的外延硅层的厚度小于其他区域的外延硅层厚度；对外延硅层进行氧化处理，使零层标记区域的外延硅层完全氧化。本发明提供的对准标记保护层的制作方法，提高光刻的对准精度和对准能力。
文档编号G03F9/00GK103065929SQ201110319258
公开日2013年4月24日 申请日期2011年10月19日 优先权日2011年10月19日
发明者王刚宁, 唐凌, 李远哲, 朱立平, 梁国亮 申请人:中芯国际集成电路制造(上海)有限公司