专利名称：一种基于plc技术的阵列波导光栅结构的制作方法
技术领域：
本实用新型涉及半导体技术领域，具体地，涉及一种基于PLC技术的阵列波导光栅结构。
背景技术：
基于平面光波导(Planar Lightwave Circuit,简称PLC)技术开发的光器件,在光网络的组网中占据重要地位。波分复用(Waveguide Division Multiplexing,简称WDM)系统是当前最常见的光层组网技术，它通过复用/解复用器实现多路信号传输。而采用PLC技术制作的阵列波导光栅(Arrayed ffave-guide Grating,简称AWG),是应用于光网络中的支撑技术一波分复用的重要器件。 阵列波导光栅是最早将PLC技术商品化的元器件之一。它是基于干涉原理形成的波分复用器件，通过集成的AWG可以实现波长复用和解复用，这种技术已被用于密集波分复用(DWDM)系统中。目前DWDM器件有多种实现方案，其做法一般为在硅晶圆上沉积二氧化娃膜层，再利用光刻工艺(Photolithography)及反应式离子蚀刻法(RIE)制作出AWG。该类器件通路数大、紧凑、易于批量生长，由于AWG采用与一般半导体相同的制作过程，多通道数与低通道数的制作成本相差不多，但更适合生长，而且整合度较高，因此应用在DWDM上具有相当的潜力。目前，工业界制造平面光波导型AWG使用最普遍、发展最为成熟的技术平台是硅片上生长二氧化娃(silica-on-silicon)的方法。Si I ica-on-si I icon技术平台是在硅晶圆基片上，首先利用热氧化法生长出二氧化硅的下包层，然后用半导体工业中已经成熟的离子增强化学气相沉积工艺(PECVD)生长出波导芯层和上包层。但在硅晶圆上通过热氧化法生长二氧化硅(也叫热氧化硅)的下包层，不仅时间长，而且造价高。另外，由于热氧化硅的热膨胀系数与芯层及硅基片的膨胀系数相差较大，层间之间产生的应力也相对较大，形成器件的偏振相关损耗(PDL)也较大，直接影响了器件的性能。制备二氧化硅下包层的工艺有很多种，如火焰水解法(FHD)、化学气相沉积法(CVD )、溶胶凝胶法(So I -Ge I)和热氧化法(thermal oxide)等。目前,工业界最常用的是热氧化法。热氧化法是在升温环境下，通过外部供给高纯氧使之与硅衬底反应，得到热生长的氧化层。通过热氧化法得到的波导膜虽然致密性和均匀性好，但是由于热氧化成膜速度很慢，生长周期较长，生长成本较高；而且其与硅衬底、上包层材料的热膨胀系数相差较大，层间产生的应力较大，使得器件的偏振相关损耗变大，极大地影响了产品性能。在实现本实用新型的过程中，发明人发现现有技术中至少存在生长周期长、成本闻和广品性能差等缺陷。
实用新型内容本实用新型的目的在于，针对上述问题，提出一种基于PLC技术的阵列波导光栅结构，以实现生长周期短、成本低和产品性能好的优点。本实用新型的另一目的在于，提出一种基于PLC技术的阵列波导光栅结构的制作方法。为实现上述目 的，本实用新型采用的技术方案是一种基于PLC技术的阵列波导光栅结构，包括自下向上依次叠置的衬底、下包层和上包层，以及轴向嵌入在所述上包层内部、且靠近下包层和上包层的连接处设置的波导芯。进一步地，所述衬底包括硅衬底。进一步地，所述下包层包括掺杂B、P的二氧化硅层。进一步地，所述波导芯包括掺杂Ge的二氧化硅层。进一步地，所述上包层包括高掺杂B、P的二氧化硅层。进一步地，所述波导芯的折射率，分别大于所述下包层和上包层的折射率。进一步地，所述上包层的折射率，和下包层的折射率相同。进一步地，所述上包层的二氧化硅层掺杂B、P的浓度，大于下包层的二氧化硅层掺杂B、P的浓度。同时，本实用新型采用的另一技术方案是用于制作以上所述的基于PLC技术的阵列波导光栅结构的方法；该一种基于PLC技术的阵列波导光栅结构的制作方法,包括选取衬底，在所选取的衬底上，采用离子增强化学气相沉积法(PECVD)工艺，沉积并生长掺杂硼(B)、磷(P) 二氧化硅层，作为下包层；在所述下包层上，生长波导芯层；在所述波导芯层上，预留具有预设形状的波导芯，并将除所述预设形状的波导芯之外的部分腐蚀掉，留下具有预设形状的波导芯；在所述下包层和波导芯上，生长能够完全覆盖所述下包层和波导芯的高掺杂B、P二氧化硅层，作为上包层，即制得所需基于PLC技术的阵列波导光栅结构。进一步地，所述衬底，包括硅衬底。进一步地，所述波导芯，包括掺杂Ge的二氧化硅层。进一步地，所述上包层的二氧化硅层掺杂B、P的浓度，大于下包层的二氧化硅层掺杂B、P的浓度。进一步地，所述波导芯的折射率，分别大于所述下包层和上包层的折射率。进一步地，所述上包层的折射率，和下包层的折射率相同。本实用新型各实施例的基于PLC技术的阵列波导光栅结构，由于包括自下向上依次叠置的衬底、下包层和上包层，以及轴向嵌入在上包层内部、且靠近下包层和上包层的连接处设置的波导芯；可以通过在硅衬底上生长掺杂B、P 二氧化硅层作为下包层，不仅大大缩短了生长下包层的时间，缩短了产品的生长周期，降低了产品成本，而且两者热膨胀系数接近，大大降低了衬底对器件的应力影响，此外，由于下包层与上包层采用同种材料，有效地降低了器件的偏振相关损耗，提高了产品性能；从而可以克服现有技术中生长周期长、成本高和产品性能差的缺陷，以实现生长周期短、成本低和产品性能好的优点。本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中图I为根据本实用新型基于PLC技术的阵列波导光栅结构的横截面结构示意图；图2为根据本实用新型基于PLC技术的阵列波导光栅结构的制作方法的流程示意图。结合附图，本实用新型实施例中附图标记如下I-衬底；2-下包层；3-波导芯；4-上包层。
具体实施方式
·[0035]
以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。阵列波导光栅结构的制作方法实施例根据本实用新型实施例，提供了一种基于PLC技术的阵列波导光栅结构的制作方法。如图2所示,本实施例包括步骤100 :选用硅作衬底，即硅衬底；步骤101 :在步骤100所选取的硅衬底上，采用PECVD工艺，沉积并生长掺杂B、P二氧化硅层，作为下包层；步骤102 :在步骤101所得下包层上，生长波导芯层；步骤103 :在步骤102所得波导芯层上，预留具有预设形状的波导芯，并将除预设形状的波导芯之外的部分腐蚀掉，留下具有预设形状的波导芯；该波导芯，包括掺杂Ge的
二氧化硅层；步骤104 :在步骤101所得下包层和步骤103所得波导芯上，生长能够完全覆盖步骤101所得下包层和步骤103所得波导芯的高掺杂B、P 二氧化硅层，作为上包层，即制得所需基于PLC技术的阵列波导光栅结构；该上包层的二氧化硅层掺杂B、P的浓度，大于下包层的二氧化硅层掺杂B、P的浓度；波导芯的折射率，分别大于所述下包层和上包层的折射率；上包层的折射率，和下包层的折射率相同。步骤100-步骤104所显示的方法，通过在硅衬底上沉积掺杂B、P 二氧化硅作为下包层；在下包层上生长波导芯，并将多余的掺杂芯层腐蚀掉，留下具有一定形状的部分作为波导芯；然后在下包层上形成一层能完全覆盖波导芯的高掺杂B、P 二氧化硅作为上包层。上述实施例的基于PLC技术的阵列波导光栅结构的制作方法，在硅衬底上生长掺杂B、P 二氧化硅作为下包层；然后在下包层上形成波导芯层，光刻波导图形，刻蚀得到波导芯；最后在波导芯上形成高掺杂B、P 二氧化娃上包层。波导芯为掺杂Ge的二氧化娃层,位于上包层和下包层之间，整个波导芯置于上包层中；波导芯的折射率(即光折射率)略大于包层(即上包层和下包层)的折射率，上包层和下包层的折射率相同。上述实施例的基于PLC技术的阵列波导光栅结构的制作方法，通过在硅衬底上生长掺杂B、P 二氧化硅层作为下包层，不仅大大缩短了生长下包层的时间，缩短了产品的生长周期，降低了产品成本，而且两者(即硅衬底和下包层)热膨胀系数接近，大大降低了衬底(即硅衬底)对器件的应力影响，此外，由于下包层与上包层采用同种材料(即均采用掺杂B、P的二氧化硅层)，有效地降低了器件的偏振相关损耗，提高了产品性能。另外，这种方法也可以用在生长其他的PLC光学器件。通过上述实施例的基于PLC技术的阵列波导光栅结构的制作方法，制得的基于PLC技术的阵列波导光栅结构中衬底为娃片,下包层和上包层均为掺杂B、P 二氧化娃,折射率相同；但上包层的B、P掺杂浓度略高于下包层的B、P掺杂浓度以致上包层的高温回流温度低于下包层的高温回流温度波导芯为掺杂Ge 二氧化硅，折射率略高于上下包层，以此形成波导条件，使得光信号限制在波导芯中传输。阵列波导光栅结构实施例根据本实用新型实施例，提供了一种基于PLC技术的阵列波导光栅结构。如图I所示，本实施例包括自下向上依次叠置的衬底(如衬底I)、下包层(如下包层2)和上包层(如上包层4)，以及轴向嵌入在上包层内部、且靠近下包层和上包层的连接处设置的波导芯(如 波导芯3)。具体地，上述衬底包括硅衬底，和/或下包层包括掺杂B、P的二氧化硅层，和/或波导芯包括掺杂Ge的二氧化硅层，和/或上包层包括高掺杂B、P的二氧化硅层。波导芯的折射率，分别大于下包层和上包层的折射率；上包层的折射率，和下包层的折射率相同。上包层的二氧化硅层掺杂B、P的浓度，大于下包层的二氧化硅层掺杂B、P的浓度。上述实施例的基于PLC技术的阵列波导光栅结构，可以通过图2所示的基于PLC技术的阵列波导光栅结构的制作方法制得。关于该基于PLC技术的阵列波导光栅结构的制作过程，可参见上述制作方法实施例和图2的相关说明，在此不再赘述。上述实施例的基于PLC技术的阵列波导光栅结构，可以通过PECVD在硅衬底上沉积掺杂B、P 二氧化硅作为下包层，不仅大大缩短了下包层生长时间，缩短了产品的生长周期，降低了产品成本，而且与衬底材料(即硅衬底)的热膨胀系数接近，大大降低了硅衬底对器件的应力影响，此外，下包层与上包层采用同种材料(均为掺杂B、P的二氧化硅层)，有效地降低了器件的偏振相关损耗，提高了产品性能。最后应说明的是以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种基于PLC技术的阵列波导光栅结构，其特征在于，包括自下向上依次叠置的衬底、下包层和上包层，以及轴向嵌入在所述上包层内部、且靠近下包层和上包层的连接处设置的波导芯。
2.根据权利要求I所述的基于PLC技术的阵列波导光栅结构，其特征在于，所述衬底包括娃衬底。
3.根据权利要求I或 2所述的基于PLC技术的阵列波导光栅结构，其特征在于，所述波导芯的折射率，分别大于所述下包层和上包层的折射率。
4.根据权利要求I或2所述的基于PLC技术的阵列波导光栅结构，其特征在于，所述上包层的折射率，和下包层的折射率相同。
专利摘要本实用新型公开了一种基于PLC技术的阵列波导光栅结构，包括自下向上依次叠置的衬底、下包层和上包层，以及轴向嵌入在所述上包层内部、且靠近下包层和上包层的连接处设置的波导芯。本实用新型所述基于PLC技术的阵列波导光栅结构，可以克服现有技术中生长周期长、成本高和产品性能差等缺陷，以实现生长周期短、成本低和产品性能好的优点。
文档编号G02B6/13GK202771025SQ201220315700
公开日2013年3月6日 申请日期2012年6月29日 优先权日2012年6月29日
发明者宋齐望, 孙麦可 申请人:无锡思力康光子科技有限公司