一种提高光栅结构均匀度的电子束曝光方法
【专利摘要】本发明公开了一种提高光栅均匀度的方法。该方法包括：在晶片上涂覆电子束胶；将涂覆电子束胶的晶片放在烘箱内进行前烘；利用版图设计工具在光栅结构周围排列梯形补偿图形；对晶片进行电子束曝光和显影，以完成包含梯形补偿图形的光栅结构。该方法利用补偿的图形，减弱了电子束曝光中邻近效应的影响，增加了纳米量级光栅曝光的均匀度。本发明不是通过改变图形本身的曝光剂量和尺寸来减少邻近效应，而是在图形四周增加补偿图形来达到减弱邻近效应，以提高光栅曝光均匀度。
【专利说明】一种提高光栅结构均匀度的电子束曝光方法
【技术领域】
[0001]本发明涉及纳米尺寸的细微加工技术加工领域，尤其涉及一种提高纳米级光栅均匀度的电子束曝光图形补偿方法。
【背景技术】
[0002]电子束曝光技术在纳米电子学和光电器件制备中有着广泛应用。电子束曝光利用高能聚焦电子束在涂有抗蚀剂的衬底上直接进行描画或投影复制图形。由于电子束中电子的德布罗意波长范围为0.04-0.1埃，所以分辨率不受衍射效应的影响。电子束曝光可以在50-500nm的范围内保证图形精确及边缘光滑。事实上，电子束曝光的分辨率主要取决于电子光学系统所决定的电子束斑尺寸、邻近效应、电子束胶的特性和显影方式等因素。在特定的电子束设备和相同的电子束胶情况下，邻近效应成为影响电子束曝光分辨率的主要因素。
[0003]电子束曝光中邻近效应是由于电子在抗蚀剂和衬底中受到散射使得电子偏离原来的入射方向，于是原来不应该曝光的地方就被曝光。尤其是在密集排布或者是阵列的纳米量级的图形，会造成电子散射的叠加，导致图形变形或者是图形相连。为了解决邻近效应这一问题，主要的方案是减小曝光剂量、减小图形尺寸。
【发明内容】
[0004]本发明的主要目的在于提供一种电子束曝光图形补偿的方法，以提高纳米级光栅结构的均匀度。
[0005]为了达到上述目的，本发明提供了一种提高纳米级光栅曝光均匀度的方法。该方法利用补偿图形，在原有纳米级光栅阵列四周排列梯形条，以减小邻近效应的影响，达到提高光栅曝光均匀度的目的。
[0006]该方法具体包括:
[0007]步骤1:在晶片上涂覆电子束胶；
[0008]步骤2:将涂覆电子束胶的晶片放在烘箱内进行前烘；
[0009]步骤3:利用版图设计工具在光栅结构周围排列梯形补偿图形；
[0010]步骤4:对晶片进行电子束曝光和显影，以完成包含梯形补偿图形的光栅结构。
[0011]从上述技术方案可以看出，本发明具有以下有益效果:
[0012]本发明提供的提高光栅曝光均匀度的方法，在原有的纳米级光栅四周排列梯形补偿图形。减少了邻近效应对图形的影响，使得各个栅条没有变形和叠加。纳米级光栅以亚微米量级周期密集排列，图形边缘光滑。如果仅是在三个方向增加补偿图形，也可以部分减少邻近效应对图形的影响，使得各个栅条没有叠加，边上的栅条没有变形，但是中间的栅条有明显变形。
【专利附图】
【附图说明】[0013]图1是本发明实施例中提高光栅曝光均匀度的电子束曝光方法流程图；
[0014]图2是本发明实施例中采用的纳米级光栅版图设计示例图；
[0015]图3是本发明实施例中纳米级光栅包含三面图形补偿的版图设计示例图；
[0016]图4是本发明实施例中纳米级光栅包含四面图形补偿的版图设计示例图；
[0017]图5是本发明实施例中采用纳米级光栅版图曝光以后的电子束胶SEM图；
[0018]图6是本发明实施例中采用纳米级光栅包含三面图形补偿的版图曝光以后的电子束胶SEM图；
[0019]图7是本发明实施例中采用纳米级光栅包含四面图形补偿的版图曝光以后的电子束胶SEM图。
【具体实施方式】
[0020]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
[0021]本发明提供的提高光栅曝光均匀度的方法，在原有的纳米级光栅四周排列梯形补偿图形，减少了邻近效应对图形的影响，使得各个栅条没有变形和叠加。纳米级光栅以亚微米量级周期密集排列，图形边缘光滑。
[0022]图1示出了根据本发明实施例中提高光栅曝光均匀度的电子束曝光方法流程图。如图1所示，该实施例以GaAs基外延片为例，该方法包括以下步骤；
[0023]步骤1:在GaAs基外延片上涂覆电子束胶ZEP520A，甩胶条件为5000rpm，甩胶时间为60秒。
[0024]步骤2:将涂覆电子束胶的GaAs基外延片放在烘箱内进行前烘，前烘温度为180°C，时间为I小时
[0025]步骤3:利用版图设计工具⑶SII或L-Edit画出原有纳米量级光栅，栅条宽度为100nm-400nm，周期为0.4-0.7微米，光栅面积为5_30微米。在原有的纳米级光栅的上下左右都加上互不相接的梯形补偿图形。梯形补偿图形在距离光栅0.5-1微米处，宽度为
0.4-0.6 微米。
[0026]步骤4:对晶片进行电子束曝光。曝光时使用电子束加速电压为10KV，束闸大小为30微米，曝光步长为16nm。原有光栅的曝光计量系数可以按照原来的大小设定。而梯形补偿图形的曝光计量系数要相对小0.4-0.5。
[0027]步骤5:将完成电子束曝光的晶片放入对二甲苯中显影50-60秒，在异丙醇中定影20-30秒，并用N2吹干。
[0028]步骤6:将晶片放入温度为120°C的烘箱中进行坚膜，时间为15-30分钟。
[0029]步骤7:在扫描电子显微镜下观察图形的效果，如图4，5，6所示。
[0030]图2示出了本发明实施例中采用的纳米级光栅版图设计示例图。如图2所示，该纳米级光栅结构包括以亚微米量级为周期排列的多条光栅。
[0031]图3-4分别示出了根据本发明实施例提出的提高光栅曝光均匀度的方法所制作的光栅结构示意图。图3示出了纳米级光栅包含三面图形补偿的版图设计示例图，图4示出了纳米级光栅包含四面图形补偿的版图设计示例图。
[0032]图5-7示出了纳米级光栅不同版图曝光以后的电子束胶SEM图。图5示出了纳米级光栅版图曝光以后的电子束胶SEM图。图6示出了采用纳米级光栅包含三面图形补偿的版图曝光以后的电子束胶SEM图。图7示出了采用纳米级光栅包含四面图形补偿的版图曝光以后的电子束胶SEM图。图5中纳米级光栅形状畸形化，且栅条彼此交叠成一个整体，达不到光栅的均匀度要求。图6中纳米级光栅条形状没有畸形化，且保持了很高的准直性。但是唯有中心的一根光栅条宽度展宽，无法与其他栅条保持一致性。图7中纳米级光栅条保证了一致的宽度和一致的周期，其均匀度达到了标准。因此由图5-7可以看出，本发明可以有效地提高纳米级光栅的均匀度，为其在光电器件上的应用做出铺垫。
[0033]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种提高光栅均匀度的方法，该方法包括: 步骤1:在晶片上涂覆电子束胶； 步骤2:将涂覆电子束胶的晶片放在烘箱内进行前烘； 步骤3:利用版图设计工具在光栅结构周围排列梯形补偿图形； 步骤4:对晶片进行电子束曝光和显影，以完成包含梯形补偿图形的光栅结构。
2.如权利要求1所述的方法，其特征在于，步骤3中所述梯形补偿图形排列在光栅结构的四周，且互不相接。
3.如权利要求1所述的方法，其特征在于，所述光栅结构为包括多个纳米级光栅条。
4.如权利要求1所述的方法，其特征在于，所述晶片为GaAs基外延片。
5.如权利要求4所述的方法，其特征在于，所述电子束胶是ZEP520A，甩胶条件为5000rpm，甩胶时间为60秒。
6.如权利要求4所述的方法，其特征在于，步骤2中所述前烘的条件为烘箱180°C，时间为I小时。
7.如权利要求4所述的方法，其特征在于，步骤3中所述版图设计工具是GDSII或L-Edit0
8.如权利要求3所述的方法,其特征在于,所述纳米级光栅条宽度为100nm-400nm,周期为0.4-0.7微米，光栅面积为5-30微米。
9.如权利要求1-8任一项所述的方法，其特征在于，所述梯形补偿图形在距离光栅0.5-1微米处，宽度为0.4-0.6微米。
10.如权利要求1-8任一项所述的方法，其特征在于，步骤4中对晶片进行电子束曝光所使用的电子束加速电压为10KV，束闸大小为30微米，曝光步长为16nm。
【文档编号】G03F7/20GK103576221SQ201310510519
【公开日】2014年2月12日 申请日期:2013年10月25日 优先权日:2013年10月25日
【发明者】王莉娟, 喻颖, 査国伟, 徐建星, 倪海桥, 牛智川 申请人:中国科学院半导体研究所