一种全包围栅结构的制备方法
【技术领域】
[0001]本发明属于半导体集成电路制造工艺技术领域，具体的，涉及一种全包围栅结构的制备方法。
【背景技术】
[0002]半导体集成电路(1C)工业经历了迅速的发展。在1C的发展过程中，通常增大了功能密度(即每个芯片区域的互连器件的数量)，而减小了几何尺寸(即使用制造工艺可以制造的最小器件或互连线)。这种按比例缩小的工艺优点在于提高了生产效率并且降低了相关费用。同时，这种按比例缩小的工艺也增加了处理和制造1C的复杂性。
[0003]在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，一些制造厂商已经开始考虑如何从平面CMOS晶体管向三维鳍式场效应管(FinFET)器件结构的过渡问题。与平面晶体管相比，FinFET器件由于改进了对沟道的控制，从而减小了短沟道效应。
[0004]制造和设计中的挑战推动了 FinFET器件的发展。目前，FinFET已出现在20nm技术代的应用中。尽管现有的FinFET器件以及制造FinFET器件的方法已大体上满足了其预期目的，但并不是在所有方面都能够完全令人满意。
[0005]FinFET器件是一种多栅M0S器件。按照栅极数目的不同，可以将FinFET划分为双栅FinFET、三栅FinFET以及可四面控制的全包围栅(Gate-all-around)FinFET。
[0006]其中，双栅FinFET具有两个栅极，分别位于鳍体(Fin)的两侧，可以分别独立控制鳍体的沟道电流。在实际应用中，双栅FinFET常用于要求具有低漏电流的核心逻辑电路。
[0007]三栅FinFET具有三个栅极，鳍体的两侧面各有一个栅极，另外一个栅极在鳍体的顶部。栅极及Fin (鳍)通过其下方的绝缘层与衬底相隔离。三栅FinFET的Fin结构有的是在SOI (Silicon On Insulator，绝缘体上娃)上形成的，有的是直接从娃衬底上直接得至丨J。三栅FinFET的好处是，由于鳍体的三个侧面都受到栅极的控制，所以比传统的M0S结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能。目前广泛应用的FinFET器件，基本上是三面控制的三栅FinFET。
[0008]随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构。全包围栅结构能更加有效地提高栅极控制能力、抑制短沟道效应。
[0009]目前的全包围栅结构基本上都是采用悬栅结构，其形成方法主要是:
[0010]首先，采用平面工艺形成所需要的有源区；然后，采用各种方案将其下部掏空，形成悬栅；接着，氧化形成栅介质；最后，淀积多晶硅，形成控制栅极。
[0011]也有采用垂直形式的栅结构来实现四面控制的FinFET器件，即有源区方向是垂直于硅片表面方向的全包围栅结构，其制作过程就更为复杂了。
[0012]由此可见，上述形成全包围栅结构的工艺非常复杂，且成本高昂，制约了 FinFET器件向低成本、高效率生产的迅速发展。因此，如何提供一种工艺简单、可靠、低成本的全包围栅极结构的制备方法，并保证器件性能，是本领域技术人员亟待解决的技术问题之一。
【发明内容】
[0013]本发明所要解决的技术问题是提供一种工艺简单、可靠、低成本的全包围栅极结构的制备方法，并保证器件性能，使形成的全包围形式的栅极能从四面有效地控制沟道，并得到所需要的器件特性，本发明方法简便，可与现有的集成电路平面工艺相兼容，解决了现有技术存在的工艺复杂、成本高的问题。
[0014]为了解决上述技术问题，本发明提供了一种全包围栅结构的制备方法，用于制作FinFET器件，包括以下步骤:
[0015]步骤S01，提供一半导体衬底，在所述半导体衬底上形成复合层，并对所述复合层进行图形化，其中，所述复合层从下往上依次包括介质层、掩埋栅极层以及阻隔层；
[0016]步骤S02，在所述复合层四周形成侧墙，然后所述侧墙的四周生长外延层，并对所述外延层平坦化，以使所述阻隔层的上表面、侧墙的上表面以及外延层的上表面相平齐；
[0017]步骤S03，去除所述阻隔层，并淀积与其等厚的第一高K介质层；
[0018]步骤S04，生长鳍片层，对所述鳍片层进行图形化并暴露出掩埋栅极层，以形成鳍片结构；
[0019]步骤S05，在所述外延层上形成介质隔离层；
[0020]步骤S06，在所述鳍片结构的侧壁以及顶部形成第二高K介质层；
[0021]步骤S07，生长第二栅极层，对所述第二栅极层进行图形化，形成横跨及包围所述鳍片结构的栅极结构。
[0022]优选的，所述步骤S03中，具体包括以下步骤:
[0023]步骤S031，采用湿法刻蚀工艺或干法刻蚀工艺去除所述阻隔层；
[0024]步骤S032，淀积与所述阻隔层等厚的第一高K介质层；
[0025]步骤S033，去除所述侧墙和外延层表面的第一高K介质层。
[0026]优选的，所述步骤S07中，具体包括以下步骤:
[0027]步骤S071，生长第二栅极层，且第二栅极层覆盖所述鳍片结构；
[0028]步骤S072，对所述第二栅极层平坦化；
[0029]步骤S073，采用光刻以及刻蚀工艺对所述第二栅极层进行刻蚀，以形成栅极结构。
[0030]优选的，所述掩埋栅极层与第二栅极层相连，并将所述鳍片结构合围。
[0031]优选的，所述步骤S04中，采用键合工艺形成鳍片层，所述鳍片层的材料与半导体衬底的材料相同。
[0032]优选的，所述掩埋栅极层与第二栅极层为掺杂的多晶硅。
[0033]优选的，所述步骤S01中，所述介质层为氧化硅、氮化硅或氮氧化硅，所述阻隔层为氮化硅或碳氮化硅。
[0034]优选的，所述步骤S02中，所述外延层的材料与半导体衬底的材料相同。
[0035]优选的，所述第一高K介质层以及第二高K介质层的材料为二氧化給。
[0036]优选的，所述鳍片结构的形状为条状、带状或矩形块状。
[0037]与现有的方案相比，本发明提供了一种全包围栅结构的制备方法，首先在半导体衬底上形成掩埋栅极层，然后在非掩埋栅极层区域形成外延层，并平坦化与掩埋栅极层相平，接着在其上方形成鳍片结构，最后形成横跨及包围鳍片结构的栅极结构，本发明中的栅极结构以全包围的形式从四面有效地控制沟道，相比于双栅极结构以及三栅极结构，增加了沟道的宽度从而使得沟道的有效面积得到提升。本发明在保证所需要的器件特性的同时，解决了现有技术存在的工艺复杂、成本高的问题，具有方法简便，可与现有的集成电路平面工艺相兼容，具有成本低、易于实施等优点。
【附图说明】
[0038]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0039]图1是本发明中全包围栅结构的制备方法的流程示意图；
[0040]图2a_2j是本发明中形成全包围栅结构的侧面结构示意图；
[0041]图3a_3j是本发明中形成全包围栅结构的俯视结构示意图；
[0042]图4是本发明中全包围栅结构的立体结构示意图；
[0043]图5是本发明中全包围栅结构的剖面结构示意图。
【具体实施方式】
[0044]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0045]上述及其它技术特征和有益效果，将结合实施例及附图对本发明的全包围栅结构的制备方法进行详细说明。图1是本发明中全包围栅结构的制备方法的流程示意图；图2a-2j是本发明中形成全包围栅结构的侧面结构示意图；图3a_3j是本发明中形成全包围栅结构的俯视结构示意图；图4是本发明中全包围栅结构的立体结构示意图；图5是本发明中全包围栅结构的剖面结构示意图。
[0046]如图1所示，本发明提供了一种全包围栅结构