用于降低背照式图像传感器中的串扰的复合栅格结构的制作方法
【专利摘要】本发明的实施例提供了一种用于背照式(BSI)像素传感器的半导体结构。光电二极管布置在半导体衬底内。复合栅格包括：金属栅格和低折射率(低n)栅格。金属栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第一开口。低n栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第二开口。滤色器布置在相应的光电二极管的第一开口和第二开口中并且滤色器的折射率大于低n栅格的折射率。滤色器的上表面相对于复合栅格的上表面偏移。本发明也提供了一种用于制造BSI像素传感器的方法。本发明的实施例还涉及用于降低背照式图像传感器中的串扰的复合栅格结构。
【专利说明】
用于降低背照式图像传感器中的串扰的复合栅格结构
技术领域
[0001]本发明涉及用于降低背照式图像传感器中的串扰的复合栅格结构。【背景技术】
[0002]数码相机和其他光学成像器件采用图像传感器。图像传感器将光学图像转换为数字数据，数字数据可以表示为数字图像。图像传感器包括像素传感器和支持逻辑的阵列。阵列的像素传感器是用于测量入射光的单元器件，以及支持逻辑有助于测量的读出。一种在光学成像器件中常见的类型是背照式(BSI)图像传感器。BSI图像传感器制造可以集成至传统的半导体工艺内以用于更低的成本、更小的尺寸和更高的集成度。此外，BSI图像传感器具有低操作电压、低功耗、高量子效率、低读出噪声并且允许随机存取。
【发明内容】
[0003]为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种用于背照式 (BSI)像素传感器的半导体结构，所述半导体结构包括:光电二极管，布置在半导体衬底内；复合栅格，包括:金属栅格，包括位于所述半导体衬底上面并且对应于所述光电二极管中的一个的第一开口；低折射率(低n)栅格，包括位于所述半导体衬底上面并且对应于所述光电二极管中的一个的第二开口；以及滤色器，布置在相应的所述光电二极管的第一开口和第二开口中，并且所述滤色器的折射率大于所述低n栅格的折射率，其中，所述滤色器的上表面相对于所述复合栅格的上表面偏移。
[0004]根据本发明的另一些实施例，提供了一种用于制造用于背照式(BSI)像素传感器的半导体结构的方法，所述方法包括:在半导体衬底内形成光电二极管；在所述半导体衬底上方形成按照顺序堆叠的金属层、低n层和硬掩模层；穿过位于所述光电二极管上面的所述金属层、所述低n层和所述硬掩模层的区域实施蚀刻以形成具有位于相应的所述光电二极管的一个上面的开口的复合栅格，其中，所述复合栅格包括按照顺序堆叠的金属栅格、 低n栅格和硬掩模栅格；以及在相应的所述光电二极管上方的所述开口中形成滤色器，其中，所述滤色器形成为具有相对于所述复合栅格的上表面偏移的上表面，并且所述滤色器的折射率大于所述低n层的折射率。
[0005]根据本发明的又一些实施例，提供了一种用于制造用于背照式(BSI)像素传感器的半导体结构的方法，所述方法包括:提供具有光电二极管的半导体衬底，所述光电二极管布置在所述半导体衬底内；在所述半导体衬底上方形成金属层；穿过位于所述光电二极管上面的所述金属层的区域实施第一蚀刻以形成具有位于相应的所述光电二极管的一个上面的第一开口的金属栅格；在所述金属栅格上方形成按照顺序堆叠的低n层和硬掩模层， 所述低n层和所述硬掩模层填充所述第一开口；穿过位于所述光电二极管上面的所述低n 层和所述硬掩模层的区域实施第二蚀刻以分别形成低n栅格和硬掩模栅格，所述低n栅格和所述硬掩模栅格共同地限定位于相应的所述光电二极管的一个上面第二开口；以及在相应的所述光电二极管上方的所述第一开口和所述第二开口中形成滤色器，其中，所述滤色器形成为具有相对于所述硬掩模栅格的上表面偏移的上表面，并且所述滤色器的折射率大于所述低n层的折射率。【附图说明】
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意， 根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1A示出了用于对准的背照式(BSI)像素传感器的半导体结构的一些实施例的截面图。
[0008]图1B示出了包括图1A中的像素传感器的BSI图像传感器封装件的半导体结构的一些实施例的截面图。
[0009]图2示出了用于对准的BSI像素传感器的半导体结构的其他实施例的截面图。
[0010]图3示出了用于偏移的BSI像素传感器的半导体结构的第一实施例的截面图。
[0011]图4示出了用于偏移的BSI像素传感器的半导体结构的第二实施例的截面图。
[0012]图5示出了用于偏移的BSI像素传感器的半导体结构的其他第二实施例的截面图。
[0013]图6示出了用于偏移的BSI像素传感器的半导体结构的第三实施例的截面图。
[0014]图7示出了用于偏移的BSI像素传感器的半导体结构的其他第三实施例的截面图。
[0015]图8示出了用于制造用于BSI像素传感器的半导体结构的方法的一些实施例的流程图。
[0016]图9示出了图8的方法的更详细实施例的流程图，其中，制造用于对准的BSI像素传感器的半导体结构。
[0017]图10至图13、图14A和图14B以及图15A和图15B示出了处于各个制造阶段的图 9的半导体结构的一些实施例的一系列的截面图的。
[0018]图16示出了图8的方法的更详细实施例的流程图，其中，制造用于偏移的BSI像素传感器的半导体结构。
[0019]图17至图22、图23A和图23B以及图24A和图24B示出了处于各个制造阶段的图 16的半导体结构的一些实施例的一系列的截面图的。【具体实施方式】
[0020]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。 下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例诸如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0021]而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述诸如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，以及本文使用的空间相对描述符可以同样地作相应的解释。
[0022]此外，可以在本文中使用“第一”、“第二”、“第三”等以便于描述一个图或一系列图的不同元件之间的区别。“第一”、“第二”、“第三”等旨在描述相应的元件。因此，结合第一图描述的第一介电层不必对应于结合其他图描述的“第一介电层”。
[0023]随着BSI图像传感器的尺寸的减小，BSI图像传感器面临多种挑战。BSI图像传感器的一个挑战是相邻像素传感器之间的串扰。随着BSI图像传感器变得越来越小，相邻像素传感器之间的距离变得越来越小，从而增加了串扰的可能性。串扰降低量子效率，角响应，和实现良好的信噪比(SNR)需要的最小亮度。BSI图像传感器的另一个挑战是光收集。 随着BSI图像传感器变得越来越小，用于光收集的表面面积变得越来越小，从而减少像素传感器的灵敏度。这对于低光环境而言是有问题的。
[0024]综上所述，本申请涉及一种在像素传感器之间具有改进的光学隔离或改进光收集的BSI图像传感器的半导体结构。该半导体结构包括半导体衬底和布置在衬底中的光电二极管。此外，半导体结构包括布置在半导体衬底的背侧的对应于光电二极管的滤色器。复合栅格进一步布置在滤色器周围和滤色器之间，并包括金属栅格和位于金属栅格上面的低折射率(低n)栅格。低n栅格的折射率小于滤色器的折射率，从而隔离相邻的滤色器和作为光导以增加滤色器的有效尺寸(例如，通过将滤色器的两侧上的入射光引导至滤色器的中心)。金属栅格阻挡光，从而隔离相邻的滤色器和减少串扰。滤色器进一步具有相对于复合栅格的上表面偏移的上表面。
[0025]相对于复合栅格的上表面偏移滤色器的上表面允许缓解BSI图像传感器所面临的一些挑战。例如，在一些实施例中，滤色器的上表面相对于复合栅格的上表面凹进。凹进滤色器的上表面有利地改进量子效率，这是因为低n栅格是透明的并且更多的光将被低n 栅格收集。这提高了角响应，和在倾斜入射光下实现为10的良好的SNR需要的最小亮度。 在其他实施例中，滤色器的上表面高于，并悬于复合栅格的上表面之上。由于低n栅格用作光导，所以相对于滤色器的上表面凹进复合栅格的上表面减少了串扰。
[0026]参考图1A，提供了对准的BSI像素传感器102的半导体结构的一些实施例的截面图100A。像素传感器102通常布置在BSI图像传感器的像素传感器阵列内，并且通常布置在像素传感器阵列的中心。半导体结构包括半导体衬底104,对应于像素传感器102的光电二极管106布置在半导体衬底104内。光电二极管106在半导体衬底104内布置成行和 /或列，并配置为积累来自入射在光电二极管106上的光子的电荷(例如，电子)。例如，半导体衬底104可能是诸如块状硅衬底的块状半导体衬底，或绝缘体上硅(SOI)衬底。
[0027]抗反射涂层(ARC) 108和/或第一介电层110沿着半导体衬底104的上表面布置在半导体衬底104上方。在存在ARC 108和第一介电层110二者的实施例中，第一介电层 110通常布置在ARC 108上方。ARC 108和/或第一介电层110将半导体衬底104和位于衬底104上面的复合栅格112间隔开。例如，第一介电层110可以是诸如二氧化硅的氧化物。
[0028]复合栅格112横向布置在光电二极管106周围以及光电二极管106之间以限定开口 114,滤色器116、118、120布置在开口 114内。开口 114对应于像素传感器102并且集中在光电二极管106的中心。复合栅格112可以包括在半导体衬底104上方按照顺序堆叠的金属栅格122、低n栅格124和/或硬掩模栅格126。金属栅格122阻挡光在相邻像素传感器102之间传输以帮助减少串扰。例如，金属栅格122可以是钨、铜或铝铜。低n栅格124 是折射率小于滤色器116、118、120的折射率的透明材料。由于低折射率，低n栅格124用作光导以将光引导至滤色器116、118、120。沿着滤色器116、118、120的侧边引导光(除了入射在滤色器116、118、120的顶部上的光)，光导有效地增加了滤色器116、118、120的尺寸。此外，由于低折射率，低n栅格124用于提供相邻像素传感器102之间的光隔离。在一些实施例中，低n栅格124是电介质，诸如氧化物(例如，Si02)或氧化铪(例如，Hf02)，或者折射率小于滤色器的折射率的材料。例如，硬掩模栅格126可以是氮化硅或氮氧化硅。
[0029]滤色器116、118、120布置在ARC 108和/或第一介电层110上方，并被微透镜128 覆盖。微透镜128集中在光电二极管106的中心。此外，滤色器116、118、120布置在复合栅格112的开口 114内的相应的像素传感器102的光电二极管106上方，并且通过第二介电层130与复合栅格112间隔开，第二介电层130作为复合栅格112的衬垫。例如，第二介电层130可以是氧化物。滤色器116、118、120的上表面132高于复合栅格112的上表面134 并且悬于开口 114周围的复合栅格112之上。由于低n栅格124收集较少的光，因此这有利于地降低了相邻像素传感器102之间的串扰。此外，分配相应颜色或波长的光的滤色器 116、118、120，并且滤色器116、118、120配置为过滤掉除分配的颜色或波长的光以外的所有颜色或波长的光。通常，滤色器分配在红光、绿光和蓝光之间交替，从而使得滤色器116、 118、120包括红色滤色器116、绿色滤色器118和蓝色滤色器120。在一些实施例中，根据拜耳马赛克，滤色器分配在红光、绿光和蓝光之间交替。
[0030]参考图1B，提供了 BSI图像传感器封装件136的半导体结构的一些实施例的截面图100B。BSI图像传感器封装件136包括像素传感器102的阵列138,像素传感器102以行和列布置在集成电路140的第一背侧上。在一些实施例中，像素传感器阵列138包括通常布置在像素传感器阵列138的中心的图1A的像素传感器102。此外，在一些实施例中，像素传感器阵列138包括数百万的像素传感器的和/或数百的(如果不是成千上万的)行和列。例如，像素传感器阵列138可以包括布置成1536行和2048列的约三百万的像素传感器。
[0031]集成电路140包括在半导体衬底104内以行和列布置的光电二极管106的阵列， 并且配置为积累来自入射在光电二极管106上的光子的电荷。诸如晶体管的逻辑器件(未示出)布置为沿着半导体衬底104的下表面并且配置为使光电二极管106能够读出。
[0032]BE0L金属化堆叠件142位于半导体衬底104下方和包括堆叠在层间介电(ILD)层 148内的多个金属化层144、146。BE0L金属化堆叠件142的一个或多个接触件150从金属化层146延伸至逻辑器件。此外，BE0L金属化堆叠件142的一个或多个第一通孔152在金属化层144、146之间延伸以互连金属化层144、146。例如，ILD层148可以是低k电介质 (即，介电常数小于约3.9的电介质)或氧化物。例如，金属化层144、146,接触件150和第一通孔152可以是诸如铜、钨或铝的金属。
[0033]载体衬底154位于集成电路140和球栅阵列(BGA) 156之间。BGA 156包括重分布层(RDL) 158,重分布层(RDL) 158布置为沿着载体衬底154的下表面并且通过一个或多个第二硅穿孔160电连接至BEOL金属化堆叠件142的金属化层144、146,第二硅穿孔160延伸穿过载体衬底154。BGA介电层162覆盖RDL 158,并且凸块下金属化(UBM)层164延伸穿过BGA介电层162以将位于UBM层164下面的焊料球166电连接至RDL 158。例如，BGA 介电层162可以是环氧树脂。例如，RDL 158、UBM层164、第二通孔160和焊料球166可以是诸如铜、铝、和钨的金属。
[0034]参考图2,提供了用于对准的BSI像素传感器202的半导体结构的其他实施例的截面图200。对应于像素传感器202的滤色器204布置在复合栅格112的开口 114中的光电二极管106上方。开口 114集中在光电二极管106上方。滤色器204部分地填充开口 114， 并且具有相对于复合栅格112的上表面134凹进的上表面206。这与图1A中的实施例形成对比。由于复合栅格112的低n栅格124用作光导以有效地增加滤色器204的尺寸，因此凹进的上表面206有利地改进了光收集。微透镜208布置在滤色器204上方并且与滤色器 204以及光电二极管106中心地对准。微透镜208填充剩余的开口 114并且悬于围绕开口 114的复合栅格112之上。
[0035]参考图3,提供了用于偏移的BSI像素传感器302的半导体结构的第一实施例的截面图300。像素传感器302通常布置在BSI图像传感器的像素传感器阵列的边缘处或者以其他方式从像素传感器阵列的中心偏移。例如，像素传感器302可以布置在图1B的像素传感器阵列138的边缘处。像素传感器302包括相应的滤色器304和相应的微透镜128。滤色器304布置在复合栅格112的开口 114中的光电二极管106上方。复合栅格112横向地布置在光电二极管106周围和之间以限定开口 114。滤色器304的上表面306位于复合栅格112的上表面134之上并且至少在一个方向上悬于复合栅格112的上表面134之上。微透镜128布置在滤色器304和光电二极管106上方。此外，微透镜128至少在一个方向上悬于复合栅格112的上表面134之上。
[0036]滤色器304在至少一个方向上从光电二极管106横向偏移或偏离量Si，并且微透镜128在至少一个方向上从光电二极管302横向偏移或偏离量S2。通常，偏移量S2大于偏移量Si。例如，偏移量SpS2可以在光电二极管106、微透镜128和滤色器304的中心之间。 此外，偏移量31和52可以正比于从像素传感器阵列的中心的距离以改进入射光的主光线角度不正常或不垂直处的像素效率。在一些实施例中，取决于偏移量Si，滤色器304可以部分地填充位于第一光电二极管106上面的复合栅格112中的第一开口并且可以部分地填充位于邻近的第二光电二极管106上面的复合栅格112中的第二开口。此外，在一些实施例中， 取决于偏移量S2，微透镜128可以部分地位于第一光电二极管上面和可以部分地位于邻近的第二光电二极管上面。
[0037]参考图4,提供了用于偏移的BSI像素传感器402的半导体结构的第二实施例的截面图400。BSI像素传感器402通常布置在BSI图像传感器的像素传感器阵列的边缘处或者以其他方式从像素传感器阵列的中心偏移。复合栅格404包括金属栅格122、低n栅格406和硬掩模栅格126。金属栅格122横向地布置在对应于像素传感器402的光电二极管106周围和之间以限定对应于像素传感器402的第一开口 408。第一开口 408与光电二极管106中心地对准并且位于光电二极管106上方。低n栅格406与金属栅格122共享布局，但是在至少一个方向上横向地偏移，从而低n栅格406邻近金属栅格122,其中低n栅格406的侧壁邻接金属栅格122的侧壁。硬掩模栅格126位于低n栅格406上面，并且低n栅格406和硬掩模栅格126限定第二开口 410。第二开口 410与第一开口 408重叠并且部分地位于光电二极管106上面。
[0038]滤色器412布置在光电二极管106上方且布置在第一和第二开口 408、410内。滤色器412通过第二介电层414与复合栅格404间隔开，第二介电层414作为复合栅格404 的衬垫。此外，滤色器412包括位于复合栅格404的上表面418之上并且悬于第二开口 410 周围的复合栅格404之上的上表面416。由于低n栅格406的偏移，滤色器412在至少一个方向上从光电二极管106横向地偏移或偏离量Si，并且具有阶形轮廓。微透镜128布置在滤色器412上方，并且在至少一个方向上从光电二极管106横向地偏移或偏离量S2。
[0039]参考图5,提供了用于对准的BSI像素传感器502的半导体结构的其他第二实施例的截面图500。滤色器504布置在光电二极管106上方且在复合栅格404的第一和第二开口 408、410内。滤色器504包括相对于复合栅格404的上表面418凹进的上表面506。这与图4的实施例形成对比。此外，滤色器504在至少一个方向上从光电二极管106横向偏移或偏离量Si。对应于像素传感器的微透镜508布置在滤色器412上方并且在至少一个方向上从光电二极管106横向偏移或偏离量S2。
[0040]参考图6,提供了用于偏移的BSI像素传感器602的半导体结构的第三实施例的截面图600。像素传感器602通常布置在BSI图像传感器的像素传感器阵列的边缘处或者以其他方式从像素传感器阵列的中心偏移。复合栅格112布置在开口 114周围和之间，开口 114对应于相应的像素传感器602的光电二极管106。此外，复合栅格112和滤色器116、 118、120布置在开口 114中，并且在至少一个方向上从光电二极管106横向偏移或偏离量 S1，从而使得开口 114与相应的像素传感器602的光电二极管106部分重叠。滤色器116、 118、120包括位于复合栅格112的上表面134之上的上表面132并且悬于开口 114周围的复合栅格112之上。微透镜128布置在滤色器116、118、120上方，并且在至少一个方向上从光电二极管106横向偏移或偏离量S2。
[0041]参考图7,提供了用于偏移的BSI像素传感器702的半导体结构的其他第三实施例的截面图700。对应于像素传感器702的滤色器204布置光电二极管106上方且在复合栅格 112的开口 114内。滤色器204包括相对于复合栅格112的上表面134凹进的上表面206。 这是与图6的实施例形成对比。此外，滤色器204在至少一个方向上从光电二极管106横向偏移或偏离量Si。微透镜208布置在滤色器204上方，并且在至少一个方向上从光电二极管106横向偏移或偏尚量S2。
[0042]参考图8,提供了用于制造用于BSI像素传感器的半导体结构的方法的一些实施例的流程图800。
[0043]在802中，提供半导体衬底和BE0L金属化堆叠件。BE0L金属化堆叠件沿着衬底的第一正侧位于半导体衬底下方，并且光电二极管布置在半导体衬底内的栅格中。
[0044]在804中，在半导体衬底的第二背侧上面形成的金属栅格，半导体衬底的第二背侧与衬底的正侧相对。金属栅格布置在对应于光电二极管的第一开口周围和之间，其中，第一开口至少部分地与相应的光电二极管重叠。
[0045]在806中，在金属栅格上面和/或邻近金属栅格形成按照顺序堆叠的低n栅格和硬掩模栅格。此外，低n栅格和硬掩模栅格形成在对应于光电二极管的第二开口周围和之间。第二开口至少部分地与相应的光电二极管和相应的光电二极管的第一开口重叠。低n栅格的折射率小于在此后形成的滤色器的折射率，并且因此用作光导以增加光收集。此外， 低n栅格提供光学隔离和减少相邻像素传感器之间的串扰。
[0046]在808中，形成滤色器，滤色器至少部分地填充相应的光电二极管的一个的第一和第二开口。滤色器形成为具有与硬掩模栅格的上表面垂直地偏移的上表面。在一些实施例中，滤色器悬于低n栅格之上。在这样的实施例中，有利的减少了通低n栅格收集的光， 从而减少了相邻像素传感器之间的串扰。在其他实施例中，滤色器的上表面相对于硬掩模栅格的上表面凹进。在这样的实施例中，有利地增加了通过低n栅格收集的光，从而增加了滤色器的有效尺寸。
[0047]在810中，位于滤色器上面形成微透镜。
[0048]虽然通过流程图800描述的方法在本文中被示出和描述为一系列的行为或事件， 但是应当理解，所示出的这些行为或事件的顺序不应解释为限制意义。例如，一些行为可以以不同的顺序发生和/或与除了本文中示出和/或描述的行为或事件外的其他行为或事件同时发生。此外，并非所有示出的行为都是实现本发明的一个或多个方面或本发明的实施例所必须的。此外，可以在一个或多个单独的行为和/或阶段中来执行本文中示出的一个或多个行为。
[0049]参考图9,提供了图8的方法的更详细实施例的流程图900。通过后文可以看到， 更详细的实施例涉及对准的BSI像素传感器。
[0050]在902中，提供具有半导体衬底和BE0L金属化堆叠件的集成电路。BE0L金属化堆叠件沿着半导体衬底的第一正侧位于半导体衬底下方，并且光电二极管布置在半导体衬底内的栅格中。
[0051]在904中，在集成电路上方形成按照顺序堆叠的抗反射涂层、第一介电层、金属层、低n层和硬掩模层。沿着半导体衬底的第二背侧形成堆叠件，半导体衬底的第二背侧与衬底的第一侧相对，并且低n栅格的折射率小于此后形成的滤色器的折射率。
[0052]在906中，穿过位于光电二极管上面的硬掩模层、低n层和金属层的区域实施至第一介电层的蚀刻，以形成至少部分地位于光电二极管上面的开口周围和开口之间的复合栅格。复合栅格包括按照顺序堆叠的金属栅格、低n栅格和硬掩模栅格。
[0053]在908中，形成覆盖硬掩模栅格和作为开口的衬垫的第二介电层。
[0054]在910中，形成至少部分地填充相应的开口中的一个的滤色器。滤色器的上表面从复合栅格的上表面垂直地偏移。例如，滤色器悬于复合栅格之上或滤色器的上表面相对于复合栅格的上表面凹进。
[0055]在912,在滤色器上面形成微透镜。
[0056]参考图10至图13、图14A和图14B以及图15A和图15B，提供了用于处于各个制造阶段的BSI像素传感器的半导体结构的一些实施例的截面图以示出图9中的方法。虽然结合该方法来描述图10至图13、图14A和图14B以及图15A和图15B，但是应当理解，在图 10至图13、图14A和图14B以及图15A和图15B中公开的结构不限制于该方法，相反，可以代表独立于该方法的结构。类似地，虽然结合图10至图13、图14A和图14B以及图15A和图15B来描述该方法，但是应当理解，该方法不限制于在图10至图13、图14A和图14B以及图15A和图15B中所公开的结构，但是相反，可以代表与在图10至图13、图14A和图14B 以及图15A和图15B中所公开的结构相独立的结构。
[0057]图10示出了对应于行为902的一些实施例的截面图1000。如所示，提供了其中布置有光电二极管106的半导体衬底104。光电二极管106对应于像素传感器并且通常以列和/或行布置在半导体衬底104内。在一些实施例中，半导体衬底104是集成电路的一部分。在这样的实施例中，集成电路的BE0L金属化堆叠件(未示出)沿着衬底104的第一正侧1002位于半导体衬底104下面。此外，光电二极管106部分地限定电连接至BE0L金属化堆叠件的集成电路的器件区。例如，半导体衬底104可以是块状半导体衬底。
[0058]图11示出了对应于行为904的一些实施例的截面图1100。如所示，沿着衬底104 的第二背侧在半导体衬底104上方形成按照顺序堆叠的ARC108、第一介电层110、金属层 122’、低n层124’和硬掩模层126’。例如，第一介电层110可以是由诸如二氧化硅的氧化物形成的。例如，金属层122’可以是由钨、铜或铝铜形成。例如，低n层124’可以是由折射率小于此后形成的滤色器的折射率的材料形成。在一些实施例中，低n层124’是由氧化物、氧化铪或折射率小于硅的折射率的材料形成。例如，硬掩模层126’可以是由氮化硅或氧氮化硅形成。
[0059]图12示出了对应于行为906的一些实施例的截面图1200。如所示，穿过位于光电二极管106上面的硬掩模层126’、低n层124’和金属层122’的区域实施至第一介电层 110的蚀刻。蚀刻生成布置在光电二极管106上面的开口 114周围的复合栅格。复合栅格 112包括按照顺序堆叠在开口 114周围的金属栅格122、低n栅格124和硬掩模栅格126。 通常，开口 114和光电二极管106共享大约相同的覆盖区。此外，该开口 114通常与光电二极管106中心地对准，从而使得复合栅格112布置在光电二极管106周围和光电二极管106 之间。然而，在其他实施例中，开口 114可以至少在一个方向上从光电二极管106横向地偏移或偏离，从而使得复合栅格112至少部分地位于光电二极管106上面。
[0060]用于实施蚀刻的工艺可以包括形成掩蔽对应于复合栅格112的硬掩模层126’的区域的光刻胶层。然后根据光刻胶层的图案可以将蚀刻剂应用于硬掩模层126’，从而限定硬掩模栅格126。蚀刻剂可以相对于低n层124’对硬掩模层126’具有选择性。在限定硬掩模栅格126的情况下，可以去除光刻胶层并且可以根据硬掩模栅格126的图案将一种或多种额外的蚀刻剂1202应用于低n层124’和金属层122’。
[0061]图13示出了对应于行为908的一些实施例的截面图1300。如所示，形成作为复合栅格112的上表面134的衬垫的第二介电层130。通常，第二介电层130是使用共形沉积技术形成的，诸如，例如，化学汽相沉积(CVD)或物理汽相沉积(PVD)。例如，第二介电层130 可以是由诸如二氧化硅的氧化物形成。
[0062]图14A和图14B示出了对应于行为910和912的一些实施例的截面图1400A、 1400B〇
[0063]如图14A所示，在相应的像素传感器的开口 114中形成对应于像素传感器的滤色器116、118、120。此外，滤色器116、118、120形成为具有分配的颜色。通常，滤色器116、 118、120可选地形成为具有红色、绿色和蓝色的分配的颜色。因此，滤色器116、118、120通常包括红色滤色器116、绿色滤色器118和蓝色滤色器120。滤色器116、118、120也形成为具有高于复合栅格112的上表面134并且悬于复合栅格112的上表面134之上的上表面 132。如上所述，这减少了通过低n栅格124的光收集，从而减少了相邻像素传感器之间的串扰。
[0064]在一些实施例中，如所示，滤色器116、118、120填充相应的像素传感器114的开口并且关于垂直轴是对称的，垂直轴与相应的像素传感器的光电二极管的中心对准。在这样的实施例中，滤色器116、118、120通常悬于相应的像素传感器的开口 114周围的复合栅格上表面134之上，并且悬垂的相邻侧壁通常邻接。在其他实施例中，滤色器116、118、120在至少一个方向上从相应的像素传感器的光电二极管106横向偏移或偏离。在这样的实施例中，滤色器116、118、120通常关于与相应的像素传感器的光电二极管的中心对准的垂直轴是非对称的。此外，滤色器116、118、120悬于至少部分地位于相应的像素传感器的开口 114 周围的复合栅格上表面134之上。取决于偏移或偏离的程度，滤色器116、118、120可以部分地填充相应的像素传感器的开口，并且可以部分地填充与相应的像素传感器相邻的像素传感器的开口。
[0065]用于形成滤色器116、118、120的工艺可以包括对于颜色分配的每种不同颜色，形成滤色器层以及图案化滤色器层。形成滤色器层以填充开口 114的暴露区域并且以覆盖复合栅格上表面134的暴露区域。滤色器层是由允许相应颜色的光传输穿过同时阻挡其他颜色的光的材料形成。此外，在一些实施例中，在形成滤色器层之后平坦化滤色器层。可以通过在滤色器层上方形成具有图案的光刻胶层、根据光刻胶层的图案将蚀刻剂应用于滤色器层和去除图案光刻胶层来实施图案化。
[0066]如图14B所示，在相应的像素传感器的滤色器116、118、120上方形成对应于像素传感器的微透镜128。在一些实施例中，微透镜128可以在至少一个方向上从光电二极管 106横向地偏移或偏离。
[0067]图15A和图15B示出了对应于行为910和912的其他实施例的截面图1500A、 1500B〇
[0068]如图15A所示，在相应的像素传感器的开口 114中形成对应于像素传感器的滤色器204。此外，滤色器204形成为具有相对于复合栅格112的上表面134凹进的上表面206。 这有利地增加了通过低n栅格124的光收集。甚至更多，滤色器204形成为具有分配的颜色。通常，滤色器可选地形成为具有红色、绿色和蓝色的分配的颜色。
[0069]用于形成滤色器204的工艺可以包括:针对颜色分配的每种不同颜色，形成滤色器层和图案化滤色器层。可以形成滤色器层以填充暴露的开口和以覆盖复合栅格上表面的暴露区域。然后在图案化之前，可以平坦化滤色器层和/或回蚀刻滤色器层至大约与复合栅格上表面134平齐处。可以通过在滤色器层上方形成具有图案的光刻胶层、根据光刻胶层的图案将蚀刻剂应用于滤色器层和去除图案光刻胶层来实施图案化。通过应用蚀刻剂， 滤色器层的上表面相对于复合栅格上表面134凹进。
[0070]如图15B所示，在相应的像素传感器的滤色器204上方形成对应于像素传感器的微透镜208。此外，微透镜208形成在开口 114的剩余区域中并且悬于复合栅格112的上表面134之上。在一些实施例中，如所示，微透镜208填充开口 114的剩余区域并且关于与相应的像素传感器的光电二极管中心对准的垂直轴对称。在这样的实施例中，微透镜208通常悬于相应的像素传感器的开口 114周围的复合栅格上表面134之上，并且悬垂的相邻侧壁通常邻接。在其他实施例中，微透镜208在至少一个方向上从相应的像素传感器的光电二极管106横向偏移或偏离。在这样的实施例中，微透镜208通常关于与相应的像素传感器的光电二极管的中心对准的垂直轴是非对称的。此外，微透镜208悬于至少部分地位于相应的像素传感器的开口 114周围的复合栅格上表面134之上。取决于偏移或偏离的程度， 微透镜208可以部分地填充相应的像素传感器的开口，并且可以部分地填充与相应的像素传感器相邻的像素传感器的开口。可以根据传统的方法形成微透镜208。
[0071]参考图16,提供了图8的方法的其他更详细的实施例的流程图1600。从后文中可以看出，更详细的实施例涉及偏移的BSI像素传感器。
[0072]在1602中，提供具有半导体衬底和BE0L金属化堆叠件的集成电路。BE0L金属化堆叠件沿着半导体衬底的第一正侧位于半导体衬底下方，并且光电二极管布置在半导体衬底内的栅格中。
[0073]在1604中，在集成电路上方形成按照顺序堆叠的抗反射涂层、第一介电层、金属层。沿着半导体衬底的第二背侧形成堆叠件，半导体衬底的第二背侧与衬底的第一侧相对。
[0074]在1606中，穿过位于光电二极管上面的金属层的区域实施至第一介电层的蚀刻。 第一蚀刻形成至少部分地位于光电二极管上面的开口周围和开口之间的金属栅格。
[0075]在1608中，在金属栅格上方形成按照顺序堆叠的低n层和硬掩模层，并且低n层和硬掩模层填充第一开口。低n栅格的折射率小于此后形成的滤色器的折射率。
[0076]在1610中，穿过位于光电二极管上面的硬掩模层和低n层的区域实施至金属栅格的第二蚀刻。第二蚀刻形成第二开口周围和第二开口之间的低n栅格和硬掩模栅格，第二开口至少部分地位于光电二极管和第一开口上面。
[0077]在1612中，形成覆盖硬掩模栅格并且作为第一和第二开口的衬垫的第二介电层。
[0078]在1614中，形成至少部分地填充第一和第二开口的滤色器。滤色器的上表面从复合栅格的上表面垂直地偏移。例如，滤色器悬于复合栅格之上或滤色器的上表面相对于复合栅格的上表面凹进。
[0079]在1616中，在滤色器上面形成微透镜。
[0080]参考图17至图22、图23A和图23B以及图24A和图24B，提供了用于处于各个制造阶段的BSI像素传感器的半导体结构的一些实施例的截面图以示出图16中的方法。虽然结合该方法来描述17至图22、图23A和图23B已经图24A和图24B，但是应当理解，在17 至图22、图23A和图23B以及图24A和图24B中公开的结构不限制于该方法，相反，可以代表独立于该方法的结构。类似地，虽然结合17至图22、图23A和图23B以及图24A和图24B 来描述该方法，但是应当理解，该方法不限制于在17至图22、图23A和图23B以及图24A和图24B中所公开的结构，但是相反，可以代表与在17至图22、图23A和图23B以及图24A和图24B中所公开的结构相独立的结构。
[0081]图17示出了对应于行为1602的一些实施例的截面图1700。如所示，提供了其中布置有光电二极管106的半导体衬底104。光电二极管106对应于像素传感器。在一些实施例中，半导体衬底104是集成电路的一部分。在这样的实施例中，集成电路的BE0L金属化堆叠件(未示出)沿着衬底104的第一正侧位于半导体衬底104下面。例如，半导体衬底104可以是块状半导体衬底。
[0082]图18示出了对应于行为1604的一些实施例的截面图1800。如所示，沿着衬底104 的第二背侧在半导体衬底104上方形成按照顺序堆叠的ARC108、第一介电层110、金属层 122’。例如，第一介电层110可以是由氧化物形成。例如，金属层122’可以由钨、铜或铝铜形成。
[0083]图19示出了对应于行为1606的一些实施例的截面图1900。如所示，穿过位于光电二极管106上面的金属层122’的区域实施至第一介电层110的第一蚀刻。第一蚀刻生成布置在光电二极管106上面的第一开口 408周围的金属栅格122。通常，第一开口 408和光电二极管106共享大约相同的覆盖区。此外，该第一开口 408通常与光电二极管106中心地对准，从而使得金属栅格122布置在光电二极管106周围和光电二极管106之间。然而，在其他实施例中，第一开口 408至少在一个方向上可以从光电二极管106横向地偏移或偏离，从而使得金属栅格122至少部分地位于光电二极管106上面。
[0084]用于实施第一蚀刻的工艺可以包括形成掩蔽对应于金属栅格122的金属层122’ 的区域的光刻胶层1902。然后根据光刻胶层1902的图案可以将蚀刻剂应1904应用于金属层122’，从而限定金属栅格122。蚀刻剂1904可以相对于第一介电层110对金属层122’ 具有选择性。在限定金属栅格122的情况下，可以去除光刻胶层1902。
[0085]图20示出了对应于行为1608的一些实施例的截面图2000。如图所示，在第一介电层110和金属栅格122上方形成按照顺序堆叠的低n层406’和硬掩模层126’。此外，低 n层406’形成为填充第一开口 408。在一些实施例中，用于形成低n层406’的工艺包括沉积中间层和使用化学机械抛光(CMP)平坦化中间层。低n层406’由折射率小于此后形成的滤色器的折射率的材料形成。在一些实施例中，低n层406’是由氧化物、氧化铪或折射率小于硅的折射率的材料形成。例如，硬掩模层126’可以是由氮化硅或氧氮化硅形成。
[0086]图21示出了对应于行为1610的一些实施例的截面图2100。如所示，穿过位于光电二极管106上面的硬掩模层126’和低n层406’的区域实施至第一介电层110的第二蚀亥IJ。第二蚀刻生成按照顺序堆叠的低n栅格406和硬掩模栅格126,并且低n栅格406和硬掩模栅格126布置在光电二极管106上面的第二开口 410周围。第二开口 410在至少一个方向上从光电二极管106横向地偏移或偏离，从而使得低n栅格406的侧壁邻接金属栅格122的侧壁。通常，第二开口 410和光电二极管106大约共享相同的覆盖区。硬掩模栅格126、低n栅格406和金属栅格122共同地限定复合栅格404。
[0087]用于实施第二蚀刻的工艺可以包括形成掩蔽对应于硬掩模栅格126的硬掩模层 126’的区域的光刻胶层。然后根据光刻胶层的图案可以将蚀刻剂2102应用于硬掩模层 126’，从而限定硬掩模栅格126。蚀刻剂可以相对于低n层406’对硬掩模层126’具有选择性。在限定硬掩模栅格126的情况下，可以去除光刻胶层并且可以根据硬掩模栅格126的图案将额外的蚀刻剂2102应用于低n层406’。
[0088]图22示出了对应于行为1612的一些实施例的截面图2200。如图所示，形成作为复合栅格404的上表面418的衬垫的第二介电层414。通常，使用共形沉积技术形成第二介电层414。例如，第二介电层414可以是由诸如二氧化硅的氧化物形成。
[0089]图23A和图23B示出了对应于行为1614和1616的一些实施例的截面图2300A、 2300B〇
[0090]如图23A所示，在相应的像素传感器的第一和第二开口 408、410中形成对应于像素传感器的滤色器412。此外，滤色器412形成为具有分配的颜色。通常，滤色器412可选地形成为具有红色、绿色和蓝色的分配的颜色。滤色器412也形成为具有高于复合栅格404 的上表面418并且悬于复合栅格404的上表面418之上的上表面416。如上所述，这减少了通过低n栅格406的光收集，从而减少了相邻像素传感器之间的串扰。
[0091]在一些实施例中，如图所示，滤色器412填充相应的像素传感器的第一和第二开口 408、410并且具有阶形轮廓。在这样的实施例中，滤色器412通常悬于相应的像素传感器的第二开口 410周围的复合栅格上表面418之上，此外，悬垂的相邻侧壁通常邻接。在其他实施例中，滤色器412在至少一个方向上从相应的像素传感器的光电二极管106横向偏移或偏离。在这样的实施例中，滤色器412悬于至少部分地位于相应的像素传感器的第二开口 410周围的复合栅格上表面418之上。此外，取决于偏移或偏离的程度，滤色器412可以部分地填充相应的像素传感器的第一和第二开口，并且可以部分地填充与相应的像素传感器相邻的像素传感器的第一和第二开口。
[0092]用于形成滤色器412的工艺可以包括，针对颜色分配的每种不同颜色，形成滤色器层和图案化滤色器层。可以形成滤色器层以填充第一和第二开口 408、410的暴露区域并且以覆盖复合栅格上表面418的暴露区域。在一些实施例中，在形成滤色器层之后，平坦化滤色器层。
[0093]如图23B所示，在相应的像素传感器的滤色器412上方形成对应于像素传感器的微透镜128。可以根据传统的方法形成微透镜128。此外，在一些实施例中，微透镜128可以在至少一个方向上从光电二极管106横向地偏移或偏离。
[0094]图24六和图248示出了对应于行为1614和1616的其他实施例的截面图2400八、 2400B。
[0095]如图24A所示，在相应的像素传感器的第一和第二开口 404、408中形成对应于像素传感器的滤色器504。此外，滤色器504形成为具有相对于复合栅格404的上表面418凹进的上表面506。甚至更多，滤色器504形成为具有分配的颜色。通常，滤色器可选地形成为具有红色、绿色和蓝色的分配的颜色。
[0096]用于形成滤色器54的工艺可以包括:针对颜色分配的每种不同颜色，形成滤色器层和图案化滤色器层。可以形成滤色器层以填充第一和第二开口 408、410的暴露区域和以覆盖复合栅格上表面418的暴露区域。然后在图案化滤色器层之前，可以平坦化滤色器层和/或回蚀刻滤色器层至大约与复合栅格上表面418平齐处。
[0097]如图24B所示，在相应的像素传感器的滤色器504上方形成对应于像素传感器的微透镜508。此外，微透镜508形成在第一和第二开口 408、410的剩余区域中并且悬于复合栅格404的上表面418之上。在一些实施例中，如所不，微透镜508填充相应的像素传感器的第一和第二开口 408、410的剩余区域。在这样的实施例中，微透镜508通常悬于相应的像素传感器的第二开口 410周围的复合栅格上表面418之上。此外，悬垂的相邻侧壁通常邻接。在其他实施例中，微透镜508在至少一个方向上从相应的像素传感器的光电二极管106横向偏移或偏离。在这样的实施例中，微透镜508悬于至少部分地位于相应的像素传感器的第二开口 410周围的复合栅格上表面418之上。取决于偏移或偏离的程度，微透镜508可以部分地填充相应的像素传感器的第二开口的剩余区域，并且可以部分地填充与相应的像素传感器相邻的像素传感器的第二开口的剩余区域。可以根据传统的方法形成微透镜508。
[0098]因此，从上文中可以理解，本发明提供了一种用于BSI像素传感器的半导体结构。 光电二极管布置在半导体衬底内。复合栅格包括:金属栅格和低折射率(低n)栅格。金属栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第一开口。低n栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第二开口。滤色器布置在相应的光电二极管的第一开口和第二开口中并且滤色器的折射率大于低n栅格的折射率。滤色器的上表面相对于复合栅格的上表面偏移。
[0099]在其他实施例中，本发明提供了一种用于制造用于BSI像素传感器的半导体结构的方法。在半导体衬底内形成光电二极管。在半导体衬底上方形成按照顺序堆叠的金属层、 低n层和硬掩模层。穿过位于光电二极管上面的金属层、低n层和硬掩模层的区域实施蚀刻以形成具有位于相应的光电二极管的一个上面的开口的复合栅格。复合栅格包括按照顺序堆叠的金属栅格、低n栅格和硬掩模栅格。在相应的光电二极管上方的开口中形成滤色器，滤色器形成为具有相对于复合栅格的上表面偏移的上表面，并且滤色器的折射率大于低n层的折射率。
[0100]在又其他的实施例中，本发明提供了一种用于制造用于BSI像素传感器的半导体结构的方法。提供具有光电二极管的半导体衬底，光电二极管布置在半导体衬底内。在半导体衬底上方形成金属层。穿过位于光电二极管上面的金属层的区域实施第一蚀刻以形成具有位于相应的光电二极管的一个上面的第一开口的金属栅格。在金属栅格上方形成按照顺序堆叠的低n层和硬掩模层，以及低n层和硬掩模层填充第一开口。穿过位于光电二极管上面的低n层和硬掩模层的区域实施第二蚀刻以分别形成低n栅格和硬掩模栅格，低n 栅格和硬掩模栅格共同地限定位于相应的光电二极管的一个上面第二开口。在相应的光电二极管上方的第一开口和第二开口中形成滤色器。滤色器形成为具有相对于硬掩模栅格的上表面偏移的上表面，并且滤色器的折射率大于低n层的折射率。
[0101]上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。[〇1〇2]为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种用于背照式(BSI)像素传感器的半导体结构，所述半导体结构包括:光电二极管，布置在半导体衬底内；复合栅格，包括:金属栅格，包括位于所述半导体衬底上面并且对应于所述光电二极管中的一个的第一开口；低折射率(低n)栅格，包括位于所述半导体衬底上面并且对应于所述光电二极管中的一个的第二开口；以及滤色器，布置在相应的所述光电二极管的第一开口和第二开口中，并且所述滤色器的折射率大于所述低n栅格的折射率，其中，所述滤色器的上表面相对于所述复合栅格的上表面偏移。
[0103]在上述半导体结构中，其中，所述滤色器的上表面悬于所述复合栅格的上表面之上。
[0104]在上述半导体结构中，其中，所述滤色器的上表面相对于所述复合栅格的上表面凹进。
[0105]在上述半导体结构中，还包括:集成电路，包括所述半导体衬底和位于所述半导体衬底下面的后段制程(BE0L)金属化堆叠件。
[0106]在上述半导体结构中，其中，所述金属栅格和所述低n栅格共享布局，并且其中， 所述低n栅格位于所述金属栅格上面。
[0107]在上述半导体结构中，其中，所述第一开口、所述第二开口和所述光电二极管共享覆盖区，并且其中，所述第一开口和所述第二开口集中在相应的所述光电二极管的中心上。
[0108]在上述半导体结构中，其中，所述第一开口和所述第二开口从所述光电二极管横向地偏移，从而使得所述金属栅格和所述低n栅格部分地掩蔽所述光电二极管。
[0109]在上述半导体结构中，其中，所述金属栅格和所述低n栅格共享布局，并且其中， 所述低n栅格从所述金属栅格横向偏移，从而使得所述金属栅格的侧壁和所述低n栅格的侧壁邻接。
[0110]在上述半导体结构中，其中，所述滤色器部分地填充相应的所述光电二极管的所述第一开口和所述第二开口，并且部分地填充与相应的所述光电二极管相邻的光电二极管的所述第一开口和所述第二开口。
[0111]根据本发明的另一些实施例，提供了一种用于制造用于背照式(BSI)像素传感器的半导体结构的方法，所述方法包括:在半导体衬底内形成光电二极管；在所述半导体衬底上方形成按照顺序堆叠的金属层、低n层和硬掩模层；穿过位于所述光电二极管上面的所述金属层、所述低n层和所述硬掩模层的区域实施蚀刻以形成具有位于相应的所述光电二极管的一个上面的开口的复合栅格，其中，所述复合栅格包括按照顺序堆叠的金属栅格、 低n栅格和硬掩模栅格；以及在相应的所述光电二极管上方的所述开口中形成滤色器，其中，所述滤色器形成为具有相对于所述复合栅格的上表面偏移的上表面，并且所述滤色器的折射率大于所述低n层的折射率。
[0112]在上述方法中，还包括:形成具有相对于所述复合栅格的上表面升高的上表面的所述滤色器。
[0113]在上述方法中，还包括:形成具有相对于所述复合栅格的上表面升高的上表面的所述滤色器；还包括:形成部分地填充相应的所述光电二极管的所述开口并且部分地填充与相应的所述光电二极管相邻的光电二极管的相邻开口的所述滤色器。
[0114]在上述方法中，还包括:形成具有相对于所述复合栅格的上表面凹进的上表面的所述滤色器。
[0115]在上述方法中，还包括:提供集成电路，所述集成电路包括所述半导体衬底和位于所述半导体衬底下面的后段制程(BE0L)金属化堆叠件。
[0116]在上述方法中，还包括:形成从所述光电二极管横向地偏移的所述开口，从而使得所述复合栅格部分地掩蔽所述光电二极管。
[0117]根据本发明的又一些实施例，提供了一种用于制造用于背照式(BSI)像素传感器的半导体结构的方法，所述方法包括:提供具有光电二极管的半导体衬底，所述光电二极管布置在所述半导体衬底内；在所述半导体衬底上方形成金属层；穿过位于所述光电二极管上面的所述金属层的区域实施第一蚀刻以形成具有位于相应的所述光电二极管的一个上面的第一开口的金属栅格；在所述金属栅格上方形成按照顺序堆叠的低n层和硬掩模层， 所述低n层和所述硬掩模层填充所述第一开口；穿过位于所述光电二极管上面的所述低n 层和所述硬掩模层的区域实施第二蚀刻以分别形成低n栅格和硬掩模栅格，所述低n栅格和所述硬掩模栅格共同地限定位于相应的所述光电二极管的一个上面第二开口；以及在相应的所述光电二极管上方的所述第一开口和所述第二开口中形成滤色器，其中，所述滤色器形成为具有相对于所述硬掩模栅格的上表面偏移的上表面，并且所述滤色器的折射率大于所述低n层的折射率。
[0118]在上述方法中，还包括:形成具有相对于所述硬掩模栅格的上表面升高的上表面的所述滤色器。
[0119]在上述方法中，还包括:形成具有相对于所述硬掩模栅格的上表面凹进的上表面的所述滤色器。
[0120]在上述方法中，还包括:形成与所述第一开口具有相同的覆盖区的所述第二开口， 并且所述第二开口从所述第一开口横向地偏移，从而使得所述金属栅格的侧壁和所述低n 栅格的侧壁邻接。
[0121]在上述方法中，还包括:提供集成电路，所述集成电路包括所述半导体衬底和位于所述半导体衬底下面的后段制程(BE0L)金属化堆叠件。
【主权项】
1.一种用于背照式(BSI)像素传感器的半导体结构，所述半导体结构包括:光电二极管，布置在半导体衬底内；复合栅格，包括:金属栅格，包括位于所述半导体衬底上面并且对应于所述光电二极管中的一个的第一 开口；低折射率(低n)栅格，包括位于所述半导体衬底上面并且对应于所述光电二极管中的 一个的第二开口；以及滤色器，布置在相应的所述光电二极管的第一开口和第二开口中，并且所述滤色器的 折射率大于所述低n栅格的折射率，其中，所述滤色器的上表面相对于所述复合栅格的上 表面偏移。2.根据权利要求1所述的半导体结构，其中，所述滤色器的上表面悬于所述复合栅格 的上表面之上。3.根据权利要求1所述的半导体结构，其中，所述滤色器的上表面相对于所述复合栅 格的上表面凹进。4.根据权利要求1所述的半导体结构，还包括:集成电路，包括所述半导体衬底和位于所述半导体衬底下面的后段制程(BEOL)金属 化堆叠件。5.根据权利要求1所述的半导体结构，其中，所述金属栅格和所述低n栅格共享布局， 并且其中，所述低n栅格位于所述金属栅格上面。6.根据权利要求1所述的半导体结构，其中，所述第一开口、所述第二开口和所述光电 二极管共享覆盖区，并且其中，所述第一开口和所述第二开口集中在相应的所述光电二极 管的中心上。7.根据权利要求1所述的半导体结构，其中，所述第一开口和所述第二开口从所述光 电二极管横向地偏移，从而使得所述金属栅格和所述低n栅格部分地掩蔽所述光电二极管。8.根据权利要求1所述的半导体结构，其中，所述金属栅格和所述低n栅格共享布局， 并且其中，所述低n栅格从所述金属栅格横向偏移，从而使得所述金属栅格的侧壁和所述 低n栅格的侧壁邻接。9.一种用于制造用于背照式(BSI)像素传感器的半导体结构的方法，所述方法包括:在半导体衬底内形成光电二极管；在所述半导体衬底上方形成按照顺序堆叠的金属层、低n层和硬掩模层；穿过位于所述光电二极管上面的所述金属层、所述低n层和所述硬掩模层的区域实施 蚀刻以形成具有位于相应的所述光电二极管的一个上面的开口的复合栅格，其中，所述复 合栅格包括按照顺序堆叠的金属栅格、低n栅格和硬掩模栅格；以及在相应的所述光电二极管上方的所述开口中形成滤色器，其中，所述滤色器形成为具 有相对于所述复合栅格的上表面偏移的上表面，并且所述滤色器的折射率大于所述低n层 的折射率。10.—种用于制造用于背照式(BSI)像素传感器的半导体结构的方法，所述方法包括:提供具有光电二极管的半导体衬底，所述光电二极管布置在所述半导体衬底内；在所述半导体衬底上方形成金属层；穿过位于所述光电二极管上面的所述金属层的区域实施第一蚀刻以形成具有位于相 应的所述光电二极管的一个上面的第一开口的金属栅格；在所述金属栅格上方形成按照顺序堆叠的低n层和硬掩模层，所述低n层和所述硬掩 模层填充所述第一开口；穿过位于所述光电二极管上面的所述低n层和所述硬掩模层的区域实施第二蚀刻以 分别形成低n栅格和硬掩模栅格，所述低n栅格和所述硬掩模栅格共同地限定位于相应的 所述光电二极管的一个上面第二开口；以及在相应的所述光电二极管上方的所述第一开口和所述第二开口中形成滤色器，其中， 所述滤色器形成为具有相对于所述硬掩模栅格的上表面偏移的上表面，并且所述滤色器的 折射率大于所述低n层的折射率。
【文档编号】H01L27/146GK105990383SQ201510673820
【公开日】2016年10月5日
【申请日】2015年10月16日
【发明人】周耕宇, 庄君豪, 曾建贤, 丁世汎, 江伟杰, 山下雄郎, 山下雄一郎
【申请人】台湾积体电路制造股份有限公司