薄膜晶体管及制备方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别是涉及一种薄膜晶体管及制备方法。
【背景技术】
[0002]用于AMOLED(Active Matrix/Organic Light Emitting D1de)的 TFT (Thin FilmTransistor)结构已经有多种，目前主要是采用低温多晶硅薄膜晶体管(LTPS-TFT)驱动0LED发光。
[0003]目前LTPS-TFT的制造工艺中，为抑制热载流子效应、减小漏电流，常引入LDD(Light Doped Drain)结构。即，对栅极两侧的多晶娃进行轻掺杂，掺杂浓度小于源漏极重掺杂浓度。在目前顶栅结构LTPS-TFT常规工艺中，往往是图案化刻蚀出栅极后，利用一道Mask工艺形成光刻胶阻挡层，进行源漏极离子注入重掺杂，然后去除光刻胶进行源漏极轻掺杂，形成LDD结构。在此过程中，栅极的形成和LDD结构形成需要经过两道Mask工艺，工艺成本高、时间长。
【发明内容】
[0004]基于此，针对上述问题，有必要提供一种薄膜晶体管及制备方法。
[0005]—种薄膜晶体管的制备方法，包括在半导体层上形成栅极金属层，并且，在形成栅极金属层之后，还包括如下步骤:
[0006]在所述栅极金属层上形成光刻胶层，通过构图工艺，使所述栅极金属层形成伪栅极；
[0007]以所述伪栅极为掩膜，对所述半导体层进行重掺杂离子注入工艺，形成源极重掺杂区及漏极重掺杂区；
[0008]对所述伪栅极上的所述光刻胶层进行灰化处理，以使所述光刻胶层的尺寸与待形成的栅极尺寸相同，刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极；
[0009]以所述栅极为掩膜，对所述半导体层进行轻掺杂离子注入工艺，形成源极轻掺杂区及漏极轻掺杂区。
[0010]在其中一个实施例中，采用等离子轰击工艺对所述光刻胶层进行灰化处理。
[0011]在其中一个实施例中，采用干法刻蚀工艺刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极。
[0012]在其中一个实施例中，所述光刻胶层的厚度为1.5?2.5微米。
[0013]在其中一个实施例中，对所述半导体层进行轻掺杂离子注入工艺之前还包括:除去所述栅极上的光刻胶层。
[0014]在其中一个实施例中，采用干法刻蚀工艺使所述栅极金属层形成伪栅极。
[0015]在其中一个实施例中，在半导体层上形成栅极金属层，包括如下步骤:
[0016]在基板上形成缓冲层；
[0017]在所述缓冲层上形成半导体层；
[0018]在所述半导体层上形成栅极绝缘层；
[0019]在所述栅极绝缘层上形成栅极金属层。
[0020]在其中一个实施例中，在所述缓冲层上形成半导体层，包括如下步骤:
[0021]在所述缓冲层上形成非晶硅层；
[0022]将所述非晶硅层转化为多晶硅层，形成所述半导体层。
[0023]在其中一个实施例中，形成所述源极轻掺杂区及漏极轻掺杂区之后，还包括步骤:
[0024]在所述栅极上形成层间绝缘层；
[0025]在所述栅极绝缘层与所述层间绝缘层上形成过孔；
[0026]在所述过孔内形成源极及漏极，使所述源极与所述源极重掺杂区连接，所述漏极与所述漏极重掺杂区连接。
[0027]—种薄膜晶体管，其采用上述任一所述制备方法制备。
[0028]上述薄膜晶体管的制备方法，只需要一次图形化工艺，即Mask工艺，即可实现源极重掺杂区、漏极重掺杂区、栅极、源极轻掺杂区、漏极轻掺杂区的制作，相比于常规工艺可以减少工艺成本，缩短工艺时间。
【附图说明】
[0029]图1为本发明一实施例中薄膜晶体管的制备方法的流程示意图；
[0030]图2A?2L为本发明一实施例中薄膜晶体管的制备方法中各步骤对应的结构示意图。
【具体实施方式】
[0031]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
[0032]需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
[0033]除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0034]请参阅图1，其为本发明一实施例中薄膜晶体管的制备方法的流程示意图。
[0035]薄膜晶体管的制备方法，包括如下步骤:
[0036]S110、在半导体层上形成栅极金属层。
[0037]具体地，采用溅射等方法在半导体层上沉积栅极金属层。例如，栅极金属层的材料为钼、铝、铬、铜、铝镍合金及钼钨合金等金属或合金，又如，使用上述几种材料的组合。在本实施例中，栅极金属层的厚度为100-800nm，当然，栅极金属层的厚度也可根据具体工艺需要选择合适的厚度。
[0038]S120、在所述栅极金属层上形成光刻胶层，通过构图工艺，使所述栅极金属层形成伪栅极。
[0039]具体地，在栅极金属层上涂覆一层光刻胶层，通过掩膜板对光刻胶层进行曝光、显影，形成光刻胶图案，并以光刻胶图案为掩膜，并将栅极金属层上未被光刻胶图案覆盖的区域进行刻蚀，形成伪栅极。例如，光刻胶层的厚度为1.5?2.5微米。又如，采用干法刻蚀使栅极金属层形成伪栅极。又如，采用SF6等离子气体进行干法刻蚀。
[0040]S130、以所述伪栅极为掩膜，对所述半导体层进行重掺杂离子注入工艺，形成源极重掺杂区及漏极重掺杂区。
[0041]例如，以伪栅极为掩膜，对伪栅极两侧的半导体层区域进行重掺杂离子注入工艺，形成源极重掺杂区及漏极重掺杂区。在本实施例中采用具有质量分析仪的离子注入方式。又如，根据设计需要，注入介质为含硼元素和/或含磷元素的气体，以形成P型或N型薄膜晶体管。例如，采用含硼元素，如以8?3气体为注入介质，注入能量范围为5?50KeV，更优选的能量范围为20?30KeV ;注入剂量范围为1X1013?1X10 17atoms/cm3，优选地，注入剂量范围为5X 1014?5X 10 15atoms/cm3;又如，采用含磷元素，如以PH 3/H2的混合气体作为注入介质。如以PH3/H^混合气体为注入介质，例如，PH3与H2的比例为1%?30% ;注入能量范围为20?llOKeV，更优选的能量范围为50?70KeV ;注入剂量范围为1 X 1013?
1 X 1017atoms/cm3，优选地，注入剂量范围为 5X1014?5X 10 15atoms/cm3。
[0042]S140、对所述伪栅极上的所述光刻胶层进行灰化处理，以使所述光刻胶层的尺寸与待形成的栅极尺寸相同，刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极。
[0043]例如，采用等离子体轰击工艺对伪栅极上的光刻胶层进行灰化处理，以使光刻胶层的尺寸与待形成的栅极尺寸相同。又如，采用02等离子体对光刻胶层的两端部进行轰击，以使光刻胶层的尺寸退至栅极尺寸，以灰化处理后的光刻胶层为掩膜，将伪栅极上未被光刻胶层覆盖的区域进行刻蚀，形成栅极。又如，采用干法刻蚀将伪栅极上未被光刻胶层覆盖的区域进行刻蚀，形成栅极。又如，采用SF6等离子气体进行干法刻蚀。例如，采用干刻设备先利用02等离子气体对光刻胶层进行刻蚀后，再利用SF6等离子气体对伪栅极进行轰击，以形成栅极。
[0044]S150、以栅极为掩膜，对所述半导体层进行轻掺杂离子注入工艺，形成源极轻掺杂区及漏极轻掺杂区。
[0045]具体地，以栅极为掩膜，对栅极两侧的半导体层进行轻掺杂离子注入工艺，以在半导体层上形成源极轻掺杂区及漏极轻掺杂区，其中，源极轻掺杂区及漏极轻掺杂区位于源极重掺杂区及漏极重掺杂区之间。例如，采用含磷元素，如以PH3/H2的混合气体作为注入介质。如以PH3/H^混合气体为注入介质，例如，？!13与!12的比例为1%?30% ;注入能量范围为20?llOKeV，更优选的能量范围为50?70KeV ;注入剂量范围为1X1012?5X 1013atoms/cm3，优选地，注入剂量范围为 5X1012?5X 10 13at