一种高介电常数界面层的制备方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种高介电常数界面层的制备方法。
【背景技术】
[0002]随着大规模集成电路技术的不断发展，作为硅基集成电路核心器件的金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸一直遵守着摩尔定律不断地缩小，则必须减小栅极介质层的厚度以利用减小栅极的长度保持良好的性能。但是，现有的场效应晶体管(MOS)之栅极介质层厚度越来越小，已经接近其限值。所以，为了减少栅极漏电，使用高介电常数(k)的栅极介质层，即可允许较小的物理厚度下，同样保持相同的有效厚度。
[0003]为了减小高介电常数栅介质层与硅基衬底之间的界面态密度，一般通过在两者之间加入一层几乎没有缺陷的栅介质过渡层，如Si02/Si0N，俗称高介电常数界面层。但是，由于仅通过传统热氧化法生长的高介电常数界面层不易与高介电常数的铪基栅介质材料之间形成Hf-S1-O的混合结构，使得两者之间的界面态密度过高，进而影响器件的性能。
[0004]寻求一种可有效降低高介电常数的铪基介质材料与硅基衬底之间的界面态密度之高介电常数界面层的制备方法已成为本领域技术人员亟待解决的技术问题之一。
[0005]故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种高介电常数界面层的制备方法。
【发明内容】
[0006]本发明是针对现有技术中，仅通过传统热氧化法生长的高介电常数界面层不易与高介电常数的铪基栅介质材料之间形成Hf-S1-O的混合结构，使得两者之间的界面态密度过高，进而影响器件的性能等缺陷提供一种高介电常数界面层的制备方法。
[0007]为实现本发明之目的，本发明提供一种高介电常数界面层的制备方法，所述高介电常数界面层的制备方法，包括:
[0008]执彳丁步骤S1:提供娃基衬底，并利用H2SOz^P H2O2的混合溶液对所述娃基衬底进行清洗;
[0009]执行步骤S2:米用RCA清洗法对所述娃基衬底进行清洗；
[0010]执行步骤S3:采用HF溶液对所述硅基衬底进行清洗；
[0011]执行步骤S4:采用热氧化法生长Si02/Si0N过渡层；
[0012]执行步骤S5:采用SCl (ΝΗ40Η/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层；
[0013]执行步骤S6:在经过SCl化学溶液清洗之Si02/Si0N过渡层上淀积高介电常数栅介质层。
[0014]可选地，在执行步骤S4后所获得的Si02/Si0N过渡层之厚度为O?10埃。
[0015]可选地，在执行步骤S5后所述Si02/Si0N过渡层具有羟基(_0H)。
[0016]可选地，所述具有羟基(-0H)之Si02/Si0N过渡层的厚度为O?8埃。
[0017]可选地，所述热氧化法生长Si02/Si0N过渡层，进一步包括热氮化、等离子体氮化附属掺杂工艺。
[0018]可选地，采用SCl (ΝΗ40Η/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层，进一步包括具有掺杂性质的清洗方法。
[0019]可选地，所述掺杂性质的清洗方法为Siconi循环清洗法和化学氧化方式使界面层掺杂氟(F)元素。
[0020]可选地，所述高介电常数栅介质层为铪基栅介质层。
[0021]综上所述，通过本发明高介电常数界面层的制备方法所获得的高介电常数界面层，可以有效降低高介电常数界面层的界面态密度，并且提高随后生长的铪基栅介质层的性质，进而改善器件的性能。
【附图说明】
[0022]图1所示为本发明高介电常数界面层的制备方法的流程图；
[0023]图2所示为通过本发明高介电常数界面层的制备方法所获得的高介电常数界面层与传统高介电常数界面层之界面态密度的比较图。
【具体实施方式】
[0024]为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
[0025]在本发明中，为了减小高介电常数栅介质层与硅基衬底之间的界面态密度，优选地，在所述高介电常数栅介质层与所述硅基衬底之间设置高介电常数界面层。非限制性地，所述高介电常数栅介质层为铪基栅介质层。所述高介电常数界面层为Si02/Si0N过渡层，且所述Si02/Si0N过渡层具有羟基(-0H)。
[0026]请参阅图1，图1所示为本发明高介电常数界面层的制备方法之流程图。所述高介电常数界面层的制备方法，包括:
[0027]执彳丁步骤S1:提供娃基衬底，并利用H2SOjP H2O2的混合溶液对所述娃基衬底进行清洗;
[0028]执行步骤S2:米用RCA清洗法对所述娃基衬底进行清洗；
[0029]执行步骤S3:采用HF溶液对所述硅基衬底进行清洗；
[0030]执行步骤S4:采用热氧化法生长Si02/Si0N过渡层；
[0031 ] 执行步骤S5:采用SCl (ΝΗ40Η/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层；
[0032]执行步骤S6:在经过SCl化学溶液清洗之Si02/Si0N过渡层上淀积高介电常数栅介质层。
[0033]为了更直观的揭露本发明之技术方案，凸显本发明之有益效果，现结合【具体实施方式】对本发明之方法和原理进行阐述。在【具体实施方式】中，所述高介电常数界面层的厚度、工艺方法仅为列举，不应视为对本发明技术方案的限制。所述高介电常数界面层的制备方法，包括:
[0034]执彳丁步骤S1:提供娃基衬底，并利用H2SOz^P H2O2的混合溶液对所述娃基衬底进行清洗，以去除硅基衬底表面之有机物；
[0035]执行步骤S2:米用RCA清洗法对所述娃基衬底进行清洗；其中，RCA清洗法可为传统的湿式化学清洗法，在此不予赘述。
[0036]执行步骤S3:采用HF溶液对所述硅基衬底进行清洗，以有效去除硅基衬底表面的原生氧化层，从而降低界面层的厚度；
[0037]执行步骤S4:采用热氧化法生长Si02/Si0N过渡层；
[0038]执行步骤S5:采用SCl (ΝΗ40Η/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层，以使得所述Si02/Si0N过渡层具有羟基(-0H);
[0039]执行步骤S6:在经过SCl化学溶液清洗之Si02/Si0N过渡层上淀积高介电常数栅介质层。例如，所述高介电常数介质层为铪基栅介质层。
[0040]更具体地，例如在所述步骤S4中，所述热氧化法生长Si02/Si0N过渡层，进一步包括热氮化、等离子体氮化附属掺杂工艺。所述Si02/Si0N过渡层的厚度为O?10埃。在所述步骤S5中，采用SCl (ΝΗ40Η/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层，以使得所述Si02/Si0N过渡层具有羟基(-0H)，所述具有羟基(-0H)之Si02/Si0N过渡层的厚度为O?8埃。在步骤S5中，采用SCl (ΝΗ40Η/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层，进一步包括具有掺杂性质的清洗方法及其他化学清洗工艺，例如现有的Siconi循环清洗法和化学氧化方式使界面层掺杂氟(F)元素，以改善器件的NBTI效应。
[0041]请参阅图2，并结合参阅图1，图2所示为通过本发明高介电常数界面层的制备方法所获得的高介电常数界面层与传统高介电常数界面层之界面态密度的比较图。作为本领域技术人员，容易理解地，在通过步骤S4，即采用热氧化法生长Si02/Si0N过渡层后，执行步骤S5，采用SCl (ΝΗ40Η/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层，以使得所述Si02/Si0N过渡层具有羟基(-0H)，所述Si02/Si0N过渡层之羟基(-0H)易于与作为高介电常数之铪基栅介质层形成Hf-S1-O的混合结构，从而改善两者之间的界面状态，明显地降低界面态密度，并提高随后生长的铪基栅介质层薄膜的性质，改善器件性能。
[0042]显然地，通过本发明高介电常数界面层的制备方法所获得的高介电常数界面层，可以有效降低高介电常数界面层的界面态密度，并且提高随后生长的铪基栅介质层的性质，进而改善器件的性能。
[0043]综上所述，通过本发明高介电常数界面层的制备方法所获得的高介电常数界面层，可以有效降低高介电常数界面层的界面态密度，并且提高随后生长的铪基栅介质层的性质，进而改善器件的性能。
[0044]本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
【主权项】
1.一种高介电常数界面层的制备方法，其特征在于，所述高介电常数界面层的制备方法，包括: 执行步骤S1:提供硅基衬底，并利用H2S0jP H 202的混合溶液对所述硅基衬底进行清洗； 执行步骤S2:采用RCA清洗法对所述硅基衬底进行清洗； 执行步骤S3:采用HF溶液对所述硅基衬底进行清洗； 执行步骤S4:采用热氧化法生长Si02/Si0N过渡层； 执行步骤S5:采用SCI (ΝΗ40Η/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层； 执行步骤S6:在经过SCI化学溶液清洗之Si02/Si0N过渡层上淀积高介电常数栅介质层。2.如权利要求1所述的高介电常数界面层的制备方法，其特征在于，在执行步骤S4后所获得的Si02/Si0N过渡层之厚度为0?10埃。3.如权利要求1所述的高介电常数界面层的制备方法，其特征在于，在执行步骤S5后所述Si02/Si0N过渡层具有羟基(-OH)。4.如权利要求3所述的高介电常数界面层的制备方法，其特征在于，所述具有羟基(-OH)之Si02/Si0N过渡层的厚度为0?8埃。5.如权利要求1所述的高介电常数界面层的制备方法，其特征在于，所述热氧化法生长Si02/Si0N过渡层，进一步包括热氮化、等离子体氮化附属掺杂工艺。6.如权利要求1所述的高介电常数界面层的制备方法，其特征在于，采用SC1(NH40H/Η202/Η20)化学溶液清洗工艺清洗所述Si02/Si0N过渡层，进一步包括具有掺杂性质的清洗方法。7.如权利要求6所述的高介电常数界面层的制备方法，其特征在于，所述掺杂性质的清洗方法为Siconi循环清洗法和化学氧化方式使界面层掺杂氟(F)元素。8.如权利要求1?7任一权利要求所述的高介电常数界面层的制备方法，其特征在于，所述高介电常数栅介质层为铪基栅介质层。
【专利摘要】一种高介电常数界面层的制备方法，包括：步骤S1：提供硅基衬底，并利用H2SO4和H2O2的混合溶液对硅基衬底进行清洗；步骤S2：采用RCA清洗法对硅基衬底进行清洗；步骤S3：采用HF溶液对硅基衬底进行清洗；步骤S4：采用热氧化法生长SiO2/SiON过渡层；步骤S5：采用SC1化学溶液清洗工艺清洗SiO2/SiON过渡层；步骤S6：在经过SC1化学溶液清洗之SiO2/SiON过渡层上淀积高介电常数栅介质层。通过本发明的制备方法所获得的高介电常数界面层，可以有效降低高介电常数界面层的界面态密度，并且提高随后生长的铪基栅介质层的性质，进而改善器件的性能。
【IPC分类】H01L21/28
【公开号】CN105336596
【申请号】CN201510624053
【发明人】温振平, 肖天金, 邱裕明
【申请人】上海华力微电子有限公司
【公开日】2016年2月17日
【申请日】2015年9月27日