光波分离网格与形成光波分离网格的方法与流程

本公开内容的实施方式一般涉及光波分离网格(lattice)与形成光波分离网格的方法。

背景

一直以来用于CMOS图像传感器中的滤色件(color filter)一般是由抗蚀剂(resist)型材料制成，且能够解析红色、绿色、蓝色、与白色。RGB像素以诸如贝尔图案(Bayer pattern)的图案排列。光通过滤色件的强度可接近图像的有限区域(像素)中的光的真实色彩，且通过此手段，可电子式制作色彩图像。抗蚀剂材料需要某些厚度，以正确地解析光的色彩。当像素于XY方向上规模缩小(scale down)，需要光二极管顶部上的结构(包括滤色件)以于Z方向规模缩小其厚度，而将串扰减至最小且改善量子效率。但是，滤色件抗蚀剂已达到其在厚度的规模缩放上的极限。因此，目前正搜寻建立滤色件的新方法。

因此，发明人已开发改良的光波分离网格以及形成光波分离网格的方法。

概述

本文提供光波分离网格与形成光波分离网格的方法。在一些实施方式中，一种光波分离网格包括：第一层，具有RO_XN_Y的分子式，其中该第一层具有第一折射率；以及第二层，该第二层设置于该第一层顶上且与该第一层不同，该第二层具有R’O_XN_Y的分子式，其中该第二层具有与该第一折射率不同的第二折射率，且其中R与R’各为金属或介电材料之一。

在一些实施方式中，一种在物理气相沉积(PVD)腔室中配置的基板顶上形成光波分离网格的方法包括：(a)通过物理气相沉积工艺在基板顶上沉积具有RO_XN_Y的分子式的第一层，其中该第一层具有预定第一折射率；以及(b)通过物理气相沉积工艺于该第一层顶上沉积第二层，该第二层与该第一层不同且具有R’O_XN_Y的分子式，其中该第二层具有与该第一折射率不同的预定第二折射率，且其中R与R’各为金属或介电材料之一。

在一些实施方式中，一种形成滤色件的方法包括：(a)通过物理气相沉积工艺在基板顶上沉积具有预定第一折射率的第一层，其中该第一层具有RO_XN_Y的分子式；(b)于该第一层顶上沉积具有R’O_XN_Y的分子式的第二层，其中该第二层具有与该第一折射率不同的预定第二折射率，其中R与R’各为金属或介电材料之一；(c)重复(a)至(b)以形成具有多个交替的第一层与第二层的堆叠；(d)将该第一层或该第二层之一蚀刻至在遍及该堆叠上多个有差异的厚度，其中每一厚度过滤不同的光波长；以及(e)重复(a)至(b)以将该光波分离网格形成至期望厚度。

本公开内容的其他与进一步的实施方式描述于下文中。

附图简要说明

通过参考附图中所描绘的本公开内容的说明性实施方式，可获得于上文中简要总结且于下文中更详细讨论的本公开内容的实施方式。然而，应注意附图仅说明本公开内容的典型实施方式，因而不应将所述附图视为限制范围，因为本公开内容可容许其他同等有效的实施方式。

图1描绘根据本公开内容的一些实施方式的形成光波分离网格的方法的流程图。

图2A至图2E描绘根据本公开内容的一些实施方式的制造光波分离网格的多个阶段。

图3描绘根据本公开内容的一些实施方式的适合执行本公开内容的多个部分的群集工具。

图4描绘根据本公开内容的一些实施方式的物理气相沉积(PVD)腔室的示意截面视图。

图5描绘根据本公开内容的一些实施方式的形成在示范性CMOS图像传感器顶上的示范性滤色件。

为了助于了解，如可能则已使用相同的元件符号指定各图共通的相同元件。附图并未按照比例绘制，且可能为了简明起见而经简化。应考虑一个实施方式的元件与特征可有利地并入其他实施方式而无需进一步记叙。

具体描述

本文公开改良的光波分离网格与形成光波分离网格的方法。在一些实施方式中，在此形成的光波分离网格可用于不同装置结构上，所述装置结构包括例如滤色件，该滤色件诸如为可用于互补式金氧半导体(CMOS)图像传感器上。在一些实施方式中，本文所述的光波分离网格可有利地使用减少形成网格所需的步骤数的方法形成，而造成产品产量改善。在一些实施方式中，有创造性的形成光波分离网格的方法可有利地助于制造工艺产量增加的光波分离网格，这是由于工艺步骤数减少所致。在一些实施方式中，该有创造性的方法可有利地减少污染问题且可容许更为精准地调谐网格性质，例如折射率值。经由本文公开的方法与结构，也可实现其他优点。

图1描绘形成根据本公开内容的一些实施方式的光波分离网格的方法100。下文中根据图2A至图2E所绘的制造光波分离网格的多个阶段描述该方法。

在一些实施方式中，方法100可在物理气相沉积(PVD)腔室中执行，例如图4中所描述的PVD腔室。图4描绘根据本公开内容的一些实施方式的物理气相沉积腔室(处理腔室400)的示意截面视图。适合用于执行本文所述的方法100的PVD腔室的范例包括Plus与SIPPVD以及Impulse^TM PVD处理腔室，上述腔室都可从美国加州圣克拉拉市的应用材料公司购得。可用于执行本文公开的该有创造性的方法的示范性处理系统可包括处理系统线路，可购自美国加州圣克拉拉市的应用材料公司。其他处理腔室(包括来自其他贩卖商的处理腔室)也可与本文提供的教导一并合适地使用。

方法100开始于102，其中，如图2A所描绘，通过物理气相沉积工艺将具有预定期望折射率的第一层202沉积于基板200顶上。接着，在104，且如图2B中所描绘，第二层204沉积在第一层202顶上，其中第二层204具有与第一折射率不同的预定第二折射率。

基板200可以是任何适合的基板，诸如硅基板、III-V族化合物基板、硅锗(SiGe)基板、外延基板、绝缘体上覆硅(SOI)基板、显示器基板(诸如液晶显示器(LCD)、等离子体显示器、电致发光(EL)灯显示器)、发光二极管(LED)基板、太阳能电池阵列、太阳能板、或类似物。在一些实施方式中，基板200可以是半导体晶片(例如200mm、300mm或类似的硅晶片)，诸如掺杂或无掺杂的多晶硅晶片、掺杂或无掺杂的硅晶片、图案化或无图案化的晶片、或类似物。

在一些实施方式中，基板200可以是部分形成的图像像素，该部分形成的图像像素具有例如硅基板顶上形成的光二极管、该光二极管顶上形成且用于发送(route)信号给CMOS晶体管的互连层、以及额外层，所述额外层诸如形成于光二极管顶上且用于将晶体管与污染物绝缘的绝缘层。

在一些实施方式中，第一层202可具有RO_XN_Y的分子式，其中x与y可在浓度上从0％变化至100％。在一些实施方式中，第二层204可具有R’O_XN_Y的分子式，其中x与y可在浓度上从0％变化至100％。在一些实施方式中，R与R’可以是金属或介电材料，例如硅(Si)、钛(Ti)、铝(Al)、铪(Hf)、铌(Nb)、钽(Ta)、钨(W)、锆(Zr)、或铜(Cu)。在一些实施方式中，第一层202可包括碳及/或氢，得到分子式RO_XN_YC_Z:H_W，其中w、x、y、与z可在浓度上从0％变化至100％。类似地，在一些实施方式中，第二层204可包括碳及/或氢，得到分子式R’O_XN_YC_Z:H_W，其中w、x、y、与z可在浓度上从0％变化至100％。第一层202与第二层204例如通过含有不同百分比的材料而造成不同折射率而有所不同。在一些实施方式中，R与R’是相同材料。例如，在一些实施方式中，第一层202可以是SiO_XN_Y、AlO_X、AlN、NiO_X、TiO_X之一，而第二层204可以是SiO_XN_Y、AlO_X、AlN、NiO_X、TiO_X的另一个。在一些实施方式中，第一层202与第二层204可各具约10nm至约120nm的厚度。

在一些实施方式中，第一层202与第二层204是在适合的处理腔室中通过物理气相沉积工艺沉积，该适合的处理腔室诸如下文中针对图4所描述的处理腔室400。处理腔室400可具有设置在该处理腔室中的靶材(例如靶材406)，该靶材包括待沉积在基板200顶上的源材料。例如，在一些实施方式中，靶材406可包括金属或介电材料，例如硅(Si)、钛(Ti)、铝(Al)、铪(Hf)、铌(Nb)、钽(Ta)、钨(W)、锆(Zr)、或铜(Cu)。

在一些实施方式中，沉积第一层202可包括提供处理气体至处理腔室以与来自靶材406的材料反应。在一些实施方式中，沉积第二层204也可包括提供处理气体至处理腔室以与来自靶材406的材料反应。在一些实施方式中，处理气体可包括含氧气体、含氮气体、含碳气体、或含氢气体的一个或多个。例如，在一些实施方式中，处理气体可包括O₂、O₃、N₂、NH₃、H₂、CO、CO₂、或CH₄的一个或多个，或上述气体的组合。该反应引发靶材在该靶材表面上形成靶材的材料与反应气体的化合物的薄层，该化合物的薄层随后从靶材表面溅射，且被引导朝向基板200。

在一些实施方式中，处理气体也可包括惰性气体，诸如氩(Ar)、氦(He)、氪(Kr)、氖(Ne)、氙(Xe)、或类似物。可用任何适合的流速提供处理气体，以从靶材溅射材料。例如，可用介于约1sccm至约500sccm之间的流速提供处理气体。在一些实施方式中，可由处理气体形成等离子体，以助于从靶材溅射材料。在这样的实施方式中，可施加任何适合量的功率(例如DC或脉冲DC或RF功率的至少一者)至靶材以引燃处理气体且维持等离子体。例如，可施加约50瓦至约50,000瓦的DC或RF功率至靶材，以引燃处理气体且维持等离子体。

在一些实施方式中，多个PVD处理腔室可耦接群集工具(诸如处理系统的线路)，助于增加工艺产量，这是通过下述方式实现：减少制造光波分离网格所需的工艺步骤数、减少污染问题、以及容许更精准地调谐网格性质，例如折射率的控制。例如，在一些实施方式中，第一层202与第二层204可于单一PVD腔室中利用相同靶材的材料与不同处理气体组成物而沉积。例如，第一层202可利用硅靶材与包括氧及氩的处理气体，而得到硅氧化物的第一层，而第二层204可利用硅靶材与包括氮及氩的处理气体，而得到硅氮化物的第二层。

在一些实施方式中，第一层202与第二层204可于不同的PVD腔室中沉积，利用相同材料的靶材材料与不同的处理气体组成物(例如，第一PVD腔室使用硅靶材以及包括氧与氩的处理气体，而第二PVD腔室使用硅靶材以及包括氮与氩的处理气体)，或利用不同的靶材材料与不同的处理气体组成物(例如，第一PVD腔室使用硅靶材以及包括氧与氩的处理气体，而第二PVD腔室使用钛靶材以及包括氮与氩的处理气体)，或是利用不同的靶材材料与相同的处理气体条件(例如，第一PVD腔室使用硅靶材以及包括氧与氩的处理气体，而第二PVD腔室使用钛靶材以及包括氧与氩的处理气体)。

在一些实施方式中，第一层202可具有预定的期望第一折射率，而第二层204可具有预定的期望第二折射率，该第二折射率与该第一折射率不同。第一折射率与第二折射率可基于沉积工艺参数。举例而言，在一些实施方式中，第一层与第二层的折射率可通过控制工艺参数而调谐至期望值，所述工艺参数诸如处理气体的组成、腔室压力、与腔室温度。例如，在一些实施方式中，处理腔室可维持在约0.5毫托至约300毫托的压力。此外，在一些实施方式中，处理腔室可维持在约-20摄氏度至约500摄氏度的温度。

在一些实施方式中，可重复步骤102与104以形成如图2C中所描绘的交替的第一层与第二层的堆叠。在一些实施方式中，第一层202或第二层204之一被蚀刻至遍及该堆叠的多个部分上有多个有差异的厚度，其中每一厚度辨识不同的光波长。层的堆叠中存在愈多厚度，则愈多波长可被解析，且可得到更多关于被拍摄的主体的光谱本质的信息。例如，在一些实施方式中，如图2D与图2E中所描绘，第一层202或第二层204之一被蚀刻成在该堆叠的第一部分处有第一厚度，在该堆叠的第二部分处有第二厚度，且在该堆叠的第三部分处有第三厚度，其中第一厚度小于第二厚度，且第二厚度小于第三厚度。蚀刻后，可重复步骤102与104以将光波分离网格形成至期望厚度。在一些实施方式中，蚀刻后沉积的额外层的阶梯覆盖率可通过调整诸如腔室压力与基板偏压之类的沉积参数而控制。

可于个别的处理腔室中执行本文描述的方法，所述个别的处理腔室可用独立装设(standalone configuration)的方式设置，或设置成群集工具的一部分，该群集工具例如为下文中针对图3所描述的集成工具(即，群集工具300)。该群集工具300的特征在于至少一个物理气相沉积(PVD)腔室(处理腔室400，如下文所述)。集成群集工具300的范例包括集成工具，可购自美国加州圣克拉拉市的应用材料公司。本文所述的方法可通过使用耦接适合处理腔室的其他群集工具实行，或是在其他适合的处理腔室中实行。举例而言，在一些实施方式中，上文讨论的有创造性的方法可有利地在集成工具中执行，使得在处理步骤之间有受限的真空破坏或无真空破坏。例如，减少的真空破坏可限制或防止层间或基板其他部分间的污染。

群集工具300可包括一或多个装载锁定腔室306A、306B，以传递基板进入或离开群集工具300。一般而言，由于群集工具300是在真空下，所以装载锁定腔室306A、306B可“泵抽降压(pump down)”引入群集工具300中的基板。第一机器人310可于装载锁定腔室306A、306B与第一组一或多个基板处理腔室312、314、316、318(图中显示4个)之间传递基板。每一基板处理腔室312、314、316、318可装配成执行许多基板处理操作，所述操作除了原子层沉积(ALD)、化学气相沉积(CVD)、预清洁、热处理/去气、定向与其他基板工艺之外，还包括本文所述的物理气相沉积工艺。

第一机器人310也可将基板传递至/出一或多个居中的传递室322、324。居中的传递室322、324可用于维持超高真空条件，同时容许基板于群集工具300内传递。第二机器人330可在居中传递室322、324与第二组一或多个基板处理腔室332、334、336、338之间传递基板。类似基板处理腔室312、314、316、318，基板处理腔室332、334、336、338可装配成执行各式各样基板处理操作，所述操作除了例如原子层沉积(ALD)、化学气相沉积(CVD)、预清洁、热处理/去气、与定向之外，还包括本文所述的物理气相沉积工艺。若无需由群集工具300所执行的特定工艺，则基板处理腔室312、314、316、318、332、334、336、338的任一者可从群集工具300移除。

图4描绘适合执行根据本公开内容的一些实施方式的上述方法的至少多个部分的物理气相沉积(PVD)处理腔室(处理腔室400)的示意截面视图。处理腔室400含有用于接收基板404的基板支座402以及诸如靶材406的溅射源。基板支座402可位于接地包壳(例如腔室壁408)内，该接地包壳可以是腔室壁(如图所示)或接地遮蔽件(图中显示接地遮蔽件404覆盖靶材406上方处理腔室400的至少一些部分。在一些实施方式中，接地屏蔽件440可于靶材下方延伸而也包围基板支座402)。

在一些实施方式中，处理腔室包括用于将RF及/或DC能量耦接靶材406的馈送结构。该馈送结构的第一端可耦接RF电源418及/或DC(或脉冲DC)电源420，上述电源可分别用于提供RF及/或DC(或脉冲DC)能量给靶材406。在一些实施方式中，可设置多个RF电源(即，两个或更多个)，以提供多个适合频率的RF能量。

在一些实施方式中，当从靶材406溅射介电材料(诸如硅)，表面将会累积电荷，而导致电弧放电以及来自电弧放电源或终结的粒子射入。使用脉冲DC能量容许快速地从负(用于溅射靶材)切换至正(用于清扫或电荷刷洗靶材(中和靶材的介电表面上的所有电荷))。DC溅射期间，靶材406作为等离子体回路的阴极，而在电荷刷洗期间，该靶材406作为阳极。

馈送结构的第二端可耦接源分配板422。源分配板包括孔424，所述孔424设置成穿过该源分配板422并且与馈送结构的中央开口对齐。源分配板422可由适合的导电材料制成，以从馈送结构传导RF与DC能量。

源分配板422可经由导电构件425耦接靶材406。导电构件425可以是管状构件，该管状构件的第一端426在接近源分配板422的周围边缘处耦接该源分配板422的面向靶材的表面428。该导电构件425进一步包括第二端430，该第二端430在接近靶材406的周围边缘处耦接该靶材406的面向源分配板的表面432(或耦接靶材406的背衬板446)。

空腔434可由导电构件425的面向内侧的壁、源分配板422的面向靶材的表面428、以及靶材406的面向源分配板的表面432所界定。空腔434经由源分配板422的孔424耦接主体的中央开口415。空腔434与主体的中央开口415可用于至少部分容置可旋转磁控管组件436的一或多个部分。在一些实施方式中，该空腔可至少部分填有冷却流体，诸如水(H₂O)或类似物。

可设置接地遮蔽件440以覆盖处理腔室400的盖的外侧表面。接地遮蔽件440可例如经由腔室主体的接地连接件耦接至接地端。接地遮蔽件440具有中央开口以容许馈送结构得以通过接地遮蔽件440以耦接源分配板422。接地遮蔽件440可包括任何适合的导电材料，诸如铝、铜、或类似物。绝缘隙缝439设置于接地遮蔽件440以及源分配板422、导电构件425、与靶材406(及/或背衬板446)的外表面之间，以防止RF与DC能量直接发送至接地端。该绝缘隙缝可填有空气或某些其他适合的介电材料，诸如陶瓷、塑料、或类似物。

隔离板438可设置在源分配板422与接地遮蔽件440之间，以防止RF与DC能量直接发送至接地端。隔离板438具有中央开口，以容许馈送结构得以通过隔离板438且耦接源分配板422。隔离板438可包括适合的介电材料，诸如陶瓷、塑料、或类似物。或者，可设置空气隙缝以取代隔离板438。在其中设置空气隙缝以取代隔离板的实施方式中，接地遮蔽件440可在结构上坚实得足以支撑任何安置于该接地遮蔽件440上的部件。

靶材406可通过介电隔离件444支撑于接地的导电铝配接器442上。靶材406包括溅射期间待沉积于基板404上的材料，诸如金属或金属氧化物。在一些实施方式中，背衬板446可耦接靶材406的面向源分配板的表面432。背衬板446可包括导电材料，诸如铜锌、铜铬、铜钼、或与靶材相同的材料，而使得RF与DC功率可经由背衬板446耦接靶材406。或者，背衬板446可为不导电，且可包括导电元件(图中未示，诸如电馈通件或类似物)以将靶材406的面向源分配板的表面432耦接导电构件425的第二端430。可纳入背衬板446以例如改善靶材406的结构稳定性。

基板支座402具有面向靶材406的主面的接收材料表面，并且将待受溅射涂布的基板404支撑于一位置，该位置在靶材406的主面的对面。基板支座402将基板支撑于与靶材406的主面相对的约略平面的位置。基板支座402装设成牢固地将基板支撑于任何弯曲或变形的位置，所述的弯曲或变形的位置是由本文公开的处理所造成。不同的处理腔室装设方式(诸如装设用于化学气相沉积(CVD)、热处理、或类似者的处理腔室)可使用相似或不同的热控制系统的装设方式以于处理期间加热及/或冷却基板。

在一些实施方式中，基板支座402可通过连接至腔室壁408的波纹管450垂直移动，以使基板404得以通过处理腔室400的处理的下方部分的装载锁定阀(图中未示)传递到基板支座402上，且之后抬升至沉积或处理位置。一或多种处理气体可从气源454通过质量流量控制器456供应至处理腔室400的下部中。可设置排气口458，且该排气口458可经由阀460耦接泵(图中未示)，以使处理腔室400的内部排气，且助于维持处理腔室400内的期望压力。

RF偏压电源462可耦接基板支座402，以于基板404上诱导负DC偏压。此外，在一些实施方式中，处理期间负DC自偏压可形成于基板404上。进一步而言，第二RF偏压电源463可耦接基板支座402且提供上文讨论的与RF偏压电源462一并使用的任何频率。其他应用中，基板支座402可接地或维持电浮置。例如，电容调谐器464可耦接基板支座底座以调整基板404上的电压以供其中可能不期望有RF偏压功率的应用所用。

在一些实施方式中，在沉积工艺的不同阶段期间，可有利地供应偏压至基板404。可从电源(例如，RF偏压电源462)提供偏压功率给基板支座402中的偏压电极480，使得基板404会在沉积工艺的一或多个阶段期间受等离子体中形成的离子轰击。轰击的工艺可通过下述方式执行：于基板表面上方形成等离子体且之后偏压该基板(或基板所安置在上面的基板支座)，使得等离子体(例如，离子化的处理气体)中的离子化气体原子轰击基板表面。偏压该偏压电极480可用于调整基板404的表面的平滑度或基板404的表面的疏水性的至少一者。在一些工艺范例中，偏压是在已执行沉积工艺之后施加至基板。或者，在一些工艺范例中，偏压是在沉积工艺期间施加。因此，当整个沉积工艺期间维持基板偏压时，轰击原子将动能添加给建立于基板表面处的沉积材料。例如，可使用介于约50瓦至约1100瓦之间的能量，以偏压离子至基板，而形成平滑的致密膜。较大的偏压以较大的能量驱动离子至基板表面。至基板的离子的偏压愈强，则沉积的第一层202与第二层204的表面会变得愈致密且愈平滑。轰击工艺可用于使沉积的第一层202与第二层204的表面平滑，使得表面不会具有显著的粗糙度或巨观特征，诸如小型凸块或草皮状物(divot)。

可旋转的磁控管组件436可定位在靶材406的背表面(例如面向源分配板的表面432)附近。可旋转磁控管组件436包括由基底板468支撑的多个磁体466。基底板468连接至旋转轴杆470，该旋转轴杆470与处理腔室400及基板404的中心轴重合，如图4所示。电机472可耦接旋转轴杆470的上端，以驱动磁控管组件436的旋转。磁体466于处理腔室400内产生磁场，该磁场大体上平行且接近靶材406的表面，以捕捉电子及增加原地等离子体密度，转而增加溅射速率。磁体466于处理腔室400顶部周围产生电磁场，且磁体466旋转，以旋转电磁场，而影响工艺的等离子体密度，以更均匀地溅射靶材406。

在一些实施方式中，处理腔室400可进一步包括处理套件遮蔽件474，该处理套件遮蔽件474连接配接器442的凸耳476。配接器442进而对腔室壁408密封与接地。大体而言，处理套件遮蔽件474沿着配接器442的壁与腔室壁408向下延伸至低于基板支座402的上表面，且向上回转直到抵达基板支座402的上表面为止(例如，于底部形成u形部分484)。或者，处理套件遮蔽件的最底部的部分不需为u形部分484，且可具有任何适合的形状。当基板支座402位在下方的装载位置时，覆盖环486安置在处理套件遮蔽件474的向上延伸唇部488的顶部上。当基板支座402位在上方的沉积位置时，覆盖环486安置在基板支座402的外周，以保护基板支座402免受溅射沉积。在一些实施方式中，电容调谐器461可耦接处理套件遮蔽件474，以调整处理套件遮蔽件474上的电压。电容调谐器461可用于例如将离子流导引朝向处理套件遮蔽件474及/或与电容调谐器464组合而控制离子流的能量与方向。

在一些实施方式中，磁体490可设置在处理腔室400附近，以选择性提供基板支座402与靶材406之间的磁场。例如，如图4中所示，磁体490可设置在腔室壁408外侧附近位于基板支座402(当处于处理位置时)正上方的区域。在一些实施方式中，磁体490可额外(或替代性地)设置在其他位置，诸如设置成邻近配接器442。磁体490可以是电磁体且可耦接电源(图中未示)以控制由电磁体生成的磁场的量值。

可设置控制器410且将该控制器410耦接处理腔室400的各种部件，以控制所述部件的操作。控制器410包括中央处理单元(CPU)412、存储器414、与支持电路416。控制器410可直接控制处理腔室400，或经由与特定处理腔室及/或支持系统部件相联的计算机(或控制器)控制处理腔室400。控制器410可以是任何形式的通用计算机处理器的其中一种，该通用计算机处理器可用于工业设施中以控制各种腔室与子处理器。控制器410的存储器(或计算机可读介质)可以是一或多种易于取得的存储器，诸如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘、光学存储介质(例如，CD或DVD)、闪存驱动器、或任何其他形式的本地或远程的数字存储器。支持电路416耦接CPU 412以用常规方式支持处理器。支持电路包括高速缓冲存储器、电源供应器、时钟电路、输入/输出电路与子系统、及类似物。本文公开的有创造性的方法可存储于存储器414中作为软件程序，可执行或援用该软件程序以用本文所述的方式控制处理腔室400的操作。该软件程序也可由第二CPU(图中未示)所存储及/或执行，该第二CPU位于CPU 412控制的硬件的远程。

在一些实施方式中，本文所述的方法与设备可用于形成图像传感器。常规的图像传感器可用两个步骤形成。例如，第一步骤为最初使用常规CMOS晶体管制造技术制造该图像传感器，第二步骤为使用上文公开的方法与设备形成滤色件。图5描绘在示范性背侧照明CMOS图像传感器500顶上形成的示范性滤色件502。本文所述的方法与设备也可用于形成前侧照明的CMOS图像传感器。示范性图像传感器500包括如上文所述的适合材料的基板506，例如硅基板。在一些实施方式中，于基板506中制造将光转换成电子信号的光二极管层508。在一些实施方式中，图像传感器500进一步包括互连层510，该互连层510发送来自光二极管层508的信号。图像传感器500可进一步包括适合的过孔514，该过孔514由例如铜或钨形成，且接触互连层510。在一些实施方式中，钝化层512相邻互连层510，该钝化层512例如为氮化硅层，将该互连层510与外部的污染绝缘。在一些实施方式中，微透镜层504可形成于滤色件502顶上。微透镜层504用于将入射光聚集至光二极管层508上。在一些实施方式中，微透镜层504可由个别的微透镜504A、504B、504C构成，所述微透镜504A、504B、504C与特定的光二极管508A、508B、508C相联。

在一些实施方式中，微透镜层504与滤色件502可为单一层。在一些实施方式中，在形成如前文所述的滤色件502之后，该滤色件502的顶表面可经方向性蚀刻以提供弯曲的顶表面，该弯曲的顶表面适合用作为微透镜。蚀刻工艺可以是等离子体蚀刻工艺，该等离子体蚀刻工艺适合用于蚀刻具有RO_XN_Y或R’O_XN_Y的分子式的层或是具有RO_XN_YC_Z:H_W或R’O_XN_YC_Z:H_W的分子式的层(如前文所述)。在一些实施方式中，滤色件502由退火时产生弯曲表面的材料形成。

虽然前述内容涉及本公开内容的实施方式，但可不背离本公开内容的基本范围设计本公开内容的其他与进一步的实施方式。