显示基板及显示设备的制作方法

本申请涉及显示技术领域，尤其涉及显示基板及显示设备。

背景技术：

液晶显示器(Liquid Crystal Display，LCD)具有机身轻薄、耗电低、无辐射、使用寿命长等优点。正是具有上述优点，液晶显示器作为一种平板显示装置，被广泛应用于手机、计算机、电视、数码相机等电子产品中，已占据平板显示市场的主导地位。液晶面板(LCD面板)作为液晶显示器的重要组成部分，包括阵列基板和彩膜基板，通过对盒工艺将阵列基板和彩膜基板对盒后形成液晶面板。

随着平板显示技术的快速发展，对LCD面板画面品质的需求越来越高。残像作为画面品质评价的重要内容，长期以来得到广泛关注。在LCD面板长期保持一个画面显示的情况下，因为长时间电场的影响，切换到其他画面时，画面会有残留影像。造成画面的主要原因是LCD面板在制造过程中及制造材料中，会引入一些带电离子进入LCD面板中，在长期保持一个画面显示的情况下，这些带电离子会在外部电场的作用下分离，形成内部电场。当切换画面时，由带电粒子产生的内部电场使LCD面板仍然保持上一个画面，在显示区周边造成残留影像，简称周边残像。

周边残像是在LCD面板中经常出现的一种残像。产生周边残像的一个主要原因是LCD面板周边的封框胶与液晶造成污染，污染产生的带电离子分布在LCD面板周边，在LCD面板显示时，带电离子产生内部电场，从而形成周边残像。

技术实现要素：

本申请实施例提供了一种显示基板及显示设备，用以消除或缓解显示区的周边残像问题。

本申请实施例提供的一种显示基板，包括显示区和非显示区，在所述非显示区内设置有用于通过形成电势差吸附带电离子的残像消除装置。

残像是由带电离子形成的，本申请实施例通过在非显示区设置的残像消除装置形成电势差的方式吸附带电离子，从而可以消除或缓解显示区的周边残像问题，提高了显示品质。

可选地，所述显示区包括栅线，所述残像消除装置包括：从所述显示区内的栅线延长出来的栅线延长线、第一电压线、第二电压线，以及连接在第一电压线和第二电压线之间并且与所述栅线延长线相对设置的导线。

可选地，所述残像消除装置还包括：第一分压模块、第二分压模块和控制开关，其中，所述导线串联在第一分压模块和第二分压模块之间，所述控制开关包括三个端，分别为第一端、第二端和控制端；所述第一分压模块的一端与第一电压线相连，另一端与所述导线相连，所述第二分压模块的一端与所述导线相连，另一端与所述控制开关的第一端相连，所述控制开关的第二端与第二电压线相连，控制端与栅线延长线相连。

可选地，所述控制开关导通时，所述控制端施加的电压不等于所述导线上的电压。

可选地，

所述第一电压线为正电压线，所述第二电压线为负电压线，所述控制端为高电压，所述控制开关导通，所述控制开关为N型薄膜晶体管；

或者，所述第一电压线为正电压线，所述第二电压线为负电压线，所述控制端为低电压，所述控制开关导通，所述控制开关为P型薄膜晶体管；

或者，所述第一电压线为负电压线，所述第二电压线为正电压线，所述控制端为高电压，所述控制开关导通，所述控制开关为N型薄膜晶体管；

或者，所述第一电压线为负电压线，所述第二电压线为正电压线，所述控制端为低电压，所述控制开关导通，所述控制开关为P型薄膜晶体管。

可选地，所述第一分压模块为第一电阻，所述第二分压模块为第二电阻。

可选地，所述第一电阻和所述第二电阻的阻值满足如下条件：

其中，VL表示所述第一端与所述第二端导通时所述导线上的电压，R₁、R₂分别表示所述第一电阻和所述第二电阻的阻值，V⁺、V^-分别表示所述正电压线上的正电压和所述负电压线上的负电压。

可选地，所述残像消除装置包括：正电压线、负电压线、从所述显示区内的栅线延长出来的栅线延长线，以及与所述栅线延长线相对设置的导线，第一薄膜晶体管和第二薄膜晶体管，其中，每一薄膜晶体管的栅极均与所述栅线延长线电连接，所述导线串联在所述第一薄膜晶体管的源极和第二薄膜晶体管的漏极之间，第一薄膜晶体管的漏极与所述正电压线相连，第二薄膜晶体管的源极与所述负电压线相连。

可选地，每一所述导线与对应的所述栅线延长线相互平行。

本申请实施例提供的一种显示设备，包括本申请实施例提供的所述的显示基板。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的显示基板的结构示意图；

图2为本申请实施例提供的显示基板的结构示意图；

图3为本申请实施例提供的显示基板上的非显示区中的栅线延长线和新增导线、电阻、TFT的连接关系示意图；

图4为本申请实施例提供的显示基板上的非显示区中的栅线延长线和新增导线的电压时序关系示意图；

图5为本申请实施例提供的显示基板上的非显示区中的栅线延长线和新增导线之间形成电势差吸附带电离子的示意图；

图6为本申请实施例提供的显示基板上的非显示区中的栅线延长线和新增导线之间形成电势差吸附带电离子的示意图；

图7为本申请实施例提供的显示基板的结构示意图。

具体实施方式

本申请实施例提供了一种显示基板及显示设备，用以消除或缓解显示区的周边残像问题。

本申请实施例提出了一种具有改善或消除周边残像功能的液晶显示器(LCD)的显示基板结构。针对LCD面板经常出现的周边残像的问题，在LCD面板的显示区(Active Area，AA)周边，具体的，在非AA区的封框胶和显示区之间的区域(以下称为显示面板的Dummy区域)，设置用于通过形成电势差吸附带电离子的残像消除装置。

本申请实施例中所述的残像消除装置的具体实现方式，可以有多种，只要能形成电势差吸附带电离子即可达到发明目的。

例如，本申请实施例中所述的显示基板，在显示区包括栅线，所述残像消除装置包括：从所述显示区内的栅线延长出来的栅线延长线、第一电压线、第二电压线，以及连接在第一电压线和第二电压线之间并且与所述栅线延长线相对设置的导线。

通过第一电压线和第二电压线给连接在第一电压线和第二电压线之间并且与所述栅线延长线相对设置的导线施加电压信号，从而在该导线和栅线延长线之间形成电势差。

进一步，所述残像消除装置还包括：第一分压模块、第二分压模块和控制开关，其中，所述导线串联在第一分压模块和第二分压模块之间，所述控制开关包括三个端，分别为第一端、第二端和控制端；所述第一分压模块的一端与第一电压线相连，另一端与所述导线相连，所述第二分压模块的一端与所述导线相连，另一端与所述控制开关的第一端相连，所述控制开关的第二端与第二电压线相连，控制端与栅线延长线相连。

其中，所述控制开关导通时，所述控制端施加的电压不等于所述导线上的电压，从而在该导线和栅线延长线之间形成电势差。

进一步，

所述第一电压线为正电压线，所述第二电压线为负电压线，所述控制端为高电压，所述控制开关导通，所述控制开关为N型薄膜晶体管；

或者，所述第一电压线为正电压线，所述第二电压线为负电压线，所述控制端为低电压，所述控制开关导通，所述控制开关为P型薄膜晶体管；

或者，所述第一电压线为负电压线，所述第二电压线为正电压线，所述控制端为高电压，所述控制开关导通，所述控制开关为N型薄膜晶体管；

或者，所述第一电压线为负电压线，所述第二电压线为正电压线，所述控制端为低电压，所述控制开关导通，所述控制开关为P型薄膜晶体管。

第一电压线和第二电压线可以同为正电压线，也可以同为负电压线，只要保证所述控制端施加的电压不等于所述导线上的电压，就可以实现在所述导线和栅线延长线之间形成电势差。

例如，参见图1，本申请实施例中所述残像消除装置包括：正电压线203、负电压线204、从所述显示区201内的栅线延长出来的栅线延长线202，以及与所述栅线延长线相对设置的导线205，第一分压模块206、第二分压模块207和控制开关208，其中，所述导线串联在第一分压模块206和第二分压模块207之间，所述控制开关208包括三个端，分别为第一端、第二端和控制端；所述控制开关208在所述栅线延长线202的正负电压的作用下，控制所述第一端与所述第二端导通或断开。

至于正电压线203、负电压线204、第一分压模块206、第二分压模块207和控制开关208之间的连接关系，可以有多种。例如，如图1所示，所述第一分压模块206的一端与正电压线203相连，另一端与所述导线相连，所述第二分压模块207的一端与所述导线相连，另一端与所述控制开关208的第一端相连，所述控制开关208的第二端与负电压线204相连，控制端与栅线延长线相连。

需要说明的是，图1所示结构仅作为一个举例说明，基于该结构可以想到很多种其他类似结构，例如还可以：所述第一分压模块206的一端与负电压线204相连，另一端与所述导线相连，所述第二分压模块207的一端与所述导线相连，另一端与所述控制开关208的第一端相连，所述控制开关208的第二端与正电压线203相连，控制端与栅线延长线相连。

AA区内有很多栅线(或者称为栅极驱动线)，图1中仅示出一根栅线引出栅线延长线的情况，同理，每一栅线都可以引出栅线延长线，每一栅线延长线都可以对应有一个导线、两个分压模块和一个控制开关。即，每一栅线延长线都可以单独与一导线形成电场，以吸附正负带电离子，从而消除或缓解显示区周边残像。

可选地，所述控制开关208为薄膜晶体管，所述控制端为栅极，所述第一端为源极，所述第二端为漏极；或者，所述第一端为漏极，所述第二端为源极。也就是说，薄膜晶体管可以是PMOS，也可以是NMOS。只要能在栅线延长线以及负电压线的作用下，导通或断开、以实现在栅线延长线和导线之间形成正负电势差即可。

可选地，所述正电压线与所述负电压线相互平行，且与所述栅线垂直。

当然，正电压线与所述负电压线相互平行，且与所述栅线垂直，仅是一种较佳的实现方式，这种方式可以使得电路结构更加规整，占用的空间更少，制作工艺更简单。若正电压线与负电压线都是弯曲的线或者不相互平行，与栅线不垂直也是可以的，不会影响发明目的的实现。

可选地，所述第一分压模块为第一电阻，所述第二分压模块为第二电阻。

实施例一：

以图1所示结构为例，所述残像消除装置，具体地，参见图2，例如包括：导线(本申请实施例中还可以称之为Dummy Line)105结构，每条Dummy Line上设置2个电阻和1个薄膜晶体管(Thin Film Transistor，TFT)开关，TFT开关与Dummy Line对应的栅线延长线106相连。通过栅极线的控制，使得每条Dummy Line与相对应的Gate Line形成相反的电压，造成电势差，吸附LCD面板周边液晶内部的正负带电离子，从而有效解决LCD面板周边残像的问题，提高了LCD面板的显示品质。

参见图2，所述的显示面板包括横纵交叉的栅线(Gate Line)和数据线(Date Line)，像素单元位于所述显示面板的AA区104，AA区104内每个像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管的栅极与栅线连接，源极与数据线连接，漏极与像素电极连接。

图2中的101为基板的栅极扫描驱动电路，102为基板的数据驱动电路，103为基板上的Dummy区域，104为基板上的AA区域，106为显示区中栅线延长出来的栅线延长线(也可以理解为栅极扫描线)。105为在Dummy区域103设置的Dummy Line，Dummy Line 105两端各连接一电阻，一个电阻连接控制开关，另一电阻连接正电压线(图2中未示出)，控制开关还与负电压线相连(图2中未示出)。具体的显示基板Dummy区域设计详见图3所示。

图3中，在所述的显示面板AA区外围的Dummy区(可以是一侧，也可以是多侧)形成栅线延长线Gate1、Gate2、Gate3、Gate4……GateN，在每条栅极扫描线相对应的平行位置(平行不是必要条件，仅是较佳的实现方式)设置一条Dummy Line，在每条Dummy Line上分别设置2个电阻R1(i)、R2(i)和一个TFT(i)，其中，i表示栅线延长线的编号，为正整数，且小于或等于N，即任一栅线延长线i对应的Dummy Line(i)上设置有电阻R1(i)、R2(i)和一个TFT(i)，Dummy Line(i)连接在R1(i)和R2(i)之间。R1(i)和R2(i)在TFT(i)导通的情况下，起到分压作用。

所述的TFT为NMOS时，TFT开关的栅极(Gate)与Dummy Line对应的栅线延长线相连控制，TFT开关的漏极(Drain)与R2(i)相连，源极(Source)与负电压线(V-)相连。R1(i)与正电压线(V+)相连。

需要说明的是，图3所示结构仅作为一个举例说明，每一栅线延长线对应的两个电阻、Dummy Line和TFT的位置关系也可以调整，例如两个电阻和Dummy Line也可以设置在TFT的源极一侧，TFT的漏极直接与正电压线(V+)相连。另外，TFT也可以是PMOS，相应的，对两个电阻、Dummy Line和TFT的位置关系、连接关系进行调整，使得在栅线延长线、正电压线、负电压线、TFT、以及两个分压电阻的共同作用下，实现栅线延长线与Dummy Line之间可以形成正负电势差，即可实现吸附显示区周边的正电离子和负电离子，具体的连接关系与上述实现方式同理，在此不再赘述。

较佳地，参见图4，若能满足栅线延长线的电压和Dummy Line的电压在同一时刻是正负相反的即可形成电势差，吸附正、负带电离子，则可以更好的减轻或消除显示区周边残像。

下面以残像消除装置中的TFT为NMOS，采用图2、图3所示结构为例，说明本申请实施例是具体如何在栅线延长线和Dummy Line之间形成图4所示电势差的。

在正常显示条件下，每条栅极扫描线输出如图4所示的正常的扫描脉冲，扫描脉冲的高电平一般称作Vgh(正电压)，低电平称作Vgl(低电压)。下面以第N根栅极扫描线为例进行说明(其余栅极扫描线同理)。此时在与第N根栅极扫描线平行的相对位置设置第N根Dummy Line(N)，开关TFT(N)和两个电阻R1(N)和R2(N)。

当第N根栅极扫描线处于低电平(Vgl负电压)的情况下，由NMOS原理可知，此时TFT(N)关闭，即开关的源极和漏极是断开的，Dummy Line(N)此时的电压为VH＝V+。此时在Dummy区域的栅线延长线与相应设置的Dummy Line上分别具有正、负相反电压，如图4所示，形成正负电势差，将LCD面板AA区周边液晶内部的正、负带电离子吸附到Dummy区域内，具体吸附离子示意图参考图5，其中401为玻璃(Glass)基板，402为栅线延长线，403为栅极绝缘层(GI层)，404为钝化层(PVX层)，405为对应的Dummy Line。

当第N根栅极扫描线处于高电平(Vgh正电压)的情况下，根据NOMS工作原理，此时TFT(N)打开，即TFT(N)的源极和漏极是导通的，Dummy Line(N)此时的电压用VL表示，如图4所示，VL具体值通过V+、V-、R1(N)和R2(N)确定，即：

其中，VL表示TFT(N)的源极和漏极导通时Dummy Line(N)上的电压，R₁、R₂分别表示R1(N)和R2(N)的阻值，V⁺、V^-分别表示所述正电压线上的正电压和所述负电压线上的负电压。

通过R1(N)、R2(N)阻值以及V+和V-上的电压的合理配置，可以得到VL电压为负电压，如图4所示，即Dummy区域的栅线延长线与相应设置的Dummy Line形成正、负相反电压，形成正负电势差，将LCD面板AA区周边液晶内部的正、负带电离子吸附到Dummy区域内，具体吸附离子示意图参考图6。

以此类推，其余栅极扫描线及其对应的Dummy Line信号同上可以推理得到。

综上，在栅极扫描线正常驱动AA区像素单元工作的同时，在LCD面板的Dummy区域内，每条栅线延长线与对应设置的Dummy Line形成正负相反电压，造成正负电势差，LCD面板AA区周边液晶内部的正、负带电离子吸附到Dummy区域内，可以明显改善或消除LCD面板周边残像的问题，提高了LCD面板的显示品质。

在本申请实施例中，每条Dummy Line若需要V+和V-两种电压，则只需在每一侧的Dummy区域设置两条信号传输线即可完成电压传输。同时对应第i条Dummy Line需要R1(i)和R2(i)两个电阻，电阻的设置可以通过外围电路设置，也可以通过在TFT显示基板上排布不同宽长比的TFT开关即可完成R1(N)和R2(N)两个电阻配比(宽长比越大的TFT，电阻越小)，这一工序在TFT显示基板制造过程中完成，无需增加额外工序。

实施例二：

上述电阻R1(N)和R2(N)可以通过TFT等价得到，也就是说，无需设置两个分压电阻，通过设置两个TFT也可以达到同样的效果。因此，可选地，本申请实施例提供的残像消除装置包括：正电压线、负电压线、从所述显示区内的栅线延长出来的栅线延长线，以及与所述栅线延长线相对设置的导线，第一薄膜晶体管和第二薄膜晶体管，其中，每一薄膜晶体管的栅极均与所述栅线延长线电连接，所述导线串联在所述第一薄膜晶体管的源极和第二薄膜晶体管的漏极之间，第一薄膜晶体管的漏极与所述正电压线相连，第二薄膜晶体管的源极与所述负电压线相连。

例如，参见图7，所述残像消除装置包括：正电压线203、负电压线204、从所述显示区内的栅线延长出来的栅线延长线202，以及与所述栅线延长线相对设置的导线205，第一薄膜晶体管301和第二薄膜晶体管302，其中，每一薄膜晶体管的栅极均与所述栅线延长线电连接，所述导线串联在所述第一薄膜晶体管301的源极和第二薄膜晶体管302的漏极之间，第一薄膜晶体管301的漏极与所述正电压线203相连，第二薄膜晶体管302的源极与所述负电压线204相连。

其中，所述的第一薄膜晶体管301和第二薄膜晶体管302可以均为NMOS。当然，同理，所述的第一薄膜晶体管301和第二薄膜晶体管302也可以用PMOS实现，并相应地改变源、漏极与正电压线203、负电压线204的连接关系，同样也可以达到消除或减轻周边残像的效果，在此不再赘述。

设置两个TFT等效成两个电阻，只要满足上面公式要求，即Gate延长线在正负电压状态下，Dummy Line时刻处于相反的电压状态，使得Gate延长线与Dummy Line时刻有电势差，这样就能消除或减轻周边残像。

本申请实施例中，Dummy Line上的TFT同Panel面板内的TFT开关的制造工艺相同，在制造Panel内部TFT开关的同时完成Dummy Line上的TFT线上TFT开关的制作即可，只是Dummy Line上的TFT的长宽比需要合理配置。另外，Dummy Line上的TFT可以保持开启状态，即TFT上的Gate极不需要单独控制，一直给高电压保持TFT打开状态以满足上面的公式即可，假设V⁺＝5V，V^-＝-5V，此时若满足上述公式，此时若满足上述公式，则R2<R1，即代表R1的TFT(可以理解为第一TFT)的长宽比，要小于代表R2的TFT(可以理解为第二TFT)长宽比。

设置TFT主要考虑到制作工艺简单，Dummy区域的TFT可以与Panel内部的TFT同时制作，只需改变Mask即可，不需要增加额外的工序，所以可以选择用TFT代替电阻。

较佳地，以上实施例中，可以将负电压线接地，以将吸附的带电离子释放(导走)，可以更好的起到消除残像的效果，避免后续带电离子再次影响显示效果。

实施例三：

本申请实施例提供的残像消除装置中，不限于要采用正、负电压线、第一分压模块、第二分压模块和控制开关，以在栅线延长线和Dummy Line之间形成正负电势差。用于吸附带电离子的电势差，也可以是同极性的电势差。例如，在栅线延长线上为10v，Dummy Line上为1v，栅线延长线和Dummy Line之间同样可以形成电势差，此时栅线延长线上吸附的负电荷会比Dummy Line上吸附的负电荷多。电势差交替变换后，若栅线延长线变为1v，Dummy Line上变为10v，栅线延长线和Dummy Line之间同样可以形成电势差，那么此时Dummy Line吸附的负电荷变得比栅线延长线多了。进一步地，可以将Dummy Line接地，吸附的电荷就可以释放掉了。同理，若栅线延长线和Dummy Line上都是负电压，也能形成电势差，此时吸附的是正电离子。

因此，可选地，本申请实施例中，所述显示区包括栅线，所述残像消除装置包括：从所述显示区内的栅线延长出来的栅线延长线、第一电压线、第二电压线，以及连接在第一电压线和第二电压线之间并且与所述栅线延长线相对设置的导线。由于若无需形成正负电势差，上述实施例中所述的分压模块，以及控制开关，也都可以省略。只要通过第一电压线和第二电压线上施加的电压，使得连接在第一电压线和第二电压线之间并且与所述栅线延长线相对设置的导线，与栅线延长线之间形成电势差即可，该电势差可以是正电势差、负电势差，也可以是正负电势差。

需要说明的是，为了工艺简单，本申请实施例中利用了现有显示区中的栅线延伸出来的栅线延长线，以形成电势差吸附带电离子。但本申请实施例并不限于此，也可以单独设置另一Dummy Line，即设置多条Dummy Line，并对应输入相应的电压信号，在多条Dummy Line之间形成电势差同样可以吸附带电离子，起到消除或减轻残像的效果。也就是说，本申请实施例中所述的用于通过形成电势差吸附带电离子的残像消除装置，可以有很多种实现方式。

以上本申请实施例中所述的显示基板，还可以包括用于为残像消除装置中的正电压线、负电压线提供相应电压信号的模块。

本申请实施例提供的一种显示面板，包括本申请实施例提供的所述的显示基板。

例如，所述显示面板为液晶显示面板。所述的显示基板，例如阵列基板。

本申请实施例提供的一种显示设备，包括本申请实施例提供的所述的显示面板。例如，该显示设备为手机、电视、电脑、PAD等产品。

综上所述，本申请实施例中，作为优选方式，在LCD面板阵列(Array)基板上的AA区(Active Area)周边设置Dummy区域，对应的LCD的彩膜(CF)基板的Dummy区域部分覆盖黑矩阵(Black Matrix，BM)，Dummy区域不用来显示，只用来吸附正负带电离子；在Dummy区域内部设置多条扫描线延长线及对应的Dummy Line，每条Dummy Line上设置2个电阻和1个TFT开关，或者设置两个TFT开关，TFT开关与Dummy Line对应的栅极驱动线相连；通过栅极线的控制，使得每条Dummy Line与相对应的Gate Line形成相反的电压，造成正负电势差，吸附LCD面板周边液晶内部的正、负带电离子，从而有效解决LCD面板周边残像的问题，提高了LCD面板的显示品质；每条Dummy Line需要正负两种电压，只需在Dummy区域设置两条信号传输线即可完成电压传输，对窄边框设计无较大影响；对应第i条Dummy Line需要R1(i)和R1(i)两个电阻，电阻的设置可以通过外围电路设置，也可以通过在TFT显示基板上排布不同宽长比的TFT开关即可完成R1(i)和R1(i)两个电阻配比(宽长比越大的TFT，电阻越小)，这一工序在TFT显示基板制造过程中完成，无需增加额外工序。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。