薄膜晶体管阵列基板及制作方法和液晶显示面板与流程

本发明涉及液晶显示的技术领域，特别是涉及一种薄膜晶体管阵列基板及制作方法和液晶显示面板。

背景技术：

随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩色滤光片基板(color filter，CF)和薄膜晶体管阵列基板(TFT array)以及夹置在两者之间的液晶层(LC layer)。

图1为现有技术中薄膜晶体管阵列基板的局部示意图，图2为图1沿II-II方向的截面示意图，如图1-2所示，薄膜晶体管阵列基板包括扫描线11、数据线12和存储电容线13，由多条扫描线11与多条数据线12相互交叉限定形成多个像素单元，每个像素单元内具有薄膜晶体管(TFT)14和像素电极15，该薄膜晶体管14包括栅极141、源极142、漏极143和有源层144，栅极141与扫描线11连接，源极142与数据线12连接，漏极143通过接触孔171与像素电极15连接，有源层144分别与源极142和漏极143连接。

现有工艺中，首先在衬底10上溅射第一金属薄膜，使用第一掩模版制作第一金属层即扫描线11、栅极141和存储电容线13；接着沉积第一绝缘层16；接着沉积有源层薄膜，使用第二掩模版制作有源层144；接着溅射第二金属薄膜，使用第三掩模版制作第二金属层即数据线12、源极142和漏极143；接着沉积第二绝缘层17，使用第四掩模版制作接触孔171；接着溅射氧化物导电层，使用第五掩模版制作像素电极15。

如图1-2所示，数据线12位于扫描线11和存储电容线13之上，且跨过扫描线11和存储电容线13，数据线12的电容负载Cdata＝Cgd(off)+Cd(com)，Cgd(off)是数据线12和扫描线11之间的电容，Cd(com)是数据线12和存储电容线13之间的电容。Cgd(off)电容与数据线12、扫描线11之间的间距成反比关系，Cd(com)电容与数据线12、存储电容线13之间的间距成反比关系，即增大数据线12与扫描线11之间的间距可以降低Cgd(off)，增大数据线12与存储电容线13之间的间距可以降低Cd(com)。

在现有工艺中，数据线12和扫描线11之间以及数据线12和存储电容线13之间的间距由第一绝缘层16决定，为了减小数据线12的电容负载，可以考虑增加第一绝缘层16的厚度，但由于数据线12与薄膜晶体管14的源极142和漏极143处在同一层，增加第一绝缘层16的厚度会同时影响薄膜晶体管14的驱动能力。所以，现有技术中数据线12的电容负载较大，导致信号延迟大，不能达到降低功耗的目的，影响画面显示效果。

技术实现要素：

本发明的目的在于提供一种薄膜晶体管阵列基板及制作方法和液晶显示面板，可以降低数据线的电容负载，减缓信号延迟和降低功耗。

本发明提供一种薄膜晶体管阵列基板，包括：

衬底；

形成在该衬底上的第一金属层，其中该第一金属层包括扫描线和栅极；

覆盖在该第一金属层上的第一绝缘层；

形成在该第一绝缘层上的有源层；

形成在该第一绝缘层上的第二金属层，其中该第二金属层包括该薄膜晶体管的源极和漏极，该源极和该漏极分别与该有源层连接；

覆盖在该第二金属层上的第二绝缘层，其中该第二绝缘层中设有第一接触孔和第二接触孔；

形成在该第二绝缘层上的第三金属层，其中该第三金属层包括数据线和导电块，该数据线通过该第一接触孔与该源极和该漏极其中之一连接，该导电块通过该第二接触孔与该源极和该漏极其中之另一连接；

覆盖在该第三金属层上的第三绝缘层，其中该第三绝缘层中设有第三接触孔；

形成在该第三绝缘层上的像素电极，该像素电极通过该第三接触孔与该导电块连接。

进一步地，该数据线通过该第一接触孔与该源极连接，该导电块通过该第二接触孔与该漏极连接。

进一步地，该第一金属层中还包括存储电容线，该存储电容线与该像素电极部分重叠形成存储电容。

进一步地，该有源层包括非晶硅和位于该非晶硅上的掺杂非晶硅，该掺杂非晶硅在沟道位置断开。

进一步地，该薄膜晶体管阵列基板还包括覆盖在该像素电极上的第四绝缘层以及形成在该第四绝缘层上的公共电极。

进一步地，该薄膜晶体管阵列基板还包括形成在该第三绝缘层上的公共电极，该像素电极和该公共电极均为梳条状结构且相互插入配合。

本发明还提供一种液晶显示面板，包括彩色滤光片基板和薄膜晶体管阵列基板以及设置在该彩色滤光片基板与该薄膜晶体管阵列基板之间的液晶层，该薄膜晶体管阵列基板为上述的薄膜晶体管阵列基板。

本发明还提供一种薄膜晶体管阵列基板的制作方法，该制作方法包括以下步骤：

在衬底上沉积第一金属薄膜，对该第一金属薄膜进行蚀刻制作第一金属层，该第一金属层包括扫描线和栅极；

在该衬底上沉积覆盖该第一金属层的第一绝缘层；

在该第一绝缘层上沉积有源层薄膜，对该有源层薄膜进行蚀刻制作有源层；

在该第一绝缘层上沉积第二金属薄膜，对该第二金属薄膜进行蚀刻制作第二金属层，该第二金属层包括源极和漏极，该源极和该漏极分别与该有源层连接；

在该第一绝缘层上沉积覆盖该第二金属层的第二绝缘层，对该第二绝缘层进行蚀刻制作第一接触孔和第二接触孔；

在该第二绝缘层上沉积第三金属薄膜，对该第三金属薄膜进行蚀刻制作第三金属层，该第三金属层包括数据线和导电块，该数据线填入该第一接触孔中与该源极和该漏极其中之一连接，该导电块填入该第二接触孔中与该源极和该漏极其中之另一连接；

在该第二绝缘层上沉积覆盖该第三金属层的第三绝缘层，对该第三绝缘层进行蚀刻制作第三接触孔；

在该第三绝缘层上沉积氧化物导电层，对该氧化物导电层进行蚀刻制作像素电极，该像素电极填入该第三接触孔中与该导电块连接。

进一步地，该制作方法还包括在形成该像素电极后再沉积覆盖该像素电极的第四绝缘层，以及在该第四绝缘层上再制作公共电极。

进一步地，该制作方法还包括在形成该像素电极后再在该第三绝缘层上制作公共电极，该像素电极和该公共电极均为梳条状结构且在同一层中相互插入配合。

本发明提供的薄膜晶体管阵列基板及制作方法，数据线和薄膜晶体管的源极、漏极位于不同层，数据线位于薄膜晶体管的源极和漏极之上，使数据线和扫描线之间以及数据线和存储电容线之间夹设有第一绝缘层和第二绝缘层共两层介质层，相比于现有仅设置第一绝缘层这一层介质层而言，增加了介质层厚度，降低了数据线与扫描线之间以及数据线与存储电容线之间的电容负载，减少信号延迟，降低面板功耗和提升画面显示效果；而且，分别在第二绝缘层和第三绝缘层中形成第二接触孔和第三接触孔，且第二接触孔和第三接触孔是在不同工序中制作形成的，在像素电极与薄膜晶体管的漏极形成导电连接时，导电块先通过第二接触孔与漏极形成导电连接，像素电极再通过第三接触孔与导电块形成导电连接，由于第二接触孔和第三接触孔是在不同工序中制作形成，因此无需在第二绝缘层和第三绝缘层中加工形成深孔，可以确保接触孔的成孔质量，由于每个接触孔的深度降低，可以增加接触孔与漏极的对位精度，这样可以减少漏极所占用的版图面积，从而降低漏极与扫描线之间的寄生电容。

附图说明

图1为现有技术中薄膜晶体管阵列基板的局部示意图。

图2为图1沿II-II方向的截面示意图。

图3为本发明第一实施例中薄膜晶体管阵列基板的局部示意图。

图4为图3沿IV-IV方向的截面示意图。

图5a至图5g为图3的薄膜晶体管阵列基板的制作过程示意图。

图6a为比较例中像素电极采取直接向下连通至漏极的示意图。

图6b为本实施例中像素电极通过导电块连接至漏极的示意图。

图7为本发明第二实施例中薄膜晶体管阵列基板的截面示意图。

图8为本发明第三实施例中薄膜晶体管阵列基板的截面示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。

[第一实施例]

图3为本发明第一实施例中薄膜晶体管阵列基板的局部示意图，图4为图3沿IV-IV方向的截面示意图，如图3-4所示，本实施例提供的薄膜晶体管阵列基板包括衬底10、形成在衬底10上的第一金属层、覆盖在第一金属层上的第一绝缘层16、形成在第一绝缘层16上的有源层144、形成在第一绝缘层16上的第二金属层、覆盖在第二金属层上的第二绝缘层17、形成在第二绝缘层17上的第三金属层、覆盖在第三金属层上的第三绝缘层18、以及形成在第三绝缘层18上的像素电极15。

第一金属层包括扫描线11和栅极141；第二金属层包括源极142和漏极143；第三金属层包括数据线12和导电块120。第二绝缘层17中设有第一接触孔171和第二接触孔172，第三绝缘层18中设有第三接触孔181。数据线12通过第一接触孔171与源极142和漏极143其中之一连接，导电块120通过第二接触孔172与源极142和漏极143其中之另一连接，像素电极15通过第三接触孔181与导电块120连接，例如在本实施例中，数据线12通过第一接触孔171与源极142连接，导电块120通过第二接触孔172与漏极143连接，像素电极15通过第三接触孔181与导电块120连接。

在该薄膜晶体管阵列基板上，多条扫描线11与多条数据线12相互交叉限定形成多个像素单元，每个像素单元内设有薄膜晶体管14和像素电极15，薄膜晶体管14设置在扫描线11与数据线12交叉的位置附近。该薄膜晶体管14包括上述的栅极141、源极142、漏极143和有源层144，其中栅极141与扫描线11连接或栅极141为扫描线11的一部分，源极142和漏极143分别与有源层144连接。

进一步地，第一金属层中还包括存储电容线13，存储电容线13与像素电极15部分重叠形成存储电容(Cs)，本实施例中，该薄膜晶体管阵列基板采用存储电容在公共存储电容线上的架构(即Cs on common)。

衬底10可以是玻璃基板或塑料基板。第一绝缘层16、第二绝缘层17和第三绝缘层18例如为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)。扫描线11、数据线12、导电块120、存储电容线13、栅极141、源极142和漏极143例如为Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以为多层金属薄膜构成的复合薄膜。有源层144可以为非晶硅(a-Si)、多晶硅(p-Si)、金属氧化物半导体(如IGZO、ITZO)等，本实施例中有源层144包括非晶硅(a-Si)144a和位于非晶硅144a上的掺杂非晶硅(n+a-Si)144b，该掺杂非晶硅144b在沟道位置断开。像素电极15为透明导电材质例如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等。

本实施例的薄膜晶体管阵列基板中，数据线12和薄膜晶体管14的源极142、漏极143位于不同层，数据线12位于薄膜晶体管14的源极142和漏极143之上，使数据线12和扫描线11之间以及数据线12和存储电容线13之间夹设有第一绝缘层16和第二绝缘层17共两层介质层，相比于现有仅设置第一绝缘层16这一层介质层(如图2所示)而言，增加了介质层厚度，降低了数据线12与扫描线11之间以及数据线12与存储电容线13之间的电容负载，减少信号延迟，降低面板功耗和提升画面显示效果。

虽然通过直接增加第一绝缘层16的厚度也可以降低数据线12电容负载，但是同时会导致薄膜晶体管14位置处第一绝缘层16的厚度也增加，由于薄膜晶体管14的开态电流与第一绝缘层16的厚度成反比，因此第一绝缘层16的厚度增加会导致薄膜晶体管14的开态电流不足，造成薄膜晶体管14驱动能力下降，对薄膜晶体管14的充电能力造成影响，甚至造成无法正常显示。在本发明实施例中，将数据线12与源极142、漏极143分开两次成膜，源极142和漏极143先成膜，然后成膜第二绝缘层17，接着再成膜数据线12，从而第一绝缘层16的厚度可以维持原有不变，达到在降低数据线12电容负载的同时不影响薄膜晶体管14的驱动能力。

而且，本实施例的薄膜晶体管阵列基板中，在将像素电极15与薄膜晶体管14的漏极143形成导电连接时，分别在第二绝缘层17和第三绝缘层18中设置第二接触孔172和第三接触孔181，且第二接触孔172和第三接触孔181是在不同工序中制作形成的，先将导电块120通过第二接触孔172与漏极143形成导电连接，再将像素电极15通过第三接触孔181与导电块120形成导电连接，可以确保接触孔的成孔质量，增加接触孔与漏极143的对位精确度，这样可以减少漏极143所占用的版图面积，从而降低漏极143与扫描线11之间的寄生电容。

本发明还提供一种液晶显示面板，包括彩色滤光片基板和薄膜晶体管阵列基板以及设置在该彩色滤光片基板与该薄膜晶体管阵列基板之间的液晶层，该薄膜晶体管阵列基板为上述的薄膜晶体管阵列基板。

本发明还提供上述薄膜晶体管阵列基板的制作方法，图5a至图5g为图3的薄膜晶体管阵列基板的制作过程示意图，如图5a至图5g所示，该制作方法包括以下步骤：

请参图5a，在衬底10上沉积第一金属薄膜，使用第一掩模版对该第一金属薄膜进行第一次蚀刻制作第一金属层，该第一金属层包括扫描线11和栅极141，栅极141与扫描线11连接或栅极141为扫描线11的一部分，进一步地，该第一金属层中还包括存储电容线13；

请参图5b，在衬底10上沉积覆盖该第一金属层的第一绝缘层16，即第一绝缘层16覆盖扫描线11、栅极141和存储电容线13；

请参图5b，在第一绝缘层16上沉积有源层薄膜，使用第二掩模版对该有源层薄膜进行第二次蚀刻制作有源层144，有源层144可以为非晶硅(a-Si)、多晶硅(p-Si)、金属氧化物半导体(如IGZO、ITZO)等，本实施例中，该有源层144包括非晶硅(a-Si)144a和位于非晶硅144a上的掺杂非晶硅(n+a-Si)144b，在第二次蚀刻后，掺杂非晶硅144b在沟道位置保留为连通状态；

请参图5c，在第一绝缘层16上沉积第二金属薄膜，使用第三掩模版对该第二金属薄膜进行第三次蚀刻制作第二金属层，该第二金属层包括源极142和漏极143，源极142和漏极143分别与有源层144连接，本实施例中在第三次蚀刻时将掺杂非晶硅144b在沟道位置断开，使掺杂非晶硅144b作为源极142、漏极143与非晶硅144a之间的欧姆接触层；

请参图5d，在第一绝缘层16上沉积覆盖该第二金属层的第二绝缘层17，使用第四掩模版对该第二绝缘层17进行第四次蚀刻制作第一接触孔171和第二接触孔172，第一接触孔171与源极142、漏极143其中之一相对应，第二接触孔172与源极142、漏极143其中之另一相对应，本实施例中，第一接触孔171与源极142相对应，第二接触孔172与漏极143相对应；

请参图5e，在第二绝缘层17上沉积第三金属薄膜，使用第五掩模版对该第三金属薄膜进行第五次蚀刻制作第三金属层，该第三金属层包括数据线12和导电块120，数据线12填入第一接触孔171中与源极142连接，导电块120填入第二接触孔172与漏极143连接；

请参图5f，在第二绝缘层17上沉积覆盖该第三金属层的第三绝缘层18，使用第六掩模版对该第三绝缘层18进行第六次蚀刻制作第三接触孔181，第三接触孔181与导电块120相对应；

请参图5g，在第三绝缘层18上沉积氧化物导电层，使用第七掩模版对该氧化物导电层进行第七次蚀刻制作像素电极15(pixel electrode)，像素电极15填入第三接触孔181中与导电块120连接，从而像素电极15与漏极143之间通过导电块120实现导电连接。

在此需要说明的是，本实施例中，像素电极15与漏极143之间是通过导电块120实现导电连接的，即像素电极15不是直接向下连通至漏极143。

如图6a所示，如果像素电极15采取直接向下连通至漏极143的方式，则需要在第二绝缘层17和第三绝缘层18中加工形成深孔，以作为接触孔TH供像素电极15接触导通至漏极143，但是加工深孔一方面不易保证接触孔的成孔质量，另一方面需要将漏极143与接触孔TH对应的部位做的较大(如图6a所示)，才能确保像素电极15与漏极143的对位精度和良好接触，但是导致漏极143占用的版图面积增大，漏极143与扫描线11之间的寄生电容较大。

如图6b所示，本实施例中，分别在第二绝缘层17和第三绝缘层18中形成第二接触孔172和第三接触孔181，且第二接触孔172和第三接触孔181是在不同工序中制作形成的，在像素电极15与薄膜晶体管14的漏极143形成导电连接时，导电块120先通过第二接触孔172与漏极143形成导电连接，像素电极15再通过第三接触孔181与导电块120形成导电连接，由于第二接触孔172和第三接触孔181是在不同工序中制作形成，因此无需在第二绝缘层17和第三绝缘层18中加工形成深孔，可以确保接触孔的成孔质量，由于每个接触孔172、182的深度降低，可以增加接触孔与漏极143的对位精度，这样可以减少漏极143所占用的版图面积，从而降低漏极143与扫描线11之间的寄生电容。此时虽然存在导电块120，但导电块120与扫描线11之间的距离比漏极143与扫描线11之间的距离大，因此整体上寄生电容是降低的。

经过上述步骤制得的阵列基板可以作为扭曲向列模式(Twisted Nematic，TN)的液晶显示面板的阵列基板。

其中，第一金属层中的存储电容线13和氧化物导电层的像素电极15之间通过第一绝缘层16和第二绝缘层17形成存储电容，源极142通过第一接触孔171连接数据线12，当薄膜晶体管14打开时，数据信号从数据线12、第一接触孔171、源极142、有源层144(薄膜晶体管沟道)、漏极143、第二接触孔172、导电块120和第三接触孔181到达像素电极15。

[第二实施例]

图7为本发明第二实施例中薄膜晶体管阵列基板的截面示意图，本实施例与上述第一实施例的结构和制作方法基本相同，主要不同之处在于：在形成像素电极15后再沉积覆盖像素电极15的第四绝缘层19，以及在第四绝缘层19上再制作公共电极20(common electrode)，使得上述阵列基板可以作为边缘场开关模式(Fringe Field Switching，FFS)的液晶显示面板的阵列基板。

[第三实施例]

图8为本发明第三实施例中薄膜晶体管阵列基板的截面示意图，本实施例与上述第一实施例的结构和制作方法基本相同，主要不同之处在于：在形成像素电极15后再在第三绝缘层18上制作公共电极20(common electrode)，其中像素电极15和公共电极20均为梳条状结构且在同一层中相互插入配合，使得上述阵列基板可以作为面内切换模式(In-Plane Switch，IPS)的液晶显示面板的阵列基板。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。