图形化工艺光刻套准校正设备的制作方法

本实用新型属于集成电路技术领域，特别是涉及一种图形化工艺光刻套准校正设备。

背景技术：

在现有技术的光刻工艺控制(lithography process control)一般采用自动工艺控制(Automated Process Control，APC)来避免套准误差(overlay error)。如图1所示，现有的图形化工艺光刻套准校正方法一般包括如下步骤：

1)进行曝光及显影的光刻工艺；

2)进行显影后套准检测，以获取显影后套准误差；

3)将显影后套准误差反馈，以更新光刻参数；

4)进行刻蚀工艺。

在上述步骤中，是在显影后套准检测后将显影后套准误差进行反馈更新光刻参数。DRAM(动态随机存取存储器)器件的最小规格为套准规格，随着工艺的进步发展，器件集成度逐渐增高，使得套准容限越来越小，尤其是在套准规格最小的浸润式设备中进行层工艺时会对于套准精度提出更高的要求。采用上述现有的方法，即使显影后套准控制的很精确，但由于机台及工艺的限制，显影后套准检测结果也不能完全精确反应后续刻蚀工艺后的芯片图形的状态，使得前后检测结果的一致性较差，从而显著增加返工率，导致产出率低下、成品率较低等问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种图形化工艺光刻套准校正设备，用于解决现有技术中的套准工艺存在的返工率高、产出率低下及成品率低等问题。

为实现上述目的及其他相关目的，本实用新型提供一种图形化工艺光刻套准校正设备制备方法，所述图形化工艺光刻套准校正方法包括如下步骤：

1)依据光刻参数进行曝光显影，以获取光刻图形；

2)依据所述光刻图形进行显影后套准检测，以获取显影后套准数据；

3)依据所述光刻图形进行刻蚀，以得到芯片图形，所述芯片图形包括刻蚀后套准图形；

4)对所述刻蚀后套准图形进行刻蚀后套准检测，以获取刻蚀后套准数据；

5)对所述芯片图形进行检测，以获取芯片图形数据；

6)进行第一补偿校正，包括将所述芯片图形数据与所述刻蚀后套准数据进行比较，并位移补偿所述刻蚀后套准数据；

7)进行第二补偿校正，包括将所述第一补偿校正后的所述刻蚀后套准数据与所述显影后套准数据进行比较，并位移补偿所述显影后套准数据；及，

8)依据所述第二补偿校正后的所述显影后套准数据更新所述光刻参数。

作为本实用新型的一种优选方案，步骤5)中，使用扫描电子显微镜对所述芯片图形进行检测。

作为本实用新型的一种优选方案，步骤5)与步骤6)之间还包括如下步骤：

于刻蚀所得结构上形成导电结构，对所述导电结构进行终检检测，以获取终检检测数据；及，

进行第三补偿校正，包括依据所述终检检测数据对所述芯片图形数据进行相关性校正；

其中，在步骤6)中，与所述刻蚀后套准数据进行比较的所述芯片图形数据是经第三补偿校正后的芯片图形数据。

作为本实用新型的一种优选方案，进行第三补偿校正后还包括如下步骤：

依据所述终检检测数据对所述光刻参数进行补偿更新的步骤。

作为本实用新型的一种优选方案，对所述导电结构进行终检检测的步骤包括使用探针对所述导电结构进行电性检测。

作为本实用新型的一种优选方案，步骤6)中，所述第一补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相匹配。

作为本实用新型的一种优选方案，步骤7)中，所述第二补偿校正后的所述显影后套准数据与所述芯片图形数据相匹配。

作为本实用新型的一种优选方案，步骤8)后还包括如下步骤：重复步骤1)～步骤8)至少一次。

本实用新型还提供一种图形化工艺光刻套准校正设备，所述图形化工艺光刻套准校正设备包括：

用于依据光刻参数进行曝光显影的光刻装置；

用于进行显影后套准检测的显影后套准检测装置；

用于进行刻蚀以得到芯片图形的刻蚀装置；

用于进行刻蚀后套准检测的刻蚀后套准检测装置；

用于进行芯片图形检测的图形检测装置；

第一补偿校正装置，与所述刻蚀后套准检测装置及所述图形检测装置相连接，用于将所述图形检测装置的芯片图形数据与所述刻蚀后套准装置的刻蚀后套准数据进行比较，并位移补偿所述刻蚀后套准数据；

第二补偿校正装置，与所述显影后套准检测装置相连接，将所述第一补偿校正装置补偿校正后的所述刻蚀后套准数据与所述显影后套准检测装置的显影后套准数据进行比较，并位移补偿所述显影后套准数据；及，

光刻参数更新装置，所述显影后套准检测装置及所述光刻装置相连接，用于依据补偿校正后的所述显影后套准数据对所述光刻参数更新装置的光刻参数进行更新。

作为本实用新型的一种优选方案，所述图形检测装置包括扫描电子显微镜。

作为本实用新型的一种优选方案，还包括：

用于进行终检的终检装置；及，

第三补偿校正装置，与所述终检装置及所述图形检测装置相连接，用于依据所述终检检测装置的终检检测数据对所述图形检测装置的图形检测数据进行相关性校正。

作为本实用新型的一种优选方案，还包括补偿更新装置，与所述终检装置及所述光刻装置相连接，用于依据所述终检装置的终检检测数据对所述光刻参数进行补偿更新。

作为本实用新型的一种优选方案，所述光刻装置、所述显影后套准检测装置、所述刻蚀装置、所述刻蚀后套准检测装置及所述图形检测装置依次连接在一图形化工艺产线上。

如上所述，本实用新型图形化工艺光刻套准校正设备，具有以下有益效果：本实用新型通过使用刻蚀后套准数据与刻蚀后芯片图形数据对显影后套准检测进行修正，再将修正后的显影后套准数据反馈用于更新光刻参数，可以使得修正后的显影后套准检测结构可以与刻蚀后套准检测结果及芯片图形的检测结果保持一致，显著增加套准工艺的精度，大大降低返工率，显著提高产出率及成品率。同时，使用终检结果对芯片图形检测得到的芯片图形数据进行补偿校正，可以进一步提高套准工艺的精度，进一步提高产出率及成品率。

附图说明

图1显示为现有技术中的图形化工艺光刻套准校正方法的流程图。

图2显示为本实用新型提供的图形化工艺光刻套准校正方法的流程图。

图3显示为本实用新型提供的图形化工艺光刻套准校正方法的工作原理图。

图4显示为本实用新型提供的图形化工艺光刻套准校正设备的结构框图。

元件标号说明

10 光刻装置

11 显影后套准检测装置

12 刻蚀装置

13 刻蚀后套准检测装置

14 图形检测装置

15 第一补偿校正装置

16 第二补偿校正装置

17 更新装置

18 终检装置

19 第三补偿校正装置

20 补偿更新装置

S1～S8 步骤1)～步骤8)

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图2至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

请参阅图2，本实用新型提供一种图形化工艺光刻套准校正方法，所述图形化工艺光刻套准校正方法包括如下步骤：

1)依据光刻参数进行曝光显影，以获取光刻图形；

2)依据所述光刻图形进行显影后套准检测，以获取显影后套准数据；

3)依据所述光刻图形进行刻蚀，以得到芯片图形，所述芯片图形包括刻蚀后套准图形；

4)对所述刻蚀后套准图形进行刻蚀后套准检测，以获取刻蚀后套准数据；

5)对所述芯片图形进行检测，以获取芯片图形数据；

6)进行第一补偿校正，包括将所述芯片图形数据与所述刻蚀后套准数据进行比较，并位移补偿所述刻蚀后套准数据；

7)进行第二补偿校正，包括将所述第一补偿校正后的所述刻蚀后套准数据与所述显影后套准数据进行比较，并位移补偿所述显影后套准数据；及，

8)依据所述第二补偿校正后的所述显影后套准数据更新所述光刻参数。

在步骤1)中，请参阅图2中的S1步骤及图3，依据光刻参数进行曝光显影，以获取光刻图形。

作为示例，光刻参数是根据实际光刻需要进行设定的，如何根据光刻需要设定所需的光刻参数为本领域技术人员所知晓，此处不再累述。同时，依据所述光刻参数进行曝光显影的具体方法为本领域技术人员所知晓，此处不再累述。

需要说明的是，具体可以依据所述光刻参数对位于待处理晶圆或待处理基底表面的光刻胶层进行曝光显影，即依据所述光刻参数对所述光刻胶层进行曝光显影，以将所述光刻胶层图形化。更为具体的，可以使用但不仅限于浸润式光刻装置依据所述光刻参数对所述待处理晶圆或所述待处理基底进行曝光显影。

需要进一步说明的是，所述光刻图形可以包括连接通孔所对应的图形。

在步骤2)中，请参阅图2中的S2步骤及图3，依据所述光刻图形进行显影后套准检测(ADI)，以获取显影后套准数据。

作为示例，可以采用显影后套准检测装置对光刻后的结果进行检测，显影后套准检测装置及相关的具体检测方法为本领域技术人员所知晓，此处不再累述。采用所述显影后套准检测装置对光刻后的结果进行检测的过程中可以获取显影后套准误差。

作为示例，所述显影后套准数据可以包括所述光刻图形的偏差值数据及误差值数据等等，具体的，所述显影后套准数据可以为依据曝光显影后得到的套准标记而得到的偏差值数据及误差值数据等等。

在步骤3)中，请参阅图2中的S3步骤及图3，依据所述光刻图形进行刻蚀，以得到芯片图形，所述芯片图形包括刻蚀后套准图形。

作为示例，依据光刻后图形化的光刻胶层对所述待处理晶圆或所述待处理基底进行刻蚀。

作为示例，可以采用干法刻蚀工艺或湿法刻蚀工艺对所述待处理晶圆或所述待处理基底进行刻蚀，优选地，本实施例中，采用干法刻蚀工艺对所述待处理晶圆或所述待处理基底进行刻蚀。刻蚀后，于所述待处理晶圆或所述待处理基底上形成所需的芯片图形；具体的，所述芯片图形可以包括连接通孔等等。

作为示例，步骤3)之后还包括去除图形化的所述光刻胶层的步骤。

在步骤4)中，请参阅图2中的S4步骤及图3，对所述刻蚀后套准图形进行刻蚀后套准检测(ACI)，以获取刻蚀后套准数据。

作为示例，可以采用刻蚀后套准检测装置对所得结构进行检测，刻蚀后套准检测装置及相关的具体检测方法为本领域技术人员所知晓，此处不再累述。采用所述刻蚀后套准检测装置对刻蚀所得结构进行检测的过程中可以获取刻蚀后套准误差。

作为示例，所述刻蚀后套准数据可以包括所述芯片图形的偏差值数据及误差值数据等等，具体的，所述刻蚀后套准数据可以为依据刻蚀后得到的套准标记而得到的偏差值数据及误差值数据等等。

在步骤5)中，请参阅图2中的S5步骤及图3，对所述芯片图形进行检测，以获取芯片图形数据。

作为示例，可以采用扫描电子显微镜(SEM)对所述芯片图形进行检测，通过所述扫描电子显微镜可以获取所述芯片图形的图形偏差值等芯片图形数据，譬如，通过所述扫描电子显微镜获取连接通孔等芯片图形的图形偏差值。通过所述扫描电子显微镜获取所述芯片图形的图形偏差值的具体方法为本领域技术人员所知晓，此处不再累述。

在一示例中，步骤5)之后还包括如下步骤：

于刻蚀所得结构上形成导电结构，对所述导电结构进行终检检测，以获取终检检测数据；具体的，可以通过于刻蚀所得结构中的连接通孔中沉积导电层以形成所述导电结构，对所述导电结构进行终检检测可以包括但不仅限于电性检测，所述终检检测数据可以包括电性数据，譬如，所述导电结构的电阻值，依据所述导电结构的电性数据可以判断所述连接通孔是否完全导通，所述连接通孔是否存在偏差；具体的，可以使用探针对所述导电结构进行电性检测；

进行第三补偿校正，包括依据所述终检检测数据对所述芯片图形数据进行相关性校正；具体的，可以依据所述终检检测数据具体分析补偿校正措施以对所述芯片图形数据进行相关性校正，譬如，当所述终检检测数据显示所述导电结构的电阻值过大，即表示所述连接通孔出现偏差，需要对所述芯片图形数据进行校正。依据所述终检检测数据对所述芯片图形数据进行相关性校正的具体方法为本领域技术人员所知晓，此处不再累述。

作为示例，进行第三补偿校正后，还可以包括如下步骤：在对所述导电结构进行终检检测后，依据所述终检检测数据对所述光刻参数进行补偿更新的步骤，以更新所述光刻参数。具体的，依据所述终检检测的结果对所述光刻参数直接进行补偿更新的具体方法可以包括当所述终检检测检测到所述导电结构的电性数据异常时，譬如，所述导电结构的电阻值过大等等，此时，需要依据所述终检检测数据对所述光刻参数直接进行补偿更新；此时，依据所述终检检测数据对所述光刻参数直接进行补偿更新的具体方法为本领域技术人员所知晓，此处不再累述。

当然，在其他示例中，步骤5)之后也可以没有如上述的三个步骤而直接执行步骤6)。

在步骤6)中，请参阅图2中的S6步骤及图3，进行第一补偿校正，包括将所述芯片图形数据与所述刻蚀后套准数据进行比较，并位移补偿所述刻蚀后套准数据。

需要说明的是，若在执行步骤6)之前执行了终检检测及进行第三补偿校正的步骤，步骤6)中，与所述刻蚀后套准数据进行比较的所述芯片图形数据是经所述第三补偿校正后的芯片图形数据。

作为示例，进行所述第一补偿校正后，第一补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相匹配。补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相匹配是指补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相等或二者位于允许的误差范围之内。

作为示例，进行第一补偿校正的方法为本领域技术人员所知晓，譬如，可以将所述芯片图形数据与所述刻蚀后套准数据进行比较之后，依据二者的差值对所述刻蚀后套准数据进行补偿校正，以使得第一补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相匹配。

在步骤7)中，请参阅图2中的S7步骤及图3，进行第二补偿校正，包括将所述第一补偿校正后的所述刻蚀后套准数据与所述显影后套准数据进行比较，并位移补偿所述显影后套准数据。

作为示例，进行第二补偿校正的具体方法为本领域技术人员所知晓，譬如，可以将所述第一补偿校正后的所述刻蚀后套准数据与所述显影后套准数据进行比较之后，依据二者的差值位移补偿所述显影后套准数据，以使得第二补偿校正后的所述显影后套准数据与所述第一补偿校正后的所述刻蚀后套准数据相匹配。第二补偿校正后的所述显影后套准数据与所述第一补偿校正后的所述刻蚀后套准数据相匹配是指第二补偿校正后的所述显影后套准数据与所述第一补偿校正后的所述刻蚀后套准数据相等或二者位于允许的误差范围之内。

在步骤8)中，请参阅图2中的S8步骤及图3，依据所述第二补偿校正后的所述显影后套准数据更新所述光刻参数。

作为示例，依据第二补偿校正后的所述显影后套准数据更新所述光刻参数的具体方法为本领域技术人员所知晓，此处不再类。

作为示例，所述图形化工艺光刻套准校正方法用于批次与批次间的光刻套准，步骤8)之后还包括如下步骤：重复步骤1)～步骤8)至少一次。本实用新型通过对所述光刻参数的不断更新，可以批次处理过程中逐步精确光刻套准精度。

请参阅图4，本实用新型还提供一种图形化工艺光刻套准校正设备，所述图形化工艺光刻套准校正设备包括：用于依据光刻参数进行曝光显影的光刻装置10；用于进行显影后套准检测的显影后套准检测装置11；用于进行刻蚀以得到芯片图形的刻蚀装置12；用于进行刻蚀后套准检测的刻蚀后套准检测装置13；用于进行芯片图形检测的图形检测装置14；第一补偿校正装置15，与所述刻蚀后套准检测装置13及所述图形检测装置14相连接，用于将所述图形检测装置14的芯片图形数据与所述刻蚀后套准装置13的刻蚀后套准数据进行比较，并位移补偿所述刻蚀后套准数据；第二补偿校正装置16，与所述第一补偿校正装置15及所述显影后套准检测装置11相连接，将所述第一补偿校正装置15补偿校正后的所述刻蚀后套准数据与所述显影后套准检测装置11显影后套准数据进行比较，并位移补偿所述显影后套准数据；及，光刻参数更新装置17，与所述显影后套准检测装置11及所述光刻装置10相连接，用于依据补偿校正后的所述显影后套准数据对所述光刻参数更新装置17的光刻参数进行更新。

作为示例，所述光刻装置10用于依据光刻参数对待处理晶圆或待处理基底表面的光刻胶进行曝光显影，光刻参数是根据实际光刻需要进行设定的，如何根据光刻需要设定所需的光刻参数为本领域技术人员所知晓，此处不再累述。同时，依据所述光刻参数进行曝光显影的具体方法为本领域技术人员所知晓，此处不再累述。

作为示例，所述光刻装置10可以包括但不仅限于浸润式光刻装置，也可以为步进式光刻装置等，优选地，本实施例中，所述光刻装置10包括浸润式光刻装置。所述光刻装置10为本领域所常用的设备，其具体结构及工作原理为本领域技术人员所知晓，此处不再累述。

作为示例，所述显影后套准检测装置11及相关的具体检测方法为本领域技术人员所知晓，此处不再累述。采用所述显影后套准检测装置11对光刻图形进行检测的过程中可以获取显影后套准数据。所述显影后套准数据可以包括所述光刻图形的偏差值数据及误差值数据等等，具体的，所述显影后套准数据可以为依据曝光显影后得到的套准标记而得到的偏差值数据及误差值数据等等。

作为示例，所述刻蚀装置12可以包括干法刻蚀装置或湿法刻蚀装置，优选地，本实施例中，所述刻蚀装置12包括干法刻蚀装置；所述刻蚀装置12依据所述光刻图形对所述晶圆或所述待处理基板进行刻蚀，以得到芯片图形，所述芯片图形包括刻蚀后套准图形；具体的，所述芯片图形可以包括连接通孔等等。无论是干法刻蚀装置或者是湿法刻蚀装置均为本领域常用的设备装置，其具体结构及工作原理为本领域技术人员所知晓，此处不再累述。

作为示例，所述刻蚀后套准检测装置13及相关的具体检测方法为本领域技术人员所知晓，此处不再累述。采用所述刻蚀后套准检测装置13对刻蚀所得的芯片图形进行检测的过程中可以获取刻蚀后套准数据。

作为示例，所述刻蚀后套准数据可以包括所述芯片图形的偏差值数据及误差值数据等等，具体的，所述刻蚀后套准数据可以为依据刻蚀后得到的套准标记而得到的偏差值数据及误差值数据等等。

作为示例，所述图形检测装置14可以包括但不仅限于扫描电子显微镜，通过所述扫描电子显微镜可以获取所述芯片图形的图形偏差值等芯片图形数据，譬如，通过所述扫描电子显微镜获取连接通孔等芯片图形的图形偏差值。

作为示例，所述第一补偿校正装置15可以将所述芯片图形数据与所述刻蚀后套准数据进行比较之后，依据二者的差值位移补偿所述刻蚀后套准数据，以使得补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相匹配；补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相匹配是指补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相等或二者位于允许的误差范围之内。所述第一补偿校正装置15的具体结构及实现方式为本领域技术人员所知晓，此处不再累述，譬如，可以将所述芯片图形数据与所述刻蚀后套准数据进行比较之后，依据二者的差值对所述刻蚀后套准数据进行补偿校正，以使得第一补偿校正后的所述刻蚀后套准数据与所述芯片图形数据相匹配。

作为示例，所述第二补偿装置16补偿校正后的所述显影后套准数据与所述芯片图形数据相匹配。第二补偿校正后的所述显影后套准数据与所述芯片图形数据相匹配是指第二补偿校正后的所述显影后套准数据与所述芯片图形数据相等或二者位于允许的误差范围之内。所述第二补偿校正装置16的具体结构及实现方式为本领域技术人员所知晓，此处不再累述，譬如，可以将所述第一补偿校正后的所述刻蚀后套准数据与所述显影后套准数据进行比较之后，依据二者的差值位移补偿所述显影后套准数据，以使得第二补偿校正后的所述显影后套准数据与所述第一补偿校正后的所述刻蚀后套准数据相匹配。

作为示例，依据补偿校正后的所述显影后套准数据对所述光刻参数进行更新的更新装置17的具体结构及实现方式为本领域技术人员所知晓，此处不再累述。

作为示例，所述图形化工艺光刻套准校正设备还包括：用于进行终检的终检装置18；及，第三补偿校正装置19，所述第三补偿校正装置19与所述中间装置18及所述图形检测装置14相连接，用于依据所述终检装置18的终检检测数据对所述图形检测装置14的图形检测数据进行相关性校正。

需要说明的是，需要在所述刻蚀装置12所得结构上形成导电结构，才能使用所述终检装置18对所述导电结构进行终检检测；具体的，可以通过于刻蚀所得结构中的连接通孔中沉积导电层以形成所述导电结构，对所述导电结构进行终检检测可以包括但不仅限于电性检测；具体的，所述终检装置18可以包括具有探针(未示出)的电性检测设备，可以使用所述探针对所述导电结构进行电性检测，所述终检检测数据可以包括电性数据，譬如，所述导电结构的电阻值，依据所述导电结构的电性数据可以判断所述连接通孔是否完全导通，所述连接通孔是否存在偏差。依据所述终检装置18的终检检测数据对所述图形检测装置14的检测结果进行补偿校正的所述第三补偿校正装置19的具体结构及实现方式为本领域技术人员所知晓，譬如，当所述终检检测数据显示所述导电结构的电阻值过大，即表示所述连接通孔出现偏差，需要对所述芯片图形数据进行校正。

需要进一步说明的是，若所述图形化工艺光刻套准校正设备包括所述第三补偿校正装置19，所述第一补偿校正装置15将校正后的所述图形偏差值与所述刻蚀后套准误差进行比较，并对所述刻蚀后套准误差进行补偿校正。

作为示例，所述图形化工艺光刻套准校正设备还包括补偿更新装置20，所述补偿更新装置20与所述终检装置18及所述光刻装置10相连接，用于依据所述终检装置的终检检测数据对所述光刻参数进行补偿更新。具体的，依据所述终检检测的结果对所述光刻参数直接进行补偿更新的具体方法可以包括当所述终检检测检测到所述导电结构的电性数据异常时，譬如，所述导电结构的电阻值过大等等，此时，需要依据所述终检检测数据对所述光刻参数直接进行补偿更新；此时，依据所述终检检测数据对所述光刻参数直接进行补偿更新的具体方法为本领域技术人员所知晓，此处不再累述。所述补偿更新装置20的具体结构及实现方式为本领域技术人员所知晓，此处不再累述。

需要说明的是，所述第一补偿校正装置15、所述第二补偿校正装置16、所述更新装置17、所述第三补偿校正装置19及所述补偿更新装置20可以位于同一自动工艺控制系统中，用于实现对各步骤单元进行自动补偿校正更新。

作为示例，所述光刻装置10、所述显影后套准检测装置11、所述刻蚀装置12、所述刻蚀后套准检测装置13及所述图形检测装置14依次连接在一图形化工艺生产线上。

综上所述，本实用新型提供一种图形化工艺光刻套准校正设备，所述图形化工艺光刻套准校正方法包括如下步骤：1)依据光刻参数进行曝光显影，以获取光刻图形；2)依据所述光刻图形进行显影后套准检测，以获取显影后套准数据；3)依据所述光刻图形进行刻蚀，以得到芯片图形，所述芯片图形包括刻蚀后套准图形；4)对所述刻蚀后套准图形进行刻蚀后套准检测，以获取刻蚀后套准数据；5)对所述芯片图形进行检测，以获取芯片图形数据；6)进行第一补偿校正，包括将所述芯片图形数据与所述刻蚀后套准数据进行比较，并位移补偿所述刻蚀后套准数据；7)进行第二补偿校正，包括将所述第一补偿校正后的所述刻蚀后套准数据与所述显影后套准数据进行比较，并位移补偿所述显影后套准数据；及，8)依据所述第二补偿校正后的所述显影后套准数据更新所述光刻参数。本实用新型通过使用刻蚀后套准数据与刻蚀后芯片图形数据对显影后套准检测进行修正，再将修正后的显影后套准数据反馈用于更新光刻参数，可以使得修正后的显影后套准检测结构可以与刻蚀后套准检测结果及芯片图形的检测结果保持一致，显著增加套准工艺的精度，大大降低返工率，显著提高产出率及成品率。同时，使用终检结果对芯片图形检测得到的芯片图形数据进行补偿校正，可以进一步提高套准工艺的精度，进一步提高产出率及成品率。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。