阵列基板以及显示装置的制作方法

本申请涉及显示技术领域，特别是涉及一种阵列基板以及显示装置。

背景技术：

随着显示技术的发展，液晶显示装置越来越广泛地应用于人们的生产、生活中。液晶显示装置通常包括阵列基板、彩膜基板以及二者之间的液晶分子。彩膜基板上具设有公共电极，阵列基板上设有像素电极。显示装置工作时，公共电极和像素电极之间形成电场来驱动液晶分子。

为此，公共电极上需加施加公共电压以形成电场。并且公共电极上的电压通常是由陈列基板的公共走线提供的。为了使得公共电极与公共走线之间取得电连接，通常要在二者之间点设有导电胶，且公共电走线在设有导电胶的位置设有镂空的转移电极以便固化导电胶。

但是，生产过程中，导电胶点胶容易偏离到公共走线的实心部分。此时，导电胶站位会比较高，造成该点胶位置附近的阵列基板与彩膜基板之间的间隙相对其他处较大，而具有相对较多的液晶分子。液晶分子多会造成液晶分子间的相位差越大，进而可以将更多的背光源的光透过至出光侧。因此，该点胶位置附近的亮度会相对于其他处高。尤其在暗态下，会形成亮点，显示异常明显。

技术实现要素：

基于此，有必要针对上述技术问题，提供一种能够防止导电胶点胶偏离时造成显示异常的阵列基板以及显示装置。

一种阵列基板，包括：

公共走线，包括：

镂空区，包括第一镂空部，所述第一镂空部用于放置导电胶；

实心区，连接所述镂空区，包括相互连接的实心本部以及减薄部；所述实心区在与所述镂空区相连的一侧设置有所述减薄部，所述减薄部与所述第一镂空部相对设置，并且所述减薄部的厚度小于所述实心本部的厚度。

在其中一个实施例中，以与所述公共走线的厚度方向垂直的一平面为参照平面，所述减薄部的中心轴线在所述参照平面上的正投影与所述第一镂空部的中心轴线在所述参照平面上的正投影重叠。

在其中一个实施例中，所述减薄部朝向所述第一镂空部的方向为第一方向，与所述第一方向垂直的方向为第二方向，所述减薄部在所述第二方向上的长度大于所述第一镂空部在所述第二方向上的长度。

在其中一个实施例中，所述镂空区还包括第二镂空部，所述实心区与所述第二镂空部相连，所述第二镂空部包围所述第一镂空部，所述减薄部远离所述第一镂空部的一侧与所述第一镂空部的距离大于等于300μm。

在其中一个实施例中，所述公共走线具有层叠设置多个金属层。

在其中一个实施例中，所述减薄部的金属层的个数少于所述实心本部的金属层的个数。

在其中一个实施例中，所述减薄部的金属层的数量为一个，所述实心本部的金属层的数量为两个。

在其中一个实施例中，所述多个金属层的材料为铝和/或铜。

一种阵列基板，包括：

公共走线，包括：

镂空区，包括第一镂空部、第二镂空部，所述第一镂空部用于放置导电胶，所述第二镂空部包围所述第一镂空部；

实心区，连接所述第二镂空部，包括相互连接的实心本部以及减薄部；所述实心区在与所述镂空区相连的一侧设置有所述减薄部，所述减薄部与所述第一镂空部相对设置；所述减薄部具有一个金属层，所述实心本部具有两个金属层，以使得所述减薄部的厚度小于所述实心本部的厚度。

一种显示装置，包括彩膜基板、导电胶以及阵列基板，所述彩膜基板与所述阵列基板通过所述导电胶连接；所述阵列基板包括公共走线；所述公共走线包括镂空区以及实心区；所述镂空区包括第一镂空部，所述第一镂空部用于放置导电胶；所述实心区连接所述镂空区，且所述实心区包括相互连接的实心本部以及减薄部；所述实心区在与所述镂空区相连的一侧设置有所述减薄部，所述减薄部与所述第一镂空部相对设置，并且所述减薄部的厚度小于所述实心本部的厚度。

上述阵列基板，实心区包括实心本部以及减薄部，减薄部设置在实心区的在与镂空区相连的一侧。因此，在生产过程中，即便点胶制程出现异常，使得导电胶偏离目标点胶位置而点至实心区附近时，导电胶会站立在厚度较小的减薄部上，而不会站在厚度较大的实心本部上。因此，本申请显示装置可以有效预防导电胶点胶错位引起的阵列基板与彩膜基板之间的间距变大的问题。

附图说明

图1为一个实施例中显示装置的示意图；

图2为一个实施例中阵列基板的公共走线的平面示意图；

图3为一个实施例中阵列基板的公共走线的剖面示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供的显示装置，可以应用于液晶电视、电脑、移动电话以及各种其他显示器件。

在一个实施例中，参考图1，显示装置包括彩膜基板100、导电胶200以及阵列基板300。彩膜基板100与阵列基板300通过导电胶200连接，进而使得阵列基板300可以为彩膜基板300供电。本申请实施例中，导电胶200可以为导电银胶、导电金胶等。其可以包括多个导电粒子210(例如导电银球、导电金球等)。多个导电粒子可以通过基体树脂等胶黏剂的粘接作用而结合在一起，形成导电通路。显示装置通常还包括液晶分子(未图示)。液晶分子位于彩膜基板300与阵列基板300之间。

具体地，彩膜基板100可以包括彩膜衬底110以及形成于彩膜衬底110上的公共电极120。公共电极120位于彩膜衬底110朝向阵列基板300的一侧。阵列基板300可以包括公共走线310(参考图2)、薄膜晶体管(未图示)以及像素电极(未图示)等。公共走线310通过导电胶200与公共电极120连接，进而为公共电极120供电。薄膜晶体管电连接像素电极，进而为像素电极进行供电。显示装置通电工作时，公共电极120与像素电极之间具有电位差进而形成场，驱动阵列基板300与彩膜基板100之间的液晶分子，使其进行偏转，进而透光显示。

在一个实施例中，参考图2，公共走线310包括镂空区311以及实心区312。镂空区311位于阵列基板300的边缘的非显示区域,。实心区312与镂空区311连接，且位于镂空区311的靠近显示区域的一侧。镂空区311包括第一镂空部3111。第一镂空部3111用于放置导电胶200。即第一镂空部3111为转移电极，其用于将公共走线310上的电信号通过导电胶200传导至公共电极120，进而为公共电极120供电。生产过程中，第一镂空部3111为导电胶200的目标点胶位置。

本申请实施例中，实心区312包括实心本部3121以及减薄部3122。实心本部3121与减薄部3122相互连接。减薄部3122设置在实心区312的在与镂空区311相连的一侧。同时，减薄部3122与第一镂空部3111相对设置。并且，减薄部3122的厚度小于实心本部3121的厚度。因此，在生产过程中，即便点胶制程出现异常，使得导电胶200偏离目标点胶位置(即第一镂空部3111)而点至实心区312附近时，导电胶200会站立在厚度较小的减薄部3122上，而不会站在厚度较大的实心本部3121上，进而预防导电胶200点胶错位引起的阵列基板300与彩膜基板100之间的间距变大的问题。因此，本申请可有效防止点胶偏离时造成的暗态漏光等显示异常。

需要说明的是，此处减薄部3122与第一镂空部3111相对设置，可以是整个减薄部3122均与整个第一镂空部3111相对设置，也可以是部分减薄部3122与整个第一镂空部3111相对设置，也可以是整个减薄部3122与部分第一镂空部3111相对设置，也可以是部分减薄部3122与部分第一镂空部3111相对设置，本申请对此并没有限制。

同时，与一个第一镂空部3111相对设置的减薄部3122的数量也不限于为一个，其也可以为多个。本申请对此均不限制。

在一个实施例中，由于生产点胶过程中，通常会朝着第一镂空部3111的中心位置点胶。所以点胶偏离时比较多的情况，是会沿着第一镂空部3111的中心轴线(或者沿着中心轴线附近)偏离。

以与公共走线310的厚度方向垂直的一平面为参照平面。在本实施例中，实心区312的减薄部3122的中心轴线在参照平面上的正投影，与镂空区311的第一镂空部3111的中心轴线在参照平面上的正投影重叠，进而可有效引导点错位的导电胶200站立在减薄部3122上，而不会站立在实心本部3121上。

设定减薄部3122朝向第一镂空部3111的方向为第一方向(在附图2中为竖直方向)，与第一方向垂直的方向为第二方向(在附图2中为水平方向)。在一个实施例中，设置减薄部3122在第二方向上的长度大于第一镂空部3111在第二方向上的长度。进而，使得导电胶200在离第一镂空部3111的中心轴线较远处点错位时，导电胶200会站立在该处的减薄部3122，而不会站立在实心本部3121上，进而预防导电胶200点胶错位引起的阵列基板300与彩膜基板100之间的间距变大的问题。

本申请实施例中，还可以在设置减薄部3122的中心轴线在参照平面上的正投影与第一镂空部3111的中心轴线在参照平面上的正投影重叠的同时，设置减薄部3122在第二方向上的长度大于第一镂空部3111在第二方向上的长度。因此，可对可能的点胶错位方式进行全面的保护。

在一个实施例中，本实施例设置减薄部3122远离第一镂空部3111的一侧与第一镂空部3111的距离d大于等于300μm，进而为导电胶200留足可偏离空间，进而防止显示异常。

本申请实施例中，镂空区311还可以包括第二镂空部3112。实心区312与第二镂空部3112相连。第二镂空部3112包围第一镂空部3111。因此，实心区312与第一镂空部3111之间的第二镂空部3112在导电胶200点胶略微偏离时允许导电胶200流入。第二镂空部3112与减薄部3122共同防止点胶错位时导电胶200站立在实心本部3121上。

第二镂空部3112通常可以设置成包围显示区域的环状(未图示)。其在远离实心区312一侧可用于放置一圈封框胶，进而使得阵列基板300与彩膜基板100有效密封组装而形成显示装置。

在一个实施例中，参考图3，为了增加公共走线310的导电性，可以设置公共走线310具有层叠设置多个金属层310a。多个金属层310a相对于单个金属层310a厚度更大，有利地增加了公共走线310的横截面积，进而有效降低其阻值。

在一个实施例中，设置减薄部3122的金属层310a的个数少于实心本部的金属层310a的个数。因此，可以直接通过先后形成具有不同图案形状的金属层，使得公共走线310不同部分的金属层310a个数不同，进而通过减少金属层310a个数来实现减薄部3122的结构。具体地，可以设置减薄部3122的金属层310a的数量为一个，实心本部3121的金属层310a的数量为两个。工艺过程中，可以首先在减薄部3122与实心本部3121同时沉积形成第一个金属层310a，然后在第二个金属层310a形成的过程中，使其只形成在实心本部3121上。此时，可以不增加多余工艺过程。

当然，本申请实施例中，实心区312的减薄部3122的实现形式也可以与此不同。例如，也可以在形成相同厚度的实心区312后对部分区域进行刻蚀处理而形成减薄部3122。

本申请各个金属层310a的材料选择并无限制，其可以为铝、铜或者也可为其他导电材料，可根据实际情况进行选择。例如，为了提高导电性，各金属层材料可以选择铜等高导电性材料。为了降低成本，各金属层材料也可以选择铝等廉价材料。或者，兼顾导电性与成本，也可在不同的金属层分别选择铝与铜等材料。或者，也可以结合其他方面因素进行选择。或者，在一些实施例中，公共走线310也可以不选择金属，而是选择其他导电材料。当然，本申请实施例中，公共走线310也可以只具有一个金属层310a。本申请对此均没有限制。

在一个实施例中，阵列基板300包括公共走线310。公共走线310包括镂空区311以及实心区312。镂空区311包括第一镂空部3111、第二镂空部3112。第一镂空部3111用于放置导电胶200。导电胶200包括多个导电粒子210。第二镂空部3112包围第一镂空部3111。实心区312连接第二镂空部3112，并包括相互连接的实心本部3121以及减薄部3122。实心区312在与镂空区311相连的一侧设置有减薄部3122。减薄部3122与第一镂空部3111相对设置。减薄部3122具有一个金属层310a，实心本部3121具有两个金属层310a，以使得减薄部3122的厚度小于实心本部3121的厚度。

综上所述，本申请提供的阵列基板的实心区包括实心本部以及减薄部，减薄部设置在实心区的在与镂空区相连的一侧。因此，在生产过程中，即便点胶制程出现异常，使得导电胶偏离目标点胶位置而点至实心区附近时，导电胶会站立在厚度较小的减薄部上，而不会站在厚度较大的实心本部上。因此，本申请显示装置可以有效预防导电胶点胶错位引起的阵列基板与彩膜基板之间的间距变大的问题。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。