阵列基板及其制备方法、液晶显示面板及显示装置与流程

1.本技术涉及显示技术领域，特别涉及一种阵列基板及其制备方法、液晶显示面板及显示装置。


背景技术：

2.液晶显示器具有体积小、功耗低、无辐射等特点，近年来得到迅速发展。按照显示模式，液晶显示器可分为扭曲向列显示模式、平面转换显示模式和ads(advanced super dimension switch，高级超维场转换)显示模式等。
3.随着液晶显示的发展，在ads显示模式的基础上，发展出了iads(interchange advanced super dimension switch)显示模式。但是iads显示模式的显示面板的工艺成本较高。


技术实现要素：

4.本技术提供了一种阵列基板及其制备方法、液晶显示面板及显示装置。
5.根据本技术实施例的第一方面，提供了一种阵列基板的制备方法，包括：
6.提供衬底；
7.形成位于所述衬底上的薄膜晶体管的栅极；
8.形成位于所述栅极背离所述衬底一侧的有源层薄膜及覆盖所述有源层薄膜的第一掩膜薄膜，所述有源层薄膜在所述衬底上的正投影覆盖所述衬底；
9.对所述第一掩膜薄膜进行图形化处理，得到第一掩膜层；
10.将所述有源层薄膜未被所述第一掩膜层覆盖的区域刻蚀掉，得到所述薄膜晶体管的有源层；
11.形成第一电极薄膜，所述第一电极薄膜在所述衬底上的正投影覆盖所述衬底，并对所述第一电极薄膜进行刻蚀，得到第一电极；
12.去除所述第一掩膜层；
13.形成第二电极、及所述薄膜晶体管的第一极和第二极；所述第一电极与所述第二电极中的一个为像素电极，另一个为公共电极，所述像素电极与所述第一极电连接。
14.在一个实施例中，所述对所述第一电极薄膜进行刻蚀，得到第一电极，包括：
15.在所述第一电极薄膜背离所述衬底的一侧形成覆盖所述第二电极薄膜的第二掩膜薄膜，并对第二掩膜薄膜进行图形化处理，得到第二掩膜层；
16.将所述第一电极薄膜未被所述第二掩膜层覆盖的区域刻蚀掉，得到所述第一电极；
17.所述将所述第一电极薄膜未被所述第二掩膜层覆盖的区域刻蚀掉，得到所述第一电极之后，所述阵列基板的制备方法还包括：去除所述第二掩膜层；所述去除所述第一掩膜层的步骤与所述去除所述第二掩膜层的步骤同步进行。
18.在一个实施例中，所述第一电极为所述像素电极；所述第一极与所述第一电极搭
接。
19.在一个实施例中，所述第一电极与所述有源层位于同一层，所述第一极及所述第二极分别与所述有源层搭接。
20.在一个实施例中，所述形成第二电极、及所述薄膜晶体管的第一极和第二极，包括：
21.形成所述薄膜晶体管的第一极和第二极；
22.形成位于所述第一极和所述第二极背离所述衬底一侧的绝缘层，所述绝缘层覆盖所述第一极、所述第二极及所述第一电极；所述绝缘层的厚度范围为1000埃～10000埃；
23.形成位于所述绝缘层背离所述衬底一侧的第二电极。
24.在一个实施例中，所述第一掩膜薄膜的材料为光刻胶；
25.所述去除所述第一掩膜层，包括：采用灰化工艺去除所述第一掩膜层。
26.在一个实施例中，所述像素电极和/或所述公共电极的材料为透明导电材料。
27.根据本技术实施例的第二方面，提供了一种阵列基板，所述阵列基板采用上述的制备方法制备得到；所述阵列基板包括：
28.衬底；
29.位于所述衬底上的薄膜晶体管的栅极；
30.位于所述栅极背离所述衬底一侧的有源层及第一电极；
31.至少部分位于所述有源层背离所述衬底一侧的所述薄膜晶体管的第一极和第二极；
32.覆盖所述第一极、所述第二极及所述第一电极的绝缘层；
33.位于所述绝缘层背离所述衬底一侧的第二电极；所述第一电极与所述第二电极中的一个为像素电极，另一个为公共电极，所述像素电极与所述第一极电连接；所述绝缘层位于所述有源层背离衬底一侧的部分的厚度与所述绝缘层位于所述第一电极与所述第二电极之间的部分的厚度相同。
34.根据本技术实施例的第三方面，提供了一种液晶显示面板，所述液晶显示面板包括上述的阵列基板、位于所述阵列基板背离所述衬底一侧的彩膜基板、以及位于所述阵列基板与所述彩膜基板之间的液晶层。
35.根据本技术实施例的第四方面，提供了一种显示装置，所述显示装置包括上述的液晶显示面板。
36.在一个实施例中，所述显示装置还包括背光源，所述背光源与所述液晶显示面板的入光面相对设置。
37.本技术实施例提供的阵列基板及其制备方法、液晶显示面板及显示装置，在制备阵列基板时，形成有源层的过程中形成的第一掩膜层在有源层形成之后未立即去除，而是在第一电极形成之后去除，第一掩膜层在形成第一电极的过程中可保护有源层，防止对第一电极薄膜进行刻蚀的过程中刻蚀到有源层，并且第一掩膜层为形成有源层的过程中产生的膜层，其形成及去除不会增加制备工艺的复杂度及工艺成本。可知，本技术实施例提供的阵列基板的制备方法，可避免在形成第一电极的过程中刻蚀到有源层，且不会导致工艺成本增加。
附图说明
38.图1是本技术一示例性实施例提供的阵列基板的制备方法的流程图；
39.图2是本技术一示例性实施例提供的阵列基板的第一中间结构的局部剖视图；
40.图3是本技术一示例性实施例提供的阵列基板的第二中间结构的局部剖视图；
41.图4是本技术一示例性实施例提供的阵列基板的第三中间结构的局部剖视图；
42.图5是本技术一示例性实施例提供的阵列基板的第四中间结构的局部剖视图；
43.图6是本技术一示例性实施例提供的阵列基板的第五中间结构的局部剖视图；
44.图7是本技术一示例性实施例提供的阵列基板的第六中间结构的局部剖视图；
45.图8是本技术一示例性实施例提供的阵列基板的第七中间结构的局部剖视图；
46.图9是本技术一示例性实施例提供的阵列基板的第八中间结构的局部剖视图；
47.图10是本技术一示例性实施例提供的阵列基板的第九中间结构的局部剖视图；
48.图11是本技术一示例性实施例提供的阵列基板的第十中间结构的局部剖视图；
49.图12是本技术一示例性实施例提供的阵列基板的局部剖视图；
50.图13是本技术一示例性实施例提供的液晶显示面板的结构示意图。
具体实施方式
51.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本技术相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
52.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
53.应当理解，尽管在本技术可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
54.如背景技术中所述，iads显示模式的显示面板的工艺成本较高。发明人经研究发现，其原因在于：iads显示模式的显示面板在制备过程中，先形成薄膜晶体管的有源层，之后形成像素电极，但是在采用刻蚀工艺形成像素电极的过程中会刻蚀到有源层。为了避免这个问题，在形成有源层之后且在形成像素电极之前，会形成用于保护有源层的钝化层。而钝化层的形成导致掩膜版的数量增加，工艺成本及工艺时间均增大。
55.本技术实施例提供了一种阵列基板及其制备方法、液晶显示面板及显示装置，可解决上述技术问题。下面结合附图，对本技术实施例中的阵列基板及其制备方法、液晶显示面板及显示装置进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互补充或相互组合。
56.本技术实施例提供了一种阵列基板的制备方法。参见图1，所述阵列基板的制备方
法包括如下步骤110至步骤180。
57.在步骤110中，提供衬底。
58.在步骤120中，形成位于所述衬底上的薄膜晶体管的栅极。
59.在步骤130中，形成位于所述栅极背离所述衬底一侧的有源层薄膜及覆盖所述有源层薄膜的第一掩膜薄膜，所述有源层薄膜在所述衬底上的正投影覆盖所述衬底。
60.在步骤140中，对所述第一掩膜薄膜进行图形化处理，得到第一掩膜层。
61.在步骤150中，将所述有源层薄膜未被所述第一掩膜层覆盖的区域刻蚀掉，得到所述薄膜晶体管的有源层。
62.在步骤160中，形成第一电极薄膜，所述第一电极薄膜在所述衬底上的正投影覆盖所述衬底，并对所述第一电极薄膜进行刻蚀，得到第一电极。
63.在步骤170中，去除所述第一掩膜层。
64.在步骤180中，形成第二电极、及所述薄膜晶体管的第一极和第二极；所述第一电极与所述第二电极中的一个为像素电极，另一个为公共电极，所述像素电极与所述第一极电连接。
65.本技术实施例提供的阵列基板的制备方法，在形成有源层的过程中形成的第一掩膜层在有源层形成之后未立即去除，而是在第一电极形成之后去除，第一掩膜层在形成第一电极的过程中可保护有源层，防止对第一电极薄膜进行刻蚀的过程中刻蚀到有源层，并且第一掩膜层为形成有源层的过程中产生的膜层，其形成及去除不会增加制备工艺的复杂度及工艺成本。可知，本技术实施例提供的阵列基板的制备方法，可避免在形成第一电极的过程中刻蚀到有源层，且不会导致工艺成本增加。
66.下面对本技术实施例提供的阵列基板的制备方法的各步骤进行详细介绍。下面通过阵列基板的制备过程进行介绍。本技术实施例所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶一系列等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后可称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
67.在步骤110中，提供衬底。
68.在一个实施例中，所述衬底可以是柔性衬底，也可以是刚性衬底。柔性衬底的材料可以包括聚酰亚胺、聚对苯二甲酸乙二醇酯及聚碳酸酯中的一种或多种。刚性衬底的材料可以是玻璃、硅等。
69.在步骤120中，形成位于所述衬底上的薄膜晶体管的栅极。
70.通过步骤120可得到如图2所示的第一中间结构。如图2所示，所述栅极21位于衬底10上。
71.在一个实施例中，所述形成位于所述衬底上的薄膜晶体管的栅极的步骤120包括如下过程：
72.首先，在衬底上沉积栅极薄膜，所述栅极薄膜在所述衬底上的正投影可覆盖衬底。
73.随后，通过构图工艺对对所述栅极薄膜进行构图，得到栅极。
74.在一个实施例中，通过构图工艺对所述栅极薄膜进行构图的步骤可包括如下过程：
75.在所述栅极薄膜上形成覆盖所述栅极薄膜的第三掩膜薄膜，对所述第三掩膜薄膜进行图形化处理，得到第三掩膜层，第三掩膜层与要形成的栅极层(栅极层包括栅极及栅线)的图案相同，且在垂直于衬底10的方向上与栅极层相对应；利用第三掩膜层作为遮挡，将栅极薄膜未被第三掩膜层覆盖的区域刻蚀掉，栅极薄膜未被刻蚀的部分即为栅极层；最后将第三掩膜层去除，暴露出包括栅极的栅极层。
76.在一个实施例中，所述第三掩膜薄膜的材料为光刻胶，可采用曝光、显影工艺对第三掩膜薄膜进行图形化处理，可采用灰化工艺去除所述第三掩膜层。采用光刻胶材料形成第三掩膜薄膜的工艺比较成熟，且去除第三掩膜层的过程易于操作。
77.在一个实施例中，第三掩膜薄膜的材料可以是正性光刻胶，也可以是负性光刻胶。
78.在一个实施例中，在步骤120之后，所述阵列基板的制备方法还包括：在所述栅极背离所述衬底的一侧形成栅极绝缘层，所述栅极绝缘层在衬底上的正投影可覆盖衬底。
79.通过该步骤可得到如图3所示的第二中间结构。如图3所示，所述栅极绝缘层30覆盖栅极21及露出的衬底10。栅极绝缘层30的材料可以包括氮化硅及氧化硅中的至少一种。
80.在步骤130中，形成位于所述栅极背离所述衬底一侧的有源层薄膜及覆盖所述有源层薄膜的第一掩膜薄膜，所述有源层薄膜在所述衬底上的正投影覆盖所述衬底。
81.通过步骤130可得到如图4所示的第三中间结构。如图4所示，所述有源层薄膜22及所述第一掩膜薄膜41在所述衬底10上的正投影均覆盖所述衬底10。
82.在一个实施例中，所述有源层薄膜的材料可以是氧化物，例如可以是金属氧化物。采用氧化物作为有源层的材料，可使得薄膜晶体管具有充电速度快、电压保持特性好等优点，且氧化物有源层的制备温度较低，尺寸均一性好，可减小薄膜晶体管的尺寸，适用于高分辨率产品，可缩小阵列基板的边框尺寸，提高像素的开口率，且可降低阵列基板的功耗。
83.在一个实施例中，第一掩膜薄膜的材料为光刻胶。采用光刻胶材料形成第一掩膜薄膜的工艺比较成熟，且后续去除的过程易于操作。第一掩膜薄膜的材料可以是正性光刻胶，也可以是负性光刻胶。
84.在步骤140中，对所述第一掩膜薄膜进行图形化处理，得到第一掩膜层。
85.在一个实施例中，第一掩膜薄膜的材料为光刻胶时，可对所述第一掩膜薄膜进行曝光、显影处理，将第一掩膜薄膜的部分区域去除，得到第一掩膜层。第一掩膜层与要形成的有源层的图案相同，且在垂直于衬底10的方向上与有源层相对应。
86.在步骤150中，将所述有源层薄膜未被所述第一掩膜层覆盖的区域刻蚀掉，得到所述薄膜晶体管的有源层。
87.通过步骤150可得到如图5所示的第四中间结构。如图5所示，所述第一掩膜层411在所述衬底10上的正投影与所述有源层23在所述衬底10上的正投影重合。
88.在一个实施例中，可采用湿刻工艺对有源层薄膜进行刻蚀。
89.在步骤160中，形成第一电极薄膜，所述第一电极薄膜在所述衬底上的正投影覆盖所述衬底，并对所述第一电极薄膜进行刻蚀，得到第一电极。
90.在一个实施例中，所述形成第一电极薄膜的步骤之后，得到如图6所示的第五中间结构。如图6所示，所述第一电极薄膜50在衬底10上的正投影覆盖衬底10，也即是第一电极
薄膜50覆盖第一掩膜层411及露出的栅极绝缘层30。
91.在一个实施例中，所述对所述第一电极薄膜进行刻蚀，得到第一电极的步骤，可包括过程：
92.首先，在所述第一电极薄膜背离所述衬底的一侧形成覆盖所述第二电极薄膜的第二掩膜薄膜，并对第二掩膜薄膜进行图形化处理，得到第二掩膜层。
93.通过该步骤可得到如图7所示的第六中间结构。如图7所示，所述第二掩膜层421在衬底10上的正投影与所述第一掩膜层411在衬底10上的正投影不存在交叠区域。第二掩膜层421与要形成的第一电极的图案相同，且在垂直于衬底10的方向上与第一电极相对应。
94.在一个实施例中，第二掩膜薄膜的材料为光刻胶，可采用曝光、显影工艺对所述第二掩膜薄膜进行图形化处理。
95.在一个实施例中，第二掩膜薄膜的材料可以是正性光刻胶，也可以是负性光刻胶。
96.随后，将所述第一电极薄膜未被所述第二掩膜层覆盖的区域刻蚀掉，得到所述第一电极。
97.通过该步骤可得到如图8所示的第七中间结构。如图8所示，所述第一电极61在所述衬底10上的正投影与所述第二掩膜层421在所述衬底10上的正投影重合。
98.在一个实施例中，可采用湿刻工艺对第一电极薄膜进行刻蚀。
99.在一个实施例中，在所述将所述第一电极薄膜未被所述第二掩膜层覆盖的区域刻蚀掉，得到所述第一电极的步骤之后，所述阵列基板的制备方法还包括：去除所述第二掩膜层。第二掩膜层421被去除后，第一电极61暴露。
100.在一个实施例中，可采用灰化工艺将第二掩膜层去除。
101.在步骤170中，去除所述第一掩膜层。
102.在一个实施例中，所述第一掩膜薄膜的材料为光刻胶时，所述去除所述第一掩膜层，包括：采用灰化工艺去除所述第一掩膜层。
103.在一个实施例中，所述去除所述第一掩膜层的步骤与所述去除所述第二掩膜层的步骤同步进行。如此设置，第一掩膜层与第二掩膜层可在一次工艺步骤中同时去除，相对于分别采用单独的步骤将第一掩膜层与第二掩膜层去除的方案来说，有助于简化阵列基板的制备工艺，降低工艺复杂度。
104.在一个实施例中，第一掩膜层与第二掩膜层的材料均为光刻胶，可采用灰化工艺同时将第一掩膜层和第二掩膜层去除。
105.在一个实施例中，所述第一掩膜层与所述第二掩膜层被去除后，可得到如图9所示的第八中间结构。如图9所示，有源层23及第一电极61均被暴露。
106.在步骤180中，形成第二电极、及所述薄膜晶体管的第一极和第二极；所述第一电极与所述第二电极中的一个为像素电极，另一个为公共电极，所述像素电极与所述第一极电连接。
107.在一个实施例中，所述形成第二电极、及所述薄膜晶体管的第一极和第二极的步骤180，包括如下过程：
108.首先，形成所述薄膜晶体管的第一极和第二极。
109.通过该步骤可得到如图10所示的第九中间结构。如图10所示，薄膜晶体管20的第一极24和第二极25分别与有源层23电连接。第一极24与第二极25中的一个为源极，另一个
为漏极。在形成第一极和第二极的过程中，可同时形成数据线等信号线。
110.随后，形成位于所述第一极背离所述衬底一侧的绝缘层，所述绝缘层覆盖所述第一极、所述第二极及所述第一电极。
111.通过该步骤可得到如图11所示的第十中间结构。如图11所示，所述绝缘层70在衬底10上的正投影覆盖衬底10。也即是，绝缘层70覆盖第一极24、第二极25、露出的有源层23、第一电极61及露出的栅极绝缘层30。
112.随后，形成位于所述绝缘层背离所述衬底一侧的第二电极。
113.通过该步骤可得到如图12所示的阵列基板。如图12所示，第二电极62与第一电极61相对设置，绝缘层70使第二电极62与第一电极61绝缘。
114.在一个实施例中，所述形成位于所述绝缘层背离所述衬底一侧的第二电极的步骤可通过如下过程实现：
115.在绝缘层背离衬底的一侧形成第二电极薄膜，第二电极薄膜在衬底上的正投影覆盖衬底；在所述第二电极薄膜上形成覆盖所述第二电极薄膜的第四掩膜薄膜，对所述第四掩膜薄膜进行图形化处理，得到第四掩膜层，第四掩膜层与要形成的第二电极的图案相同，且在垂直于衬底的方向上与第二电极相对应；利用第四掩膜层作为遮挡，将第二电极薄膜未被第四掩膜层覆盖的区域刻蚀掉，第二电极薄膜未被刻蚀掉的部分即为第二电极；最后将第四掩膜层去除，暴露出第二电极。
116.在一个实施例中，所述第四掩膜薄膜的材料为光刻胶，可采用曝光、显影工艺对第四掩膜薄膜进行图形化处理，可采用灰化工艺去除所述第四掩膜层。采用光刻胶材料形成第四掩膜薄膜的工艺比较成熟，且去除第四掩膜层的过程易于操作。
117.本技术实施例提供的阵列基板的制备方法制备得到的阵列基板，第一电极与第二电极之间仅设有一层绝缘层，第一电极与第二电极之间的距离较小，能够有效提升像素的存储电容，提升抗电容耦合拉动能力，降低不同像素间的信号串扰的风险。
118.在一个实施例中，如图12所示，所述第一电极61为所述像素电极，所述第二电极62为公共电极；所述第一极24与所述第一电极61搭接。也即是第一极24与第一电极61直接接触，相对于第一极24与第一电极61通过连接电极及过孔实现电连接的方案来说，无需预留过孔及连接电极所占的空间，可提升阵列基板的像素开口率和透过率。
119.在一个实施例中，如图12所示，所述第一电极61与所述有源层23位于同一层，所述第一极24及所述第二极25分别与所述有源层23搭接。其中第一电极61与有源层23位于同一层指的是，二者均与同一膜层直接接触。图12所示的实施例中，第一电极61及有源层23均与栅极绝缘层30直接接触。由于第一电极61与有源层23位于同一层，第一极24与第一电极61之间未设置绝缘层，第一极24与第一电极61直接搭接，则第一极24及第二极25也可与有源层23直接搭接，便于第一极24及第二极25与有源层23的电连接。
120.在一个实施例中，所述绝缘层70的厚度范围为1000埃～10000埃。如此设置，既可避免绝缘层70的厚度太小，第一电极及第二电极与其他导电结构之间的耦合电容太大，而影响阵列基板的充电率，也可避免绝缘层70的厚度太大，导致像素的存储电容太小，不同像素间发生信号串扰。在一些实施例中，所述绝缘层70的厚度例如为1000埃、3000埃、5000埃、7000埃、9000埃、10000埃等。
121.在一个实施例中，所述绝缘层70的材料包括氮化硅及氧化硅中的至少一种。
122.在一个实施例中，所述像素电极和/或所述公共电极的材料为透明导电材料。如此设置，可提升阵列基板的透过率。在一些实施例中，所述像素电极的材料为透明导电材料，或者，所述公共电极的材料为透明导电材料，或者所述像素电极与所述公共电极的材料均为透明导电材料。
123.在一些实施例中，所述透明导电材料可包括氧化铟锌及氧化铟锡中的至少一种。
124.在一个实施例中，所述像素电极为板状电极，所述公共电极为条状电极；或者，所述像素电极为条状电极，所述公共电极为板状电极。
125.本技术实施例还提供了一种阵列基板，所述阵列基板采用上述任一实施例所述的制备方法制备得到。如图12所示，所述阵列基板包括衬底10、位于衬底10上的薄膜晶体管20、第一电极61、第二电极62和绝缘层70。薄膜晶体管20包括栅极21、有源层23、第一极24和第二极25；第一极24与第二极25中的一个为源极，另一个为漏极。第一电极61与第二电极62中的一个为像素电极，另一个为公共电极。所述像素电极与所述第一极24电连接。
126.栅极21位于衬底10上。有源层23和第一电极61位于栅极21背离衬底10的一侧。第一极24和第二极25至少部分位于所述有源层23背离所述衬底10的一侧。绝缘层70覆盖所述第一极24、所述第二极25及所述第一电极61。第二电极62位于所述绝缘层70背离所述衬底10的一侧。所述绝缘层70在衬底10上的正投影覆盖所述衬底10。所述绝缘层70位于所述有源层23上方的部分的厚度与所述绝缘层70位于所述第一电极61与所述第二电极62之间的部分的厚度相同。其中，绝缘层70位于有源层23上方的部分指的是绝缘层70在垂直于衬底10的方向上与有源层23相对应的部分。绝缘层70位于有源层23上方的部分的厚度与绝缘层70位于第一电极61与第二电极62之间的部分的厚度相同，指的是，绝缘层70位于有源层23上方的部分的厚度与绝缘层70位于第一电极61与第二电极62之间的部分的厚度基本相同，包括厚度相同以及厚度相差较小的情况。也即是，绝缘层70位于有源层23上方的部分与绝缘层70位于第一电极61与第二电极62之间的部分是同时形成的。
127.本技术实施例提供的阵列基板，由于绝缘层70在衬底10上的正投影覆盖所述衬底10，且绝缘层70位于有源层23上方的部分的厚度与绝缘层70位于第一电极61与第二电极62之间的部分厚度相同，则绝缘层70是在一次工艺步骤中形成，在形成有源层之后且在形成绝缘层之前未形成其他绝缘层；由上述阵列基板的制备方法可知，在形成有源层的过程中形成的第一掩膜层在形成第一电极的过程中可保护有源层，防止对第一电极薄膜进行刻蚀的过程中刻蚀到有源层，且第一掩膜层的形成及去除不会增加制备工艺的复杂度及工艺成本。可知，本技术实施例提供的阵列基板在制备过程中不会导致工艺成本增加。
128.在一个实施例中，如图12所示，所述阵列基板还包括栅极绝缘层30，栅极绝缘层30位于栅极21背离衬底10的一侧，有源层23与第一电极61均位于栅极绝缘层30背离衬底10的一侧。
129.在一个实施例中，所述第一电极61为所述像素电极，所述第二电极62为公共电极；所述第一极24与所述第一电极61搭接。
130.在一个实施例中，所述第一电极61与所述有源层23位于同一层，所述第一极24及所述第二极25分别与所述有源层23搭接。
131.在一个实施例中，所述绝缘层70的厚度范围为1000埃～10000埃。
132.在一个实施例中，所述像素电极和/或所述公共电极的材料为透明导电材料。
133.在一个实施例中，所述像素电极为板状电极，所述公共电极为条状电极；或者，所述像素电极为条状电极，所述公共电极为板状电极。
134.本技术实施例提供的阵列基板，可应用在大尺寸高分辨率的液晶显示面板中，例如应用在分辨率为16k和18k的液晶显示面板中。
135.由于阵列基板及其制备方法属于同一发明构思，相关细节及有益效果的描述可互相参见，在此不再进行赘述。
136.本技术实施例还提供了一种液晶显示面板，如图13所示，所述液晶显示面板包括上述任一实施例所述的阵列基板100、位于所述阵列基板100背离所述衬底一侧的彩膜基板200、以及位于所述阵列基板100与所述彩膜基板200之间的液晶层300。
137.在一个实施例中，彩膜基板200包括黑矩阵层210及色阻220。黑矩阵层210设有多个通孔，色阻220填充在通孔内。
138.由于液晶显示面板包括上述的阵列基板，因此具有相同的有益效果，在此不再赘述。
139.本技术实施例还提供了一种液晶显示面板的制备方法，所述液晶显示面板的方法包括上述任一实施例所述的阵列基板的制备方法。
140.由于液晶显示面板的制备方法包括上述阵列基板的制备方法，因此具有相同的有益效果，在此不再赘述。
141.本技术实施例还提供了一种显示装置，所述显示装置包括上述的液晶显示面板。
142.在一个实施例中，所述显示装置还包括背光源，所述背光源与所述液晶显示面板的入光面相对设置。所述背光源可以是led背光源。采用led背光源可使显示装置具有更低的功耗和更好的图像色彩显示效果。
143.在一个实施例中，所述显示装置还包括壳体，液晶显示面板可嵌设在壳体内。
144.由于该显示装置包括上述的阵列基板，因此具有相同的有益效果，在此不再赘述。
145.本发明对于显示装置的适用不做具体限制，其可以是电视机、笔记本电脑、平板电脑、可穿戴显示设备、手机、车载显示、导航、电子书、数码相框、广告灯箱等任何具有柔性显示功能的产品或部件。
146.需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
147.本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求指出。
148.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。