像素结构、阵列基板及显示面板的制作方法

1.本技术涉及液晶显示技术领域，特别涉及一种像素结构、阵列基板及显示面板。


背景技术：

2.液晶显示面板通常由彩色滤光片基板、薄膜晶体管阵列基板以及配置于两基板间的液晶层所构成，并分别在两基板的相对内侧设置像素电极、公共电极，通过施加电压控制液晶分子改变方向，将背光模组的光线折射出来产生画面。在基板尺寸不断从32寸到100寸变大的过程中，大视角的必要性也越来越重要，通常在设计中会使用8domain设计，使主像素电极的电压与次像素电极的电压产生差异，从而使两个像素的液晶偏转出现差异形成大视角效果，然而现有的8domain像素的结构设计并不理想，用于对次像素电极进行放电的公共电极线通常会影响开口率或具有修复困难等问题。


技术实现要素：

3.本技术的主要目的是提出一种像素结构，旨在解决现有的8domain像素结构使用效果较差的问题。
4.为实现上述目的，本技术提出的像素结构，包括：
5.沿第一预设方向延伸的第一数据线及第二数据线；
6.沿第二预设方向延伸的第一扫描线，所述第一扫描线与所述第一数据线及第二数据线交叉延伸；
7.沿第一预设方向延伸的公共电极线，与所述第二数据线平行设置，且所述公共电极线的正投影与所述第二数据线至少部分重叠；
8.子像素，设置于所述第一数据线及第二数据线之间，所述子像素包括：
9.主像素电极及次像素电极，沿第一预设方向设置，且分设于所述第一扫描线的两侧；
10.第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管，所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管的栅极均与所述第一扫描线连接，所述第一薄膜晶体管及第二薄膜晶体管的源极均与所述第一数据线连接；所述第一薄膜晶体管的漏极与主像素电极连接，第二薄膜晶体管的漏极与次像素电极连接，所述第三薄膜晶体管的源极与所述第一薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述公共电极线连接。
11.可选地，所述第三薄膜晶体管的漏极与所述公共电极线通过第三连接走线连接。
12.可选地，所述第三连接走线的正投影位于所述第一扫描线的边缘内。
13.可选地，所述第三连接走线的正投影与所述第二数据线至少部分重叠。
14.可选地，所述公共电极线的线宽大于所述第二数据线的线宽。
15.可选地，所述公共电极线的数量为多个，每相邻的两条所述公共电极线之间通过dbs连接走线连接。
16.可选地，所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管沿所述第一扫
描线方向依次设置；其中，
17.所述第一薄膜晶体管设置于靠近所述第一数据线的一侧，所述第三薄膜晶体管设置于靠近所述公共电极线的一侧。
18.本技术还提出一种阵列基板，包括衬底基板以及如上述的像素结构；
19.所述衬底基板上形成有：
20.第一金属层，所述第一金属层形成第一扫描线、第一薄膜晶体管的栅极、第二薄膜晶体管的栅极，以及第三薄膜晶体管的栅极；
21.第一绝缘层，设置于所述第一金属层上；
22.第二金属层，设置于所述第一绝缘层上，所述第二金属层形成第一数据线、第二数据线、第一薄膜晶体管的源极与漏极、第二薄膜晶体管的源极与漏极，以及第三薄膜晶体管的源极与漏极；
23.第二绝缘层，设置于所述第二金属层上；
24.透明导电层，分别形成主像素电极、次像素电极，以及公共电极线；其中，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、主像素电极和次像素电极构成一个子像素。
25.可选地，所述第一薄膜晶体管的漏极与所述主像素电极通过第一连接走线连接，所述第二薄膜晶体管的漏极与所述次像素电极通过第二连接走线连接；
26.所述第一连接走线包括由所述第二金属层形成的第一金属走线段，以及设置于所述透明导电层和所述第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段，所述第一过孔连接段设置于所述主像素电极上；
27.所述第二连接走线包括由所述第二金属层形成的第二金属走线段，以及设置于所述透明导电层和所述第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段，所述第二过孔连接段设置于所述次像素电极上。
28.可选地，所述第三连接走线包括由第二金属层形成的第三金属走线段、由所述透明导电层形成的透明走线段，以及设置于所述透明走线段和第三金属走线段之间且贯穿所述第二绝缘层的第三过孔连接段；其中，
29.所述第三金属走线段、透明走线段及第三过孔连接段的正投影位于所述第一扫描线的边缘内。
30.本技术还提出一种显示面板，包括如上述的像素结构；或者，
31.包括如上述的阵列基板以及与所述阵列基板相对设置的彩膜基板。
32.本技术技术方案中，像素结构博包括第一扫描线、第一数据线、第二数据线、公共电极线及子像素，其中，第一扫描线与第一数据线及第二数据线交叉延伸，子像素设置于第一数据线及第二数据线之间，子像素包括沿列方向设置且分设于第一扫描线的两侧的主像素电极及次像素电极，子像素还包括与主像素电极连接的第一薄膜晶体管、与次像素电极连接的第二薄膜晶体管，以及与公共电极线连接的第三薄膜晶体管。本技术通过设置公共电极线以及使公共电极线与第三薄膜晶体管连接，使得对次像素电极的充电电流会由第三薄膜晶体管传导至公共电极线，以对次像素电极进行分压，从而使得次像素电极的电压与主像素电极的电压电压产生差异，进而使两个像素电极的液晶偏转出现差异而形成大视角效果。本技术通过设置公共电极线对次像素电极进行分压，不需要在次像素电极区域内做转层孔或走线，不会形成寄生电容，也不会对开口率造成损失，解决了现有的8domain像素
结构使用效果较差的问题。
附图说明
33.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
34.图1为本技术像素结构一实施例的结构示意图；
35.图2为现有技术中像素结构一实施例的结构示意图；
36.图3为现有技术中像素结构另一实施例的结构示意图；
37.图4为本技术像素结构中第三薄膜晶体管的剖面结构示意图。
38.附图标号说明：
39.名称标号名称标号第一数据线d1第二薄膜晶体管t2第二数据线d2第三薄膜晶体管t3第一扫描线g1第一过孔连接段q1主像素电极main pixel第二过孔连接段q2次像素电极sub pixel第三过孔连接段q3公共电极线ds第一公共电极线m1第一薄膜晶体管t1第二公共电极线m2
40.本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
41.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
42.需要说明，若本技术实施例中有涉及方向性指示(诸如上、下、左、右、前、后
……
)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
43.另外，若本技术实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。
44.目前，在基板尺寸不断从32寸到100寸变大的过程中，大视角的必要性也越来越重要，通常在设计中会使用8domain设计，使主像素电极main pixel的电压与次像素电极sub pixel的电压产生差异，从而使两个像素的液晶偏转出现差异形成大视角效果。目前常见
8domain设计有两种，一种是第三薄膜晶体管t3与第一金属层上形成的第一公共电极线m1连接，如图2所示，图2为现有技术中像素结构一实施例的结构示意图，第一公共电极线m1环绕像素电极设置，且与像素电极部分重叠，因此在第三薄膜晶体管t3与第一公共电极线m1连接时，需要在像素电极内设置转层孔，对开口率存在影响。另一种是第三薄膜晶体管t3与第二金属层上形成的第二公共电极线m2连接，如图3所示，图3为现有技术中像素结构另一实施例的结构示意图，第二公共电极线m2跨越像素电极设置，第二公共电极线m2的正投影落在像素电极区域内的，对开口率依旧存在影响，同时，第二金属层上的第二公共电极线m2断线存在良率问题，检出能力较差(公共电极线为公共低电压，对于电测机台较难检出)，且维修操作难度较大，需进行镭射断开线路并进行长线操作。
45.为此，本技术提出一种像素结构，参照图1，在一实施例中，所述像素结构包括：
46.沿第一预设方向延伸的第一数据线d1及第二数据线d2；
47.沿第二预设方向延伸的第一扫描线g1，所述第一扫描线g1与所述第一数据线d1及第二数据线d2交叉延伸；
48.沿第一预设方向延伸的公共电极线ds，靠近所述第二数据线d2设置，且与所述第二数据线d2平行设置；
49.子像素，设置于所述第一数据线d1及第二数据线d2之间，所述子像素包括：
50.主像素电极main pixel及次像素电极sub pixel，沿第一预设方向设置，且分设于所述第一扫描线g1的两侧；
51.第一薄膜晶体管t1、第二薄膜晶体管t2及第三薄膜晶体管t3，所述第一薄膜晶体管t1、第二薄膜晶体管t2及第三薄膜晶体管t3的栅极均与所述第一扫描线g1连接，所述第一薄膜晶体管t1及第二薄膜晶体管t2的源极均与所述第一数据线d1连接；所述第一薄膜晶体管t1的漏极与主像素电极main pixel连接，第二薄膜晶体管t2的漏极与次像素电极sub pixel连接，所述第三薄膜晶体管t3的源极与所述第一薄膜晶体管t1的漏极连接，所述第三薄膜晶体管t3的漏极与所述公共电极线ds连接。
52.像素结构中通常包括多个像素，多条数据线及多条扫描线，其中，数据线通常沿列方向设置，即第一预设方向，数据线通常沿行方向设置，即第二预设方向。像素包括至少三种子像素，不同的子像素可显示不同的原色光，根据空间混色原理，不同的原色光按照一定的比例混合可显示出多种颜色。通常，一个像素至少包括r子像素，g子像素和b子像素，后文中将这三种子像素都归为子像素，以详细阐述本技术的技术方案。当然，本领域技术人员也可以在不付出创造性劳动的前提下，选择其它的原色进行组合，并相应调整本技术的方案以改善显示设备的色彩显示效果，在此不再赘述。多个子像素呈矩形阵列状排布，每一子像素分别与数据线和扫描线电连接，在扫描线上的扫描信号作用下，相应的子像素被分别打开，当子像素处于打开状态时，在数据线上的驱动信号的驱动作用下，子像素被充电，从而显示出一定的亮度，并在相应光阻的滤光作用下，显示出不同的颜色。其中，驱动信号可以根据待显示的画面中各像素或子像素的灰阶等得到。
53.本技术中将以多个子像素中的任意一个子像素为例详细阐述本技术的技术方案。在本实施例中，将子像素一分为二，分为沿列方向设置的一个主像素和一个次像素，并采用多畴垂直配向技术，将每一个主像素和子像素都划分成四个区域，也即将一个子像素划分成了八个区域，并使每个区域中的液晶在施加电压后倒伏向不同的方向，从而使各个方向
看到的效果趋于平均一致，以实现8domain的显示效果。
54.在本实施例中，像素可以采用3t-8畴像素结构以实现8domain的显示效果，具体而言，子像素包括第一薄膜晶体管t1、第二薄膜晶体管t2及第三薄膜晶体管t3三个薄膜晶体管，其中，第一薄膜晶体管t1及第二薄膜晶体管t2分别与主像素电极main pixel及次像素电极sub pixel连接，在第一扫描线g1上的扫描信号作用下，相应的第一薄膜晶体管t1及第二薄膜晶体管t2被分别打开，当第一薄膜晶体管t1及第二薄膜晶体管t2处于打开状态时，在数据线上的驱动信号的驱动作用下，主像素电极main pixel及次像素电极sub pixel被充电，从而显示出一定的亮度，并在相应光阻的滤光作用下，显示出不同的颜色。同时，第三薄膜晶体管t3分别与所述次像素电极sub pixel及公共电极线ds连接，在次像素电极sub pixel被充电时，第三薄膜晶体管t3被打开，而当第三薄膜晶体管t3处于打开状态时，由于公共电极线ds的电位会设置为低电压，因此，对次像素电极sub pixel的充电电流会由第三薄膜晶体管t3分流至公共电极线ds，从而达到对次像素电极sub pixel进行分压的效果，从而使得次像素电极sub pixel的电压与主像素电极main pixel的电压产生差异，进而使两个像素电极的液晶偏转出现差异而形成大视角效果。其中，公共电极线ds为利用dbs设计形成的公共电极线，dbs设计指数据线上方无黑色矩阵(data line bm less，dbs)设计，公共电极线ds的正投影与第二数据线至少部分重叠，如此设置，在面板正常工作时，公共电极线ds与公共电极形成的电场可以使液晶分子保持不偏转的状态，起到相当于黑矩阵的作用，达到遮光的目的，能够减少黑矩阵的面积，进而能够增大像素的显示区域，增大了穿透率及开口率。
55.可以理解的是，现有技术中的次像素通常通过第一金属层上形成的公共电极线或第二金属层上形成的公共电极线对次像素电极sub pixel进行分压，而在本技术技术方案中，通过设置公共电极线ds以及使公共电极线ds与第三薄膜晶体管t3连接，使得次像素电极sub pixel与主像素电极main pixel的电压能够在充电时产生差异，进而使两个像素电极的液晶偏转出现差异而形成大视角效果。本技术的像素结构利用可形成于透明导电层的公共电极线ds对次像素电极sub pixel进行分压，且公共电极线ds靠近第二数据线d2设置，使得第三薄膜晶体管t3连接公共电极线ds的连接走线可以设置在次像素电极sub pixel区域外。因此，本技术的像素结构无需在次像素电极sub pixel的区域内做转层孔或走线，不会形成寄生电容，也不会对开口率造成损失。同时，公共电极线ds可形成于透明导电层，可以与像素电极一体化形成，一方面能够提高公共电极线ds的良率，在公共电极线ds断线时也易于修复。另一方面能够降低生产工艺的难度，不会增加生产工序，有利于保证生产效率，进而降低批量化生产的生产成本。
56.参照图1，在一实施例中，所述第三薄膜晶体管t3的漏极与所述公共电极线ds通过第三连接走线连接。
57.在本实施例中，第三薄膜晶体管t3的漏极通过第三连接走线与公共电极线ds连接，可以理解的是，在阵列基板上，第三连接走线可以与公共电极线ds处于不同层，也可以与公共电极线ds处于相同层。例如，第三连接走线可以在透明导电层层上形成透明走线，并通过导电孔与处于第二金属层的第三薄膜晶体管t3的漏极连接。如此设置，一方面降低了第三连接走线的布置难度，使得第三连接走线及公共电极线ds可以与像素电极一体化形成，降低了生产工艺的难度，不会增加生产工序，有利于保证生产效率，进而降低批量化生
产的生产成本。另一方面，由于第三连接走线在透明导电层层上形成透明走线，能够提高公共电极线ds的良率，在公共电极线ds断线时也易于修复。
58.可选地，所述第三连接走线的正投影位于所述第一扫描线g1的边缘内。
59.可以理解的是，第三薄膜晶体管t3通过第三连接走线与公共电极线ds连接，若第三连接走线与次像素电极有重叠部分，则会产生寄生电容，同时还会影响穿透率及开口率。因此，在一实施例中，将第三连接走线的正投影设置在第一扫描线g1的区域内，也即使得第三连接走线设置于次像素电极sub pixel区域外。如此设置，不需要在次像素电极sub pixel区域内做转层孔或走线，能够增大像素的显示区域，不会对开口率造成损失，减少了与像素电极的重叠部分，从而降低了寄生电容的产生，增大了穿透率及开口率，进而改善了显示面板的显示效果，降低了显示所需的能耗。
60.可选地，所述第三连接走线的正投影与所述第二数据线d2至少部分重叠。
61.在另一实施例中，第二数据线d2上方部分覆盖有第三连接走线，此时，可以将公共电极线ds与公共电极在电位上设置成等电位，如此设置，在面板正常工作时，第三连接走线及公共电极线ds与公共电极形成的电场可以使液晶分子保持不偏转的状态，从而起到遮光的目的，从而能够减少黑矩阵的面积，进而能够增大像素的显示区域，增大了穿透率及开口率，进而改善了显示面板的显示效果，降低了显示所需的能耗。
62.参照图1，在一实施例中，所述公共电极线ds的线宽大于所述第二数据线d2的线宽。
63.在本实施例中，将公共电极线ds的线宽设置得大于第二数据线d2的线宽，使得公共电极线ds与第二数据线d2的正投影可以完全重叠，或是部分重叠，并将公共电极线ds与公共电极在电位上设置成等电位。如此设置，在面板正常工作时，公共电极线ds与公共电极形成的电场可以使液晶分子保持不偏转的状态，从而起到遮光的目的。具体地，由于公共电极线ds电位和对侧基板的公共电极电位都是相同的公共电位，所以无论像素电极给的是什么信号，夹在公共电极线ds与公共电极之间的液晶都不会产生转动。液晶不转动，意味着偏振光的相位不改变，穿过第一层偏光片的偏振光，在常黑模式的液晶显示器中，相位如果没有改变是无法穿过第二层偏光片的，起到相当于黑矩阵的作用，达到遮光的目的。如此设置，能够减少黑矩阵的面积，进而能够增大像素的显示区域，增大了穿透率及开口率，进而改善了显示面板的显示效果，降低了显示所需的能耗。同时，将公共电极线ds的线宽增大，使得透明导电层整体制程的均一性较好，从而使得大板的分压效果更加平均。
64.参照图1，在一实施例中，所述公共电极线ds的数量为多个，每相邻的两条所述公共电极线ds之间通过dbs连接走线连接。
65.在一实施例中，公共电极线ds的数量为多个，对应地，第一扫描线g1、第一数据线d1、第二数据线d2及子像素的数量为多个，以组成完整的像素阵列。公共电极线ds的数量为多个，以供多列子像素连接，同时，每相邻的两条公共电极线ds之间通过dbs连接走线连接，dbs连接走线的数量可以为一条或者为多条。dbs连接走线可以设置在扫描线的边缘内，避免与像素电极重叠以产生寄生电容，当dbs连接走线的数量为一条时，dbs连接走线可以设置在相邻两条公共电极线ds之间的任一扫描线的区域内。同理，可以在相邻两条公共电极线ds之间的多条扫描线区域内均设置一条dbs连接走线，或者，还可以在相邻两条公共电极线ds之间的每条扫描线区域内均设置一条dbs连接走线，此时dbs连接走线的数量为多条。
如此设置，使得两条公共电极线ds之间可以通过dbs连接走线相互连通，当任意一公共电极线ds上局部断开时，不会影响其他位置的公共电极线ds导通，使得因公共电极线ds局部断开而导致第三薄膜晶体管t3分压失效的现象得到改善。
66.参照图1，在一实施例中，所述第一薄膜晶体管t1、第二薄膜晶体管t2及第三薄膜晶体管t3沿所述第一扫描线g1方向依次设置；其中，
67.所述第一薄膜晶体管t1设置于靠近所述第一数据线d1的一侧，所述第三薄膜晶体管t3设置于靠近所述公共电极线ds的一侧。
68.在本实施例中，具体如图1所示，图1为像素结构一实施例的结构示意图，其中，第一薄膜晶体管t1设置于靠近第一数据线d1的一侧，第三薄膜晶体管t3设置于靠近公共电极线ds的一侧，而第二薄膜晶体管t2则设置于第一薄膜晶体管t1与第三薄膜晶体管t3之间。如此设置，使得第一薄膜晶体管t1、第二薄膜晶体管t2及第三薄膜晶体管t3在与对应的像素电极及公共电极线ds连接时的连接走线不会交错或产生重叠，能够降低走线的布置难度，减少信号串扰，进而提升显示面板的显示效果。
69.本技术还提出一种阵列基板，包括衬底基板以及如上述的像素结构；
70.所述衬底基板上形成有：
71.第一金属层，所述第一金属层形成第一扫描线g1、第一薄膜晶体管t1的栅极、第二薄膜晶体管t2的栅极，以及第三薄膜晶体管t3的栅极；
72.第一绝缘层，设置于所述第一金属层上；
73.第二金属层，设置于所述第一绝缘层上，所述第二金属层形成第一数据线d1、第二数据线d2、第一薄膜晶体管t1的源极与漏极、第二薄膜晶体管t2的源极与漏极，以及第三薄膜晶体管t3的源极与漏极；
74.第二绝缘层，设置于所述第二金属层上；
75.透明导电层，分别形成主像素电极main pixel、次像素电极sub pixel，以及公共电极线ds；其中，第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、主像素电极main pixel和次像素电极sub pixel构成一个子像素。
76.在本实施例中，第一薄膜晶体管t1和第二薄膜晶体管t2均包括两层金属层、两层绝缘层、有源层及欧姆接触层。其中，两层金属层的材质可以相同也可以不同，例如可以采用铝或者铜来实现。第一扫描线g1及薄膜晶体管的栅极可以采用同一金属层来实现，具体可以采用第一金属层图形化形成第一扫描线g1及薄膜晶体管的栅极。同理，第一数据线d1、第二数据线d2及薄膜晶体管的漏极和源极可以采用同一金属层来实现，具体可以采用第二金属层图形化形成第一数据线d1、第二数据线d2及薄膜晶体管的漏极和源极。在本实施例中，第一绝缘层为栅绝缘层，第二绝缘层为钝化层。透明导电层可以形成公共电极线ds、主像素电极main pixel和次像素电极sub pixel，透明导电层ito可以是ito薄膜层。
77.在本实施例中，第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、主像素电极main pixel和次像素电极sub pixel构成一个子像素，而多个子像素与多条数据线、扫描线及公共电极线ds可以形成像素阵列，多个子像素呈矩形阵列状排布，每一子像素分别与数据线和扫描线电连接，在扫描线上的扫描信号作用下，相应的子像素被分别打开，当子像素处于打开状态时，在数据线上的驱动信号的驱动作用下，子像素被充电，从而显示出一定的亮度，并在相应光阻的滤光作用下，显示出不同的颜色。
78.此外，该阵列基板包括上述的像素结构，该像素结构的具体结构参照上述实施例，由于本阵列基板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
79.参照图1，在一实施例中，所述第一薄膜晶体管t1的漏极与所述主像素电极main pixel通过第一连接走线连接，所述第二薄膜晶体管t2的漏极与所述次像素电极sub pixel通过第二连接走线连接；
80.所述第一连接走线包括由所述第二金属层形成的第一金属走线段，以及设置于所述透明导电层和所述第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段q1，所述第一过孔连接段q1设置于所述主像素电极main pixel上；
81.所述第二连接走线包括由所述第二金属层形成的第二金属走线段，以及设置于所述透明导电层和所述第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段q2，所述第二过孔连接段q2设置于所述次像素电极sub pixel上。
82.在本实施例中，第一薄膜晶体管t1的漏极与主像素电极main pixel之间可以是通过过孔实现不同层之间的导电连接的。同理，第二薄膜晶体管t2的漏极与次像素电极sub pixel之间也可以是通过过孔实现不同层之间的导电连接的，具体如图1所示，图1为像素结构一实施例的结构示意图，其中，第一连接走线中形成的第一过孔连接段q1设置于主像素电极main pixel上，第二连接走线中形成的第二过孔连接段q2设置次像素电极sub pixel上。如此设置，减少了第一连接走线及第二连接走线中由第二金属层形成的金属走线段的长度，从而减少寄生电容的产生。
83.参照图1，在一实施例中，所述第三连接走线包括由第二金属层形成的第三金属走线段、由所述透明导电层形成的透明走线段，以及设置于所述透明走线段和第三金属走线段之间且贯穿所述第二绝缘层的第三过孔连接段q3；其中，
84.所述第三金属走线段、透明走线段及第三过孔连接段q3的正投影位于所述第一扫描线g1的边缘内。
85.在本实施例中，第三薄膜晶体管t3的漏极与公共电极线ds之间可以是通过过孔实现不同层之间的导电连接的，如图4所示，图4为第三薄膜晶体管的剖面结构示意图，在第二金属层上开设有第三孔连接段q3，以使第三薄膜晶体管t3的漏极与公共电极线ds通过第三孔连接段q3及透明走线段电连接。第三连接走线具体如图1所示，图1为像素结构一实施例的结构示意图，其中，第三金属走线段、透明走线段及第三过孔连接段q3均设置设计在像素区外，可加大像素区的显示区域，减少寄生电容的产生，增大了穿透率及开口率，进而改善了显示面板的显示效果，降低了显示所需的能耗。另一方面，第三金属走线段、透明走线段及第三过孔连接段q3均设置在像素区外，降低了第三连接走线的布置难度，其中，透明走线段及公共电极线ds可以与次像素电极sub pixel一体化形成，降低了生产工艺的难度，不会增加生产工序，有利于保证生产效率，进而降低批量化生产的生产成本。
86.本技术还提出一种显示面板，该显示装置包括上述的像素结构，或者，包括上述的阵列基板以及与所述阵列基板相对设置的彩膜基板。
87.其中，该像素结构及阵列基板的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
88.以上所述仅为本技术的优选实施例，并非因此限制本技术的专利范围，凡是在本技术的申请构思下，利用本技术说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本技术的专利保护范围内。