一种DMD无掩膜光刻超导量子芯片方法、装置、系统及介质与流程

一种dmd无掩膜光刻超导量子芯片方法、装置、系统及介质
技术领域
1.本发明属于芯片制造技术领域，涉及一种dmd无掩膜光刻超导量子芯片方 法、装置、系统及介质。


背景技术：

2.目前超导量子芯片加工过程中，图形制作过程的基本流程：衬底匀胶，烘 烤固化，曝光，显影，冲洗，刻蚀。现有技术中，常见的光刻方法为紫外曝光 技术和激光直写技术，其中紫外曝光需要掩模版，掩模版与衬底的平行度，掩 模版缺陷等会影响曝光图形精度，掩模板成本较高，且掩模版制作过程不环保， 激光直写设备成本高，曝光时间长，衬底边缘位置不易聚焦，衬底平面度和匀 胶均匀性影响曝光精度。
3.光刻工艺中，不同的衬底，光刻胶等都会影响曝光效果，在研发加工的过 程中，以上技术方法存在曝光时间长、设备或掩模版成本高等缺点，不利于芯 片的快速研发和迭代的缺点。


技术实现要素：

4.本发明的目的在于针对现有技术的不足，提供一种dmd无掩膜光刻超导量 子芯片方法、装置、系统及介质，针对制作超导量子芯片中的微米级结构图形， 使用的dmd无掩膜光刻技术通过工艺的优化，既可以满足大面积，大尺寸图形 的快速曝光，在一定的参数控制下，也可以同时满足小尺寸的曝光精度，更加 有利于对于超导量子芯片的研发和迭代。
5.为了实现上述目的，本发明采用了以下技术方案：
6.一种dmd无掩膜光刻超导量子芯片方法，包括以下步骤：
7.导入芯片版图，并阵列排布多个芯片版图得到切图文件；
8.基于衬底材料和芯片版图的尺寸，选取第一曝光时间范围，并基于第一曝 光时间范围，分别为所述切图文件内的芯片版图指定不同的曝光停留时间，进 行第一次曝光和显影，得到第一组芯片图形；
9.观测第一组芯片图形，判断曝光效果，优化第一曝光时间范围得到第二曝 光时间范围；
10.基于第二曝光时间范围，重新为所述切图文件内的芯片版图指定不同的曝 光停留时间，进行第二次曝光和显影，得到第二组芯片图形；
11.观测第二组芯片图形，判断曝光效果，确定曝光停留时间。
12.进一步的，所述切图文件中可以包括多个不同的芯片版图。
13.进一步的，所述第一次曝光和第二次曝光均采用dmd无掩膜光刻机。
14.进一步的，所述观测第一组芯片图形，判断曝光效果，优化第一曝光时间 范围得到第二曝光时间范围包括以下步骤：
15.观察第一组芯片图形内不同曝光停留时间对应的图形，判断是否存在曝光 不完全或曝光时间较长；
16.取曝光不完全和图形过曝相邻的时间节点分别作为第二曝光时间区间的上 下界，得到第二曝光时间区间；
17.根据第二曝光时间区间，重新为切图文件的芯片版图指定不同的曝光停留 时间，并进行曝光和显影得到第二组芯片图形；
18.观察所述第二组芯片图形内不同曝光停留时间对应的图形，确定芯片版图 的曝光停留时间。
19.进一步的，所述观察第一组芯片图形内不同曝光停留时间对应的图形，判 断是否存在曝光不完全或曝光时间较长包括以下步骤：
20.获取第一组芯片图形的图像，依次观察第一组芯片图形内不同曝光停留时 间对应的图形；
21.若图形位置不完整，边缘模糊或出现条纹状则判定为则图形曝光不完全， 若图形尺寸超差，且图形间较小间隔处已无完整的边缘，则判定为图形过曝。
22.进一步的，所述若图形位置不完整，边缘模糊或出现条纹状则判定为则图 形曝光不完全，若图形尺寸超差，且图形间较小间隔处已无完整的边缘，则判 定为图形过曝包括以下步骤：
23.对第一组芯片图形的图像进行二值化去噪处理，利用识别软件识别图像边 缘，核实图像的尺寸是否与芯片版图一致；
24.观察二值化图形的线条轮廓像素是否连贯，判断图形是否模糊；
25.分析原图的图像光谱，是否存在残胶的彩色斑纹；
26.若图形位置不完整，边缘模糊或出现条纹状则判定为则图形曝光不完全， 若图形尺寸超差，且图形间较小间隔处已无完整的边缘，则判定为图形过曝。
27.进一步的，所述观测第二组芯片图形，判断曝光效果，确定曝光停留时间 后还包括步骤：
28.确定曝光停留时间后，初步拟定一个显示时间对曝光后的衬底进行显影工 艺；
29.获取显影后衬底的图像进行观察，判断曝光后的衬底显影过程的均匀性；
30.若显影不足导致光刻胶去除不完全，增加单位显影时间，若显影时间较长 导致图形边缘不整齐，可减小单位显影时间。
31.本发明的另一实施例还提供了一种dmd无掩膜光刻超导量子芯片装置，所 述装置包括：
32.制图模块，用于导入芯片版图，并阵列排布多个芯片版图得到切图文件；
33.光刻模块，用于分别为所述切图文件内的芯片版图指定不同的曝光停留时 间，进行第一次曝光和第二次曝光：
34.曝光优化模块，用于观测第一组芯片图形和第二组芯片图形，判断曝光效 果，优化曝光时间；
35.显影优化模块，用于对曝光后的衬底进行显影和冲洗并有优化显影和冲洗 时间。
36.本发明的另一实施例还提供了一种dmd无掩膜光刻超导量子芯片系统，所 述系统包括至少一个处理器；以及，
37.与所述至少一个处理器通信连接的存储器；其中，
38.所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述 至少
一个处理器执行，以使所述至少一个处理器能够执行上述的dmd无掩膜光 刻超导量子芯片方法。
39.本发明的另一实施例还提供了一种非易失性计算机可读存储介质，所述非 易失性计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被 一个或多个处理器执行时，可使得所述一个或多个处理器执行上述的dmd无掩 膜光刻超导量子芯片方法。
40.应用本发明的技术方案，使用dmd无掩膜光刻技术制作超导量子芯片中的 微米级结构图形，通过设备参数和工艺的优化，既可以满足大面积，大尺寸图 形的快速曝光，在一定的参数控制下，也可以同时满足小尺寸的曝光精度，更 加有利于对于超导量子芯片的研发和迭代。且在优化曝光时间时，通过在一个 衬底上进行多个曝光时间设置，极大的提高了优化效率，减少了重新制作衬底 的时间成本和物料成本。因一次曝光制作图形较多，衬底覆盖面积广，所以可 以在工艺参数优化过程中，判断整片显影过程的均匀性，优化显影时间。
41.发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书 中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通 过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
42.下面结合附图对本发明进行详细的描述，以使得本发明的上述优点更加明 确。
43.图1是本发明一种dmd无掩膜光刻超导量子芯片方法的流程图；
44.图2是本发明一种dmd无掩膜光刻超导量子芯片方法的工艺示意图；
45.图3是本发明一种dmd无掩膜光刻超导量子芯片方法的出现条纹状曝光不 足图形示意图；
46.图4是本发明一种dmd无掩膜光刻超导量子芯片方法的边缘位置胶残留曝 光不足图形示意图；
47.图5是本发明一种dmd无掩膜光刻超导量子芯片方法的芯片版图部分示意 图；
48.图6是本发明一种dmd无掩膜光刻超导量子芯片方法的小间距处未曝光位 置模糊的曝光过度示意图；
49.图7是本发明一种dmd无掩膜光刻超导量子芯片方法的第一次曝光和第二 次曝光的切图文件示意图；
50.图8是本发明一种dmd无掩膜光刻超导量子芯片装置的功能模块示意图；
51.图9是本发明一种dmd无掩膜光刻超导量子芯片系统的硬件结构示意图。
具体实施方式
52.为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一 步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不 用于限定本发明。
53.参考附图1-2所示，一种dmd无掩膜光刻超导量子芯片方法，包括以下步骤：
54.s100、导入芯片版图，并阵列排布多个芯片版图得到切图文件；
55.s200、基于衬底材料和芯片版图的尺寸，选取第一曝光时间范围，并基于 第一曝
光时间范围，分别为所述切图文件内的芯片版图指定不同的曝光停留时 间，进行第一次曝光和显影，得到第一组芯片图形；
56.在曝光时，图形精度最主要影响因素为：曝光停留时间，单位μs。曝光停 留时间不足时，图形曝光不完全，显影后图形位置不完整，边缘模糊或出现条 纹状；曝光时间较长时，图形过曝，图形尺寸超差，且图形间较小间隔处也存 在曝光情况，显影后，图形间小间隔处已无完整的边缘。
57.s300、观测第一组芯片图形，判断曝光效果，优化第一曝光时间范围得到 第二曝光时间范围；当曝光停留时间在一定范围内时，不存在曝光不足或者过 曝的情况，但在该范围内不同的曝光停留时间，最小间隔1μs，仍存在图形精度 的差异。
58.s400、基于第二曝光时间范围，重新为所述切图文件内的芯片版图指定不 同的曝光停留时间，进行第二次曝光和显影，得到第二组芯片图形；
59.s500、观测第二组芯片图形，判断曝光效果，确定曝光停留时间。
60.当曝光停留时间在一定范围内时，不存在曝光不足或者过曝的情况，但在 该范围内不同的曝光停留时间，最小间隔1μs，仍存在图形精度的差异。
61.为实现快速实现设备及工艺参数优化，dmd无掩膜曝光可以利用阵列的方 式，在一个衬底上设置不同的曝光停留时间，第一次曝光时可以选择较大的曝 光停留时间间隔，以确定更小的参数优化范围；第二次曝光时，在第一次确定 的参数优化范围内，以1μs间隔继续优化。二次曝光即可确定所需图形曝光停留 时间。
62.本实施例中，所述切图文件中可以包括多个不同的芯片版图。为了提高效 率，可以将多个不同的芯片版图进行阵列排序，并分别指定不同的曝光停留时 间，通过设备参数和工艺的优化，既可以满足大面积，大尺寸图形的快速曝光， 在一定的参数控制下，也可以同时满足小尺寸的曝光精度，更加有利于对于超 导量子芯片的研发和迭代。
63.本实施例中，所述第一次曝光和第二次曝光均采用dmd无掩膜光刻机。为 实现快速实现设备及工艺参数优化，使用的dmd无掩膜光刻技术通过设备参数 和工艺的优化，既可以满足大面积，大尺寸图形的快速曝光，在一定的参数控 制下，也可以同时满足小尺寸的曝光精度，更加有利于对于超导量子芯片的研 发和迭代。
64.本实施例中，所述s300、观测第一组芯片图形，判断曝光效果，优化第一 曝光时间范围得到第二曝光时间范围包括以下步骤：
65.s310、观察第一组芯片图形内不同曝光停留时间对应的图形，判断是否存 在曝光不完全或曝光时间较长；通过人工使用显微镜进行测量观察，或者通过 视觉识别进行测量观察，识别显影后的图形边缘、尺寸，判断曝光停留时间是 否过短或过长。
66.s320、取曝光不完全和图形过曝相邻的时间节点分别作为第二曝光时间区 间的上下界，得到第二曝光时间区间；依据不同图形的显影结果和对应的曝光 停留时间，判断曝光结果，可以对第一曝光时间区间进行进一步的优化，得到 精准度更高的第二曝光时间区间。
67.s330、根据第二曝光时间区间，重新为切图文件的芯片版图指定不同的曝 光停留时间，并进行曝光和显影得到第二组芯片图形；当曝光停留时间在一定 范围内时，不存在曝光不足或者过曝的情况，但在该范围内不同的曝光停留时 间之间仍存在图形精度的差异，第一次曝光时可以选择较大的曝光停留时间间 隔，以确定更小的参数优化范围；第二
次曝光时，在第一次确定的参数优化范 围内，以1μs间隔继续优化。二次曝光即可确定所需图形曝光停留时间。
68.s340、观察所述第二组芯片图形内不同曝光停留时间对应的图形，确定芯 片版图的曝光停留时间。通过人工使用显微镜进行测量观察，或者通过视觉识 别进行测量观察，识别显影后的图形边缘、尺寸，判断曝光停留时间是否过短 或过长。
69.在第二次曝光中，为了更加精准的筛选曝光结果，每一个曝光时间均设置 一组芯片版图对应，在第二组芯片图形中，依次测量每一组图形的尺寸，取平 均值或加权平均值，最后平局值误差最小的一组图形对应的时间即为芯片版图 的曝光停留时间。
70.本实施例中，所述s310、观察第一组芯片图形内不同曝光停留时间对应的 图形，判断是否存在曝光不完全或曝光时间较长包括以下步骤：
71.s311获取第一组芯片图形的图像，依次观察第一组芯片图形内不同曝光停 留时间对应的图形；
72.s312、若图形位置不完整，边缘模糊或出现条纹状则判定为则图形曝光不 完全，若图形尺寸超差，且图形间较小间隔处已无完整的边缘，则判定为图形 过曝。
73.通过人工观察，直接使用电子显微镜进行观察，依次观察第一组芯片图形 内不同曝光停留时间对应的图形，并对图形的曝光结果进行判定。
74.通过ccd相机获取第一组芯片图形的图像，方法如下：
75.1.对第一组芯片图形的图像进行二值化去噪处理，利用识别软件识别图像 边缘，核实图像的尺寸是否与芯片版图一致。
76.2.观察二值化中图形的线条轮廓像素是否连贯，判断图形是否模糊。
77.3.分析原图的图像光谱，是否存在残胶的彩色斑纹。
78.结合上述数据结果来判断曝光停留时间是否过长或者过短。
79.当曝光停留时间在一定范围内时，不存在曝光不足或者过曝的情况，但在 该范围内不同的曝光停留时间之间仍存在图形精度的差异，第二次曝光时，在 第一次确定的参数优化范围内，以1μs间隔继续优化。二次曝光即可确定所需 图形曝光停留时间。
80.以采用蓝宝石衬底制作谐振腔为例：
81.第一次曝光停留时间设置：35μs，40μs，45μs，50μs，55μs。曝光后 观察图形，35-40μs图形曝光量不足，出现边缘模糊和彩色条纹，45-50μs出 现图形过曝。确定进一步优化范围为40-45μs。
82.第二次曝光停留时间设置：40μs，41μs，42μs，43μs，44μs，45μs， 根据曝光后的图形尺寸测量，确定45μs时，图形精度最好。
83.本实施例中，所述s500、观测第二组芯片图形，判断曝光效果，确定曝光 停留时间后还包括以下步骤：
84.s600、对曝光后的衬底进行显影和冲洗并有优化显影和冲洗时间。在图形 曝光参数确定后，继而可以优化显影与冲洗的过程。在优化曝光时间时，通过 在一个衬底上进行多个曝光时间设置，极大的提高了优化效率，减少了重新制 作衬底的时间成本和物料成本。因一次曝光制作图形较多，衬底覆盖面积广， 所以可以在工艺参数优化过程中，判断整片显影过程的均匀性，优化显影时间。
85.本实施例中，所述确定曝光停留时间后对曝光后的衬底进行显影和冲洗并 有优
化显影时间包括以下步骤：
86.s610、确定曝光停留时间后，初步拟定一个显示时间对曝光后的衬底进行 显影工艺；
87.s620、获取显影后衬底的图像进行观察，判断曝光后的衬底显影过程的均 匀性；
88.s630、若显影不足导致光刻胶去除不完全，增加单位显影时间，若显影时 间较长导致图形边缘不整齐，可减小单位显影时间。
89.显影过程优化可以根据观察光刻胶的去除情况，显影不足导致光刻胶去除 不完全时，可以适当增加显影时间，以5s为单位，显影时间较长导致图形边缘 不整齐时，可以适当减小显影时间，以5s为单位。显影过程优化：初始显影时 间设定为45s,通过观察发现衬底中间位置显影效果正常，但边缘位置显影效果不 好，在增加5s显影时间后，中间与边缘位置显影效果达到一致。
90.冲洗过程优化可以通过观察冲洗前后光刻胶去除情况，冲洗时间适中即可。
91.本发明的另一实施例还提供了一种dmd无掩膜光刻超导量子芯片装置，所 述装置包括：
92.制图模块，用于导入芯片版图，并阵列排布多个芯片版图得到切图文件；
93.所述切图文件中可以包括多个不同的芯片版图。为了提高效率，可以将多 个不同的芯片版图进行阵列排序，并分别指定不同的曝光停留时间，通过设备 参数和工艺的优化，既可以满足大面积，大尺寸图形的快速曝光，在一定的参 数控制下，也可以同时满足小尺寸的曝光精度，更加有利于对于超导量子芯片 的研发和迭代。
94.在第二次曝光时，可以调整切图文件。为了更加精准的筛选曝光结果，切 图文件中每一个曝光时间均设置一组芯片版图对应，在第二组芯片图形中，依 次测量每一组图形的尺寸，取平均值或加权平均值，最后平局值误差最小的一 组图形对应的时间即为芯片版图的曝光停留时间。
95.光刻模块，用于分别为所述切图文件内的芯片版图指定不同的曝光停留时 间，进行第一次曝光和第二次曝光：第一次曝光和第二次曝光均采用dmd无掩 膜光刻机。为实现快速实现设备及工艺参数优化，使用的dmd无掩膜光刻技术 通过设备参数和工艺的优化，既可以满足大面积，大尺寸图形的快速曝光，在 一定的参数控制下，也可以同时满足小尺寸的曝光精度，更加有利于对于超导 量子芯片的研发和迭代。
96.曝光优化模块，用于观测第一组芯片图形和第二组芯片图形，判断曝光效 果，优化曝光时间；通过ccd相机获取第一组芯片图形的图像和第二组芯片图 形，方法如下：
97.对第一组芯片图形的图像进行二值化去噪处理，利用识别软件识别图像边 缘，核实图像的尺寸是否与芯片版图一致。
98.观察二值化中图形的线条轮廓像素是否连贯，判断图形是否模糊。
99.分析原图的图像光谱，是否存在残胶的彩色斑纹。
100.结合上述数据结果来判断曝光停留时间是否过长或者过短。
101.显影优化模块，用于对曝光后的衬底进行显影和冲洗并有优化显影和冲洗 时间。
102.本发明另一实施例提供一种dmd无掩膜光刻超导量子芯片系统， 如图8所示，系统50包括：
103.参考附图7所示，一个或多个处理器510以及存储器520，以一 个处理器510为例进
行介绍，处理器510和存储器520可以通过总线 或者其他方式连接，图9中以通过总线连接为例。
104.处理器510用于完成系统50的各种控制逻辑，其可以为通用处理器、数字 信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)、单片 机、arm(acorn riscmachine)或其它可编程逻辑器件、分立门或晶体管逻辑、 分立的硬件组件或者这些部件的任何组合。还有，处理器510还可以是任何传 统处理器、微处理器或状态机。处理器510也可以被实现为计算设备的组合， 例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp 和/或任何其它这种配置。
105.存储器520作为一种非易失性计算机可读存储介质，可用于存储非易失性 软件程序、非易失性计算机可执行程序以及模块，如本发明实施例中的dmd无 掩膜光刻超导量子芯片方法对应的程序指令。处理器510通过运行存储在存储 器520中的非易失性软件程序、指令以及单元，从而执行系统50的各种功能应 用以及数据处理，即实现上述方法实施例中的dmd无掩膜光刻超导量子芯片方 法。
106.存储器520可以包括存储程序区和存储数据区，其中，存储程序区可存储 操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据系统50使 用所创建的数据等。此外，存储器520可以包括高速随机存取存储器，还可以 包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件或其他非易失性 固态存储器件。在一些实施例中，存储器520可选包括相对于处理器510远程 设置的存储器，这些远程存储器可以通过网络连接至系统50。上述网络的实例 包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
107.一个或者多个单元存储在存储器520中，当被一个或者多个处理器510执 行时，执行上述任意方法实施例中的dmd无掩膜光刻超导量子芯片方法，例如， 执行以上描述的图1中的方法步骤s100至步骤s500。
108.本发明实施例提供了一种非易失性计算机可读存储介质，计算机可读存储 介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行， 例如，执行以上描述的图1中的方法步骤s100至步骤s500。
109.作为示例，非易失性存储介质能够包括只读存储器(rom)、可编程rom (prom)、电可编程rom(eprom)、电可擦rom(eeprom)或闪速存储 器。易失性存储器能够包括作为外部高速缓存存储器的随机存取存储器(ram)。 通过说明丽非限制，ram可以诸如同步ram(sram)、动态ram、(dram)、 同步dram(sdram)、双数据速率sdram(ddr sdram)、增强型sdram (esdram)、synchlink dram(sldram)以及直接rambus(兰巴斯)ram (drram)之类的许多形式得到。本文中所描述的操作环境的所公开的存储器 组件或存储器旨在包括这些和/或任何其他适合类型的存储器中的一个或多个。
[0110][0111]
本发明的另一种实施例提供了一种计算机程序产品，计算机程序产品包括 存储在非易失性计算机可读存储介质上的计算机程序，计算机程序包括程序指 令，当程序指令被处理器执行时，使处理器执行上述方法实施例的dmd无掩膜 光刻超导量子芯片方法。例如，执行以上描述的图1中的方法步骤s100至步骤 s500。
[0112]
综上，本发明公开了一种dmd无掩膜光刻超导量子芯片方法、装置、系统 及介质，
方法对骨骼模型进行轻量化的同时，还将骨骼模型与皮肤模型进行绑 定，并提供骨骼微调、动作微调、皮肤微调等工具，创作出自然、流畅的三维 虚拟对象，严格控制数据的体积和传输量，极大地减少加载等待时间和程序的 预算量，并最后将文件转存为一个通用性文件，适用于不同的三维模型运用平 台，通用性较强。
[0113]
以上所描述的实施例仅仅是示意性的，其中作为分离部件说明的单元可以 是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是 物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根 据实际需要选择其中的部分或者全部模块来实现本实施例方案的目的。
[0114]
通过以上的实施例的描述，本领域的技术人员可以清楚地了解到各实施例 可借助软件加通用硬件平台的方式来实现，当然也可以通过硬件实现。基于这 样的理解，上述技术方案本质上或者说对相关技术做出贡献的部分可以以软件 产品的形式体现出来，该计算机 软件产品可以存在于计算机可读存储介质中， 如rom/ram、碱碟、光盘等，包括若干指今用以使得一台计算机电子设备 (可以是个人计算机，服务器，或者网络电子设备等)执行各个实施例或者实 施例的某些部分的方法。
[0115]
除了其他之外，诸如"能够"、"能"、"可能"或"可以"之类的条件语言除非另 外具体地陈述或者在如所使用的上下文内以其他方式理解，否则一般地旨在传 达特定实施方式能包括(然而其他实施方式不包括)特定特征、元件和/或操作。 因此，这样的条件语言一般地还旨在暗示特征、元件和/或操作对于一个或多个 实施方式无论如何都是需要的或者一个或多个实施方式必须包括用于在有或没 有输入或提示的情况下判定这些特征、元件和/或操作是否被包括或者将在任何 特定实施方式中被执行的逻辑。
[0116]
已经在本文中在本说明书和附图中描述的内容包括能够提供一种dmd无 掩膜光刻超导量子芯片方法、装置、系统及介质的示例。当然，不能够出于描 述本公开的各种特征的目的来描述元件和/或方法的每个可以想象的组合，但是 可以认识到，所公开的特征的许多另外的组合和置换是可能的。因此，显而 易见的是，在不脱离本公开的范围或精神的情况下能够对本公开做出各种修改。 此外，或在替代方案中，本公开的其他实施例从对本说明书和附图的考虑以及 如本文中所呈现的本公开的实践中可能是显而易见的。意图是，本说明书和附 图中所提出的示例在所有方面被认为是说明性的而非限制性的。尽管在本文中 采用了特定术语，但是它们在通用和描述性意义上被使用并且不用于限制的目 的。