显示基板、显示装置的制作方法

1.本文涉及但不限于显示技术领域，尤指一种显示基板、显示装置。


背景技术：

2.有机发光二极管(oled，organic light emitting diode)和量子点发光二极管(qled，quantum-dot light emitting diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。


技术实现要素：

3.以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.本公开至少一实施例提供一种显示基板、显示装置。
5.第一方面，本公开实施例提供一种显示基板，包括：显示区域以及位于所述显示区域周围的边框区域，所述显示区域包括至少一个拐角区域，所述边框区域包括至少一个拐角区域，所述显示区域的至少一个拐角区域和所述边框区域的至少一个拐角区域对应；
6.多个子像素和多条数据线，位于所述显示区域，所述多个子像素中的至少部分子像素位于所述显示区域的至少一个拐角区域，且呈阶梯状排布，所述多条数据线包括多条第一数据线，所述多条第一数据线与位于所述显示区域的至少一个拐角区域至少部分子像素电连接，被配置为向所述至少部分子像素提供数据信号；
7.多个第一静电释放电路，位于所述边框区域的至少一个拐角区域，所述多个第一静电释放电路分别与所述多条第一数据线电连接，被配置为释放所述多条第一数据线中的静电。
8.在一些示例性实施方式中，所述边框区域还包括：沿第二方向位于所述显示区域两侧的第一边框区域和第二边框区域，沿第一方向位于所述显示区域两侧的第三边框区域和第四边框区域；所述边框区域的至少一个拐角区域包括：连接所述第一边框区域和所述第三边框区域的第一拐角区域、连接所述第三边框区域和所述第二边框区域的第二拐角区域、连接所述第二边框区域和第四边框区域的第三拐角区域、连接所述第四边框区域和第一边框区域的第四拐角区域；
9.所述多个第一静电释放电路设置于所述第二拐角区域和所述第三拐角区域；或者所述多个第一静电释放电路设置于所述第一拐角区域和所述第四拐角区域。
10.在一些示例性实施方式中，所述多个子像素包括多个子像素列，所述多个子像素列包括位于所述显示区域的至少一个拐角区域的多个第一子像素列。
11.在一些示例性实施方式中，所述显示区域的至少一个拐角区域边界呈阶梯状，所述多个第一子像素列呈阶梯状排布，所述多个第一静电释放电路呈阶梯状排布，所述多个第一静电释放电路与所述多个第一子像素列一一对应，任意一个所述第一静电释放电路所处的阶梯位置与对应的第一子像素列所处的阶梯位置一致。
12.在一些示例性实施方式中，所述显示区域的至少一个拐角区域的边界呈弧形，所述多个第一静电释放电路呈阵列排布，位于所述至少一个拐角区域靠近所述显示区域的一侧，所述多个第一静电释放电路与所述多个第一子像素列一一对应。
13.在一些示例性实施方式中，位于同一列的多个第一静电释放电路包括多个第一静电释放子电路和多个第二静电释放子电路，所述第一静电释放子电路和所述第二静电释放子电路沿所述第二方向交替排布。
14.在一些示例性实施方式中，所述第一静电释放子电路包括的多个释放晶体管的排布方向与所述第二静电释放子电路包括的多个释放晶体管的排布互为反方向。
15.在一些示例性实施方式中，所述多个子像素列还包括多个第二子像素列，所述多条数据线还包括分别向所述多个第二子像素列中的子像素提供数据信号的多条第二数据线，所述第一边框区域或者所述第二边框区域还设置多个第二静电释放电路，所述多个第二静电释放电路分别与所述多条第二数据线电连接，设置为释放所述多条第二数据线中的静电，所述多个第二静电释放电路与所述多个第二子像素列一一对应。
16.在一些示例性实施方式中，所述显示基板还包括位于所述边框区域的多条驱动信号线和多个第三静电释放电路；所述多个第三静电释放电路分别与所述多条驱动信号线电连接，并设置为释放所述驱动信号线中的静电，所述多条驱动信号线位于所述第三边框区域和所述第四边框区域，位于所述第三边框区域的驱动信号线延伸至所述第一拐角区域和所述第二拐角区域，位于所述第四边框区域的驱动信号线延伸至所述第三拐角区域和所述第四拐角区域；所述第三静电释放电路设置于所述第一拐角区域和所述第四拐角区域，或者所述第三静电释放电路设置于所述第二拐角区域和所述第三拐角区域。
17.在一些示例性实施方式中，所述显示基板还包括位于所述边框区域的第三电源线、第四电源线；所述多个第三静电释放电路和所述多个第一静电释放电路均与所述第三电源线和所述第四电源线电连接；所述第三电源线和所述第四电源线位于所述第三边框区域和所述第四边框区域，位于所述第三边框区域的第三电源线和第四电源线延伸至所述第一拐角区域和所述第二拐角区域，位于所述第四边框区域的第三电源线和第四电源线延伸至所述第三拐角区域和所述第四拐角区域。
18.在一些示例性实施方式中，所述显示基板还包括位于所述边框区域的多个驱动电路，所述驱动电路位于所述第三边框区域、所述第四边框区域、所述第一拐角区域、所述第二拐角区域、所述第三拐角区域以及所述第四拐角区域；
19.所述多个驱动电路与所述多条驱动信号线、所述第三电源线、所述第四电源线电连接。
20.在一些示例性实施方式中，所述显示基板还包括所述边框区域的多个有效驱动电路区域、多个第一虚拟驱动电路区域和多个第二虚拟驱动电路区域，所述多个有效驱动电路区域沿所述边框区域延伸方向排布，所述多个第一虚拟驱动电路区域和所述多个第二虚拟驱动电路区域穿插排布在所述多个有效驱动电路区域之间，所述多个有效驱动电路区域分别设置多个驱动电路，所述多个第一虚拟驱动电路区域分别设置多个虚拟驱动电路，所述多个第二虚拟驱动电路区域位于所述拐角区域，所述多个第一静电释放电路设置于所述多个第二虚拟驱动电路区域。
21.在一些示例性实施方式中，所述显示基板还包括位于所述边框区域的第三电源
线、第四电源线、多条驱动信号线和多个第三静电释放电路；所述多个第三静电释放电路分别与所述多条驱动信号线电连接，设置为释放所述多条驱动信号线中的静电；所述多个第三静电释放电路和所述多个第一静电释放电路均与所述第三电源线和所述第四电源线电连接。
22.在一些示例性实施方式中，在垂直于所述显示基板所在平面的方向上，所述显示基板包括衬底基板以及依次叠设在所述衬底基板上的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述第一导电层包括多个第一转接连接电极，所述第二导电层包括多个第二转接连接电极，所述多个第一转接连接电极和所述多个第二转接连接电极沿第一方向交替排布，并且其中一端分别与所述多个第一数据线电连接，另一端分别与所述多个第一静电释放电路电连接。
23.在一些示例性实施方式中，所述显示基板还包括：多个第一连接线；
24.位于所述显示区域的多条第一信号线；在平行于所述显示基板所在平面的方向上，所述多条第一信号线沿第一方向延伸并沿第二方向排布，所述多条数据线沿第一方向排布并沿第二方向延伸；且所述多条第一信号线与所述多条数据线异层设置；
25.位于所述边框区域的多个驱动电路、多个第三静电释放电路和多个驱动信号线；所述多个第一连接线一端分别与所述多条第一信号线电连接，另一端分别与所述多个驱动电路、所述多个驱动信号线电连接。
26.在一些示例性实施方式中，所述多个第一静电释放电路呈阵列排布，所述第一转接连接电极和所述第二转接连接电极至少部分为弧形结构，所述第一静电释放电路通过弧形的第一转接连接电极或者第二转接连接电极与其中一个第一数据线电连接，所述多个驱动信号线设置于所述第三导电层；
27.所述第一连接线以及至少一部分第一信号线设置于所述第三导电层，所述多条数据线设置于所述第四导电层；或者，所述第一连接线以及至少一部分第一信号线设置于所述第四导电层，所述多条数据线设置于所述第三导电层。
28.在一些示例性实施方式中，所述显示基板还包括位于所述边框区域的多个第三电源线、多个第四电源线；位于所述边框区域的至少一个拐角区域发多个第三电源连接线、多个第四电源连接线，多个第三电源连接线一端分别与所述多个第三电源线电连接，另一端分别与所述多个第三静电释放电路和多个第一静电释放电路电连接；多个第四电源连接线一端分别与所述多个第四电源线电连接，另一端分别与所述多个第三静电释放电路和多个第一静电释放电路电连接；
29.所述多个第三静电释放电路、所述多个第三电源连接线、所述多个第四电源连接线呈阶梯状排布，所述第三电源连接线和所述第四电源连接线为沿第一方向延伸的折线状。
30.在一些示例性实施方式中，所述多个第三电源线、所述多个第四电源线和所述多个第四电源连接线设置于所述第三导电层，所述多个第三电源连接线包括一个第一电源连接结构和多个第二电源连接结构，所述第一电源连接结构设置于所述第一导电层，与其中一个第三电源线、至少部分第三静电释放电路、第一行的多个第一静电释放电路电连接；所述第二电源连接结构包括第一电源连接子结构和第二电源连接子结构，所述第一电源连接子结构为折线状并设置于所述第一导电层，并与所述多个第三静电释放子电路、所述多个
第三电源线、所述第二电源连接子结构电连接，所述第二电源连接子结构设置于第三导电层，并与所述第一电源连接子结构和多个第一静电释放电路电连接。
31.在一些示例性实施方式中，所述多个第一静电释放电路呈阶梯状排布，所述边框区域还包括多个第三转接连接电极，所述多个第三转接连接电极呈阶梯状排布，所述多个第一转接连接电极和所述多个第二转接连接电极通过所述多个第三转接连接电极分别与所述多个第一静电释放电路电连接；
32.所述多个第三转接连接电极设置于所述第三导电层，所述多条数据线设置于所述第四导电层，所述多条第一信号线设置于所述第一导电层至所述第三导电层中的一层或多层。
33.在一些示例性实施方式中，所述显示基板还包括位于所述边框区域的第三电源线和第四电源线；位于所述边框区域的至少一个拐角区域的多个第三电源连接线、多个第四电源连接线、第三电源连接电极和第四电源连接电极；
34.所述多个第三电源连接线一端分别与所述多个第三电源线电连接，另一端分别与所述多个第三静电释放电路电连接；其中一个第三电源连接线与所述第三电源连接电极电连接，其中一个第四电源连接线与所述第四电源连接电极电连接；
35.所述第三电源连接电极与其中一个第三电源连接线和所述多个第一静电释放电路的一端电连接，所述第四电源连接电极与其中一个第四电源连接线和所述多个第一静电释放电路的另一端电连接。
36.在一些示例性实施方式中，所述多个第三静电释放电路、所述多个第三电源连接线、所述多个第四电源连接线呈阶梯状排布，所述第三电源连接线和所述第四电源连接线为沿第一方向延伸的折线结构，所述第三电源连接电极和所述第四电源连接电极为阶梯状的折线结构，并且延伸方向与所述边框区域中对应的拐角区域延伸方向一致；
37.所述第三电源线、所述第四电源线和所述第四电源连接线设置于所述第三导电层，所述第三电源连接线、所述第三电源连接电极和所述第四电源连接电极设置于所述第一导电层。
38.第二方面，本公开实施例提供一种显示装置，包括如上所述的显示基板，以及设置于显示基板的显示区域的发光元件，所述发光元件阵列排布。
39.本实施例提供的显示基板、显示装置，通过优化显示基板中第一静电释放电路的设置位置，可以减小第一静电释放电路占用的排布空间，从而有利于实现显示基板的窄边框，在实现窄边框的情况下，可以实现对显示基板显示区域至少一个拐角区域的数据线中的静电进行释放。
40.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
41.附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
42.图1为一种显示装置的结构示意图；
43.图2为一种显示装置的结构示意图；
44.图3为一种显示基板的显示区域的局部剖面结构示意图；
45.图4为一种像素电路的等效电路图；
46.图5a为本公开实施例一种显示装置的结构示意图；
47.图5b为本公开实施例一种显示装置的结构示意图；
48.图6为图5b中第二拐角区域c2的局部放大示意图；
49.图7为图5a中m1区域的局部放大示意图；
50.图8为本公开至少一示例性实施例的第二拐角区域的局部放大示意图；
51.图9为本公开至少一示例性实施例的静电释放电路的等效电路图；
52.图10a为本公开至少一示例性实施例的静电释放电路的结构示意图；
53.图10b为图10a中形成第二导电层后的静电释放电路的结构示意图；
54.图10c为图10a中形成第三绝缘层后的静电释放电路的结构示意图；
55.图11a为本公开至少一示例性实施例的静电释放电路的结构示意图；
56.图11b为图11a中形成第二导电层后的静电释放电路的结构示意图；
57.图11c为图11a中形成第三绝缘层后的静电释放电路的结构示意图；
58.图11d为图6中其中一个阶梯位置对应的多个第一静电释放电路st11的结构示意图；
59.图12为本公开至少一示例性实施例的第一拐角区域的局部放大示意图；
60.图13a为本公开至少一示例性实施例的静电释放电路的结构示意图；
61.图13b为图13a中形成第二导电层后的静电释放电路的结构示意图；
62.图13c为图13a中形成第三绝缘层后的静电释放电路的结构示意图；
63.图14为本公开至少一示例性实施例一种显示装置的结构示意图；
64.图15为本公开至少一实施例的显示装置的示意图。
具体实施方式
65.下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
66.在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
67.本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
68.在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的
位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
69.在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
70.在本说明书中，晶体管是指至少包括栅极(栅电极)、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。
71.在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。另外，栅极还可以称为控制极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。在本公开实施方式中，栅极可以称为控制极。
72.在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。
73.在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态，因此，也包括该角度为-5
°
以上且5
°
以下的状态。另外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态，因此，也包括85
°
以上且95
°
以下的角度的状态。
74.在本说明书中，圆形、椭圆形、三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似圆形、近似椭圆形、近似三角形、近似矩形、近似梯形、近似五边形或近似六边形等，可以存在公差导致的一些小变形，例如可以存在导角、弧边以及变形等。
75.本说明书中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。
76.在本说明书中，a沿着b方向延伸是指，a可以包括主体部分和与主体部分连接的次要部分，主体部分是线、线段或条形状体，主体部分沿着b方向伸展，且主体部分沿着b方向伸展的长度大于次要部分沿着其它方向伸展的长度。本说明书中所说的“a沿着b方向延伸”均是指“a的主体部分沿着b方向延伸”。
77.本说明书中所说的“a和b为同层结构”是指，a和b通过同一次构图工艺同时形成。“相同层”不总是意味着层的厚度或层的高度在截面图中是相同的。“a的正投影包含b的正投影”是指，b的正投影落入a的正投影范围内，或者a的正投影覆盖b的正投影。
78.图1为一种显示装置的外形示意图，外形为一种矩形倒圆角形状。显示装置可以包括：显示基板。在一些示例中，显示基板可以为包括线性边的闭合多边形、包括弯曲边的圆形或椭圆形、或者包括线性边和弯曲边的半圆形或半椭圆形等。在一些示例中，当衬底基板具有线性边时，衬底基板的至少一些拐角可以为曲线。当衬底基板具有矩形形状时，在相邻的线性边彼此交汇处的部分可以采用具有预定曲率的曲线代替。其中，可以根据曲线的位置不同来设定曲率。例如，可以根据曲线开始的位置、曲线的长度等来改变曲率。
79.在一些示例中，如图1所示，显示基板可以包括显示区域aa和位于显示区域周边的周边区域bb。在一些示例中，显示区域aa可以包括在第二方向y上相对设置的第一边缘(下边缘)和第二边缘(上边缘)，以及在第一方向x上相对设置的第三边缘(左边缘)和第四边缘(右边缘)。相邻边缘之间可以通过弧形的倒角连接，形成倒圆角的四边形形状。在一些示例中，周边区域bb可以包括：在第二方向y上相对设置的第一边框(下边框)b1和第二边框(上边框)b2，在第一方向x上相对设置的第三边框(左边框)b3和第四边框(右边框)b4。第一边框b1与第三边框b3和第四边框b4连通，第二边框b2与第三边框b3和第四边框b4连通。
80.在一些示例中，如图1所示，显示区域aa至少包括多个子像素px、多条栅线g以及多条数据线d。多条栅线g可以沿第一方向x延伸，多条数据线d可以沿第二方向y延伸。多条栅线g和多条数据线d在衬底基板上的正投影交叉形成多个子像素区域，每个子像素区域内设置一个子像素px。多条数据线d与多个子像素px电连接，多条数据线d可以被配置为向多个子像素px提供数据信号。多条栅线g与多个子像素px电连接，多条栅线g可以被配置为向多个子像素px提供栅极控制信号。在一些示例中，栅极控制信号可以包括扫描信号和发光控制信号。
81.在一些示例中，如图1所示，第一方向x可以是显示区域中栅线g的延伸方向(行方向)，第二方向y可以是显示区域中数据线d的延伸方向(列方向)。第一方向x和第二方向y可以相互垂直。
82.在一些示例中，显示区域aa的一个像素单元可以包括三个子像素，三个子像素分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。
83.在一些示例中，子像素的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形(square)方式排列。然而，本实施例对此并不限定。
84.在一些示例中，子像素可以包括：像素电路以及与像素电路连接的发光元件。像素电路可以包括多个晶体管和至少一个电容，例如，像素电路可以为3t1c(即3个晶体管和1个电容)结构、7t1c(即7个晶体管和1个电容)结构、5t1c(即5个晶体管和1个电容)结构、8t1c(即8个晶体管和1个电容)结构或者8t2c(即8个晶体管和2个电容)结构等。
85.在一些示例中，发光元件可以是发光二极管(led，light emitting diode)、有机发光二极管(oled，organic light emitting diode)、量子点发光二极管(qled，quantum dot light emitting diodes)、微led(包括：mini-led或micro-led)等中的任一者。例如，发光元件可以为oled，发光元件在其对应的像素电路的驱动下可以发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。在一些示例中，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。然而，本实施例对此并不限定。
86.图2为一种显示装置的结构示意图。在一些示例中，如图2所示，显示装置可以包括：时序控制器201、数据驱动器202、扫描驱动电路203、发光驱动电路204以及显示基板205。在一些示例中，显示基板205的显示区域可以包括规则排布的多个子像素px。扫描驱动
电路203可以配置为沿扫描线将扫描信号提供到子像素px；数据驱动器202可以配置为沿数据线将数据电压提供到子像素px；发光驱动电路204可以配置为沿发光控制线将发光控制信号提供到子像素px；时序控制器201可以配置为控制扫描驱动电路203、发光驱动电路204和数据驱动器202。
87.在一些示例中，时序控制器201可以将适于数据驱动器202的规格的灰度值和控制信号提供到数据驱动器202；时序控制器201可以将适于扫描驱动电路203的规格的扫描时钟信号、扫描起始信号等提供到扫描驱动电路203；时序控制器201可以将适于发光驱动电路204的规格的发光时钟信号、发光起始信号等提供到发光驱动电路204。数据驱动器202可以利用从时序控制器201接收的灰度值和控制信号来产生将提供到数据线d1至dn的数据电压。例如，数据驱动器202可以利用时钟信号对灰度值进行采样，并且以子像素行为单位将与灰度值对应的数据电压施加到数据线d1至dn。扫描驱动电路203可以通过从时序控制器201接收的扫描时钟信号、扫描起始信号等来产生将提供到扫描线s1至sm的扫描信号。例如，扫描驱动电路203可以将具有导通电平脉冲的扫描信号顺序地提供到扫描线。在一些示例中，扫描驱动电路203可以包括移位寄存器，可以在扫描时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。发光驱动电路204可以通过从时序控制器201接收的发光时钟信号、发光起始信号等来产生将提供到发光控制线e1至eo的发光控制信号。例如，发光驱动电路204可以将具有截止电平脉冲的发光起始信号顺序地提供到发光控制线。发光驱动电路204可以包括移位寄存器，以在发光时钟信号的控制下顺序地将截止电平脉冲形式提供的发光起始信号传输到下一级电路的方式产生发光控制信号。其中，n、m和o均为自然数。
88.在一些示例中，扫描驱动电路和发光驱动电路可以直接设置在显示基板上。例如，扫描驱动电路可以设置在显示基板的第三边框，发光驱动电路可以设置在显示基板的第四边框；或者，显示基板的第三边框和第四边框均可以设置扫描驱动电路和发光驱动电路。在一些示例中，扫描驱动电路和发光驱动电路可以在形成子像素的工艺中与子像素一起形成。
89.在一些示例中，数据驱动器可以设置在单独的芯片或印刷电路板上，以通过显示基板上的信号接入引脚连接到子像素。例如，数据驱动器可以采用玻璃上芯片、塑料上芯片、膜上芯片等形成设置在显示基板的第一边框，以连接到信号接入引脚。时序控制器可以与数据驱动器分开设置或者与数据驱动器一体设置。然而，本实施例对此并不限定。在一些示例中，数据驱动器可以直接设置在显示基板上。
90.图3为一种显示基板的显示区域的局部剖面结构示意图。图3示意了显示基板的三个子像素的结构。在一些示例中，如图3所示，在垂直于显示基板的方向上，显示基板可以包括：衬底101、以及依次设置在衬底101上的电路结构层102、发光结构层103、封装结构层104以及封装盖板200。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
91.在一些示例中，衬底101可以为刚性基底，例如玻璃基底。然而，本实施例对此并不限定。例如，衬底可以为柔性基底，例如由树脂等绝缘材料制备。另外，衬底可以为单层结构或多层结构。当衬底为多层结构时，例如氮化硅、氧化硅和氮氧化硅的无机材料可以以单层或多层置于多个层之间。
92.在一些示例中，每个子像素的电路结构层102可以包括构成像素电路的多个晶体管和存储电容，图3中以每个子像素包括的一个晶体管和一个存储电容为例进行示意。在一些可能的实现方式中，每个子像素的电路结构层102可以包括：设置在衬底101上的有源层；覆盖有源层的第一绝缘层11；设置在第一绝缘层11上的第一栅金属层(例如包括栅电极和第一电容电极)；覆盖第一栅金属层的第二绝缘层12；设置在第二绝缘层12上的第二栅金属层(例如包括第二电容电极)；覆盖第二栅金属层的第三绝缘层13，第一绝缘层11、第二绝缘层12和第三绝缘层13上开设有过孔，过孔暴露出有源层；设置在第三绝缘层13上的第一源漏金属层(例如包括晶体管的源电极和漏电极)，源电极和漏电极可以分别通过过孔与有源层连接；覆盖前述结构的第一平坦层14，第一平坦层14上开设有过孔，过孔暴露出漏电极。有源层、栅电极、源电极和漏电极可以组成晶体管105，第一电容电极和第二电容电极可以组成存储电容106。
93.在一些示例中，发光结构层103可以包括阳极层、像素定义层、有机发光层和阴极。阳极层可以包括发光元件的阳极，阳极可以设置在平坦层上，通过平坦层上开设的过孔与像素电路的晶体管的漏电极连接；像素定义层设置在阳极层和平坦层上，像素定义层上设置有像素开口，像素开口暴露出阳极；有机发光层至少部分设置在像素开口内，有机发光层与阳极连接；阴极设置在有机发光层上，阴极与有机发光层连接；有机发光层在阳极和阴极驱动下出射相应颜色的光线。
94.在一些示例中，封装结构层104可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可采用无机材料，第二封装层可采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层103。
95.在一些示例中，有机发光层可以至少包括在阳极上叠设的空穴注入层、空穴传输层、发光层和空穴阻挡层。在一些示例中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，空穴阻挡层可以是连接在一起的共通层。然而，本实施例对此并不限定。
96.图4为一种像素电路的等效电路图。在一些示例中，如图4所示，本示例的像素电路可以包括七个晶体管(即第一晶体管t1至第七晶体管t7)和一个存储电容cst。其中，第三晶体管t3的栅极与第一节点n1电连接，第三晶体管t3的第一极与第二节点n2电连接，第三晶体管t3的第二极与第三节点n3电连接。第三晶体管t3还可以称为驱动晶体管。第四晶体管t4的栅极与第一扫描线gl电连接，第四晶体管t4的第一极与数据线dl电连接，第四晶体管t4的第二极与第三晶体管t3的第一极电连接。第四晶体管t4还可以称为数据写入晶体管。第二晶体管t2的栅极与第一扫描线gl电连接，第二晶体管t2的第一极与第三晶体管t3的栅极电连接，第二晶体管t2的第二极与第三晶体管t3的第二极电连接。第二晶体管t2还可以称为阈值补偿晶体管。第五晶体管t5的栅极与发光控制线eml电连接，第五晶体管t5的第一极与第二电源线vdd电连接，第五晶体管t5的第二极与第三晶体管t3的第一极电连接。第六晶体管t6的栅极与发光控制线eml电连接，第六晶体管t6的第一极与第三晶体管t3的第二极电连接，第六晶体管t6的第二极与发光元件el的阳极电连接。第五晶体管t5和第六晶体管t6还可以称为发光控制晶体管。第一晶体管t1与第三晶体管t3的栅极电连接，并配置为对第三晶体管t3的栅极进行复位，第七晶体管t7与发光元件el的阳极电连接，并配置为对
发光元件el的阳极进行复位。第一晶体管t1的栅极与第二扫描线rst1电连接，第一晶体管t1的第一极与第一初始信号线init1电连接，第一晶体管t1的第二极与第三晶体管t3的栅极电连接。第七晶体管t7的栅极与第三扫描线rst2电连接，第七晶体管t7的第一极与第二初始信号线init2电连接，第七晶体管t7的第二极与发光元件el的阳极电连接。第一晶体管t1和第七晶体管t7还可以称为复位控制晶体管。存储电容cst的第一电容极板与第三晶体管t3的栅极电连接，存储电容cst的第二电容极板与第二电源线vdd电连接。
97.在本示例中，第一节点n1为存储电容cst、第一晶体管t1、第三晶体管t3和第二晶体管t2的连接点，第二节点n2为第五晶体管t5、第四晶体管t4和第三晶体管t3的连接点，第三节点n3为第三晶体管t3、第二晶体管t2和第六晶体管t6的连接点，第四节点n4为第六晶体管t6、第七晶体管t7和发光元件el的连接点。
98.在一些示例中，第一晶体管t1到第七晶体管t7可以是p型晶体管，或者可以是n型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管t1到第七晶体管t7可以包括p型晶体管和n型晶体管。
99.在一些示例中，第二电源线vdd可以配置为向像素电路提供恒定的第二电压信号，第一电源线vss可以配置为向像素电路提供恒定的第一电压信号，并且第二电压信号可以大于第一电压信号。第一扫描线gl可以配置为向像素电路提供扫描信号scan，数据线dl可以配置为向像素电路提供数据信号data，发光控制线eml可以配置为向像素电路提供发光控制信号em，第二扫描线rst1可以配置为向像素电路提供第一复位控制信号reset1，第三扫描线rst2可以配置为向像素电路提供第二复位控制信号reset2。在一些示例中，第n行像素电路电连接的第二扫描线rst1可以与第n-1行像素电路的第一扫描线gl电连接，以被输入扫描信号scan(n-1)，即第一复位控制信号reset1(n)与扫描信号scan(n-1)可以相同。第n行像素电路的第三扫描线rst2可以与第n行像素电路的第一扫描线gl电连接，以被输入扫描信号scan(n)，即第二复位控制信号reset2(n)与扫描信号scan(n)可以相同。其中，n为大于0的整数。如此，可以减少显示基板的信号线，实现显示基板的窄边框设计。然而，本实施例对此并不限定。
100.在一些示例中，第一初始信号线init1可以配置为向像素电路提供第一初始信号，第二初始信号线init2可以配置为向像素电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电压信号和第二电压信号之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。
101.为了更好地满足人们对于各种功能的需求及更好的屏幕体验(比如，具有超高屏占比的显示屏)，窄边框的显示屏设计逐渐成为显示设备的主流形态。然而，在一些实现方式中的显示面板内的部分信号线和电路的布局方式使得显示面板无法实现窄边框。
102.为了实现显示屏中显示区域最大化以及极致窄边框，在大尺寸显示面板上可以采用了弧边设计，即goa伴随着像素电路的版图(layout)一同旋转，由于大尺寸显示面板走线较长，因此在弧边的圆角位置(例如上圆角位置)需要接入静电释放(electro-staticdischarge，简称为esd)电路释放静电，随着边框的减窄，如何在不影响显示的前提下合理放置esd电路，成为了一个日益突出的问题。
103.本公开实施例提供一种显示基板，可以包括：显示区域以及位于显示区域周围的边框区域，显示区域可以包括至少一个拐角区域，边框区域可以包括至少一个拐角区域，显示区域的至少一个拐角区域和边框区域的至少一个拐角区域对应；
104.多个子像素和多条数据线，位于所述显示区域，所述多个子像素中的至少部分子像素位于所述显示区域的至少一个拐角区域，且呈阶梯状排布，多条数据线可以包括多条第一数据线，多条第一数据线与位于所述显示区域的至少一个拐角区域至少部分子像素电连接，被配置为向所述至少部分子像素提供数据信号；
105.多个第一静电释放电路，位于所述边框区域的至少一个拐角区域，多个第一静电释放电路分别与多条第一数据线电连接，被配置为释放多条第一数据线中的静电。
106.本实施例提供的显示基板，通过优化第一静电释放电路的设置位置，可以减小第一静电释放电路占用的排布空间，从而有利于实现显示基板的窄边框，在实现窄边框的情况下，可以实现对显示基板显示区域至少一个拐角区域的数据线中的静电进行释放。
107.如图5a和图5b所示，本公开实施例提供的一种显示装置的结构示意图，显示装置可以包括显示面板，显示面板可以包括显示基板，显示基板可以包括：显示区域aa以及位于显示区域周围的边框区域bb，显示区域aa可以包括至少一个拐角区域，边框区域bb可以包括至少一个拐角区域，显示区域aa的至少一个拐角区域和边框区域bb的至少一个拐角区域对应；
108.多个子像素px和多条数据线d，位于显示区域aa；多个子像素px中的至少部分子像素位于显示区域aa的至少一个拐角区域，且呈阶梯状排布，多条数据线d可以包括多条第一数据线d1，多条第一数据线d1与位于显示区域aa的至少一个拐角区域至少部分子像素电连接，被配置为向至少部分子像素px提供数据信号；
109.多个第一静电释放电路st1，位于边框区域bb的至少一个拐角区域，多个第一静电释放电路st1分别与多条第一数据线d1电连接，被配置为释放多条第一数据线d1中的静电。
110.在一些示例性实施方式中，如图5a和图5b所示，边框区域bb还可以包括：沿第二方向y位于显示区域aa区域两侧的第一边框区域b1和第二边框区域b2，沿第一方向x位于显示区域aa区域两侧的第三边框区域b3和第四边框区域b4；边框区域bb的至少一个拐角区域可以包括：连接第一边框区域b1和第三边框区域b3的第一拐角区域c1、连接第三边框区域b3和第二边框区域b2的第二拐角区域c2、连接第二边框区域b2和第四边框区域b4的第三拐角区域c3、连接第四边框区域b4和第一边框区域b1的第四拐角区域c4；
111.多个第一静电释放电路st1可以设置于第二拐角区域c2和第三拐角区域c3；或者多个第一静电释放电路st1可以设置于第一拐角区域c1和第四拐角区域c4。
112.本公开实施例提供的显示基板，在大尺寸设计方案中，在边框区域bb的至少一个拐角区域设置第一静电释放电路st1，在满足大尺寸显示基板窄边框需求的前提下，满足对拐角区域数据线中静电的释放，将多个第一数据线d1接入集中放在的多个第一静电释放电路st1，在消除静电的情况下可以节省走线空间。
113.在示例性实施方式中，如图5a和图5b所示，设置于第一拐角区域c1的多个第一静电释放st1与设置于第四拐角区域c4的多个第一静电释放st1可以相对于第一中线q-q对称，第一中线q-q为显示基板沿第二方向y延伸的中线。
114.在另一些实施方式中，第一拐角区域c1至第四拐角区域c4可以均设置多个第一静
电释放电路st1，并且，第一拐角区域c1中的多个第一静电释放电路st1与第四拐角区域c4的多个第一静电释放st1相对于第一中线q-q对称。
115.在本公开实施方式中，位于第一中线q-q两侧的多个第一静电释放电路st1相对于第一中线q-q对称设置，可以使得显示基板的布局对称，左右边框(即第三边框b3和第四边框b4)一致。
116.在一些示例性实施方式中，如图5a和图5b所示，多个子像素px包括多个子像素列，多个子像素列可以包括位于显示区域aa的至少一个拐角区域的多个第一子像素列px1。
117.在一些示例性实施方式中，如图6所示，为图5b中第二拐角区域c2的局部放大示意图，显示区域aa的至少一个拐角区域边界呈阶梯状，多个第一子像素列可以呈阶梯状排布，多个第一静电释放电路st1可以呈阶梯状排布，多个第一静电释放电路st1与多个第一子像素列px1一一对应，任意一个第一静电释放电路st1所处的阶梯位置与对应的第一子像素列px1所处的阶梯位置一致。如图6所示，示出了5个阶梯位置，任意一个阶梯位置中，多个第一静电释放电路st1与对应的多个第一子像素列px1一一对应，并且相对应的第一静电释放电路st1、第一子像素列px1沿第二方向y排布，例如，图6中所示的显示基板左上角区域，第一静电释放电路st1位于对应第一子像素列px1的上侧。
118.在一些示例性实施方式中，如图7所示，为图5a中m1区域的放大示意图(即第二拐角区域c2的一种局部结构放大示意图)，显示区域aa的至少一个拐角区域的边界呈弧形，多个第一静电释放电路st1呈阵列排布，位于至少一个拐角区域靠近显示区域aa的一侧，多个第一静电释放电路st1与多个第一子像素列px1一一对应。
119.在一些示例性实施方式中，如图7和图8所示，位于同一列的多个第一静电释放电路st1可以包括多个第一静电释放子电路st11和多个第二静电释放子电路st12，第一静电释放子电路st11和第二静电释放子电路st12沿第二方向y交替排布。如图8所示，阵列排布的多个第一静电释放电路st1可以包括4行20列第一静电释放电路st1，第一静电释放电路st1的行数和列数可以根据显示基板边框拐角的尺寸设置，不限于图7和图8所示。
120.如图9所示，为本公开至少一实施例的静电释放电路的等效电路图，在一些示例中，如图9所示，至少一个静电释放电路与一条第二信号线22连接，且配置为释放其连接的第二信号线22中的静电。例如，第一静电释放电路所连接的第二信号线可以为第一数据线d1。一个静电释放电路可以包括：第一释放晶体管st01至第四释放晶体管st04。第一释放晶体管st01的第一极和栅极与第三电源线vgh电连接，第一释放晶体管st01的第二极与第二释放晶体管st02的第一极和控制极电连接，第二释放晶体管st02的第二极与静电释放电路对应的第二信号线22电连接，第三释放晶体管st03的第一极和控制极与静电释放电路对应的第二信号线22电连接，第三释放晶体管st03的第二极与第四释放晶体管st04的第一极和控制极电连接，第四释放晶体管st4的第二极与第四电源线vgh电连接。
121.在一种示例中，设置静电释放电路可以防止第二信号线22中的静电积累而引起放电击穿导致损坏，以释放第二信号线中积累的静电，实现对第二信号线22的保护。例如，第二信号线22可以接入第一数据线d1释放第一数据线d1中的静电。在示例性实施方式中，第二信号线22可以包括下文所述的第三转接连接电极37，或者第二信号线22可以包括下文所述的第一层间转接连接电极221、第二层间转接连接电极222，或者第二信号线22可以包括下文所述的第一转接连接电极341、第二转接连接电极342。
122.在另一种示例中，静电释放电路可以包括两个释放晶体管，其中，每个释放晶体管的一极都和自身的控制极连接，从而形成等效的二极管连接；而两个“二极管”之间连接要保护的信号线，两个“二极管”的另外两端分别连接第三电源线vgh和第四电源线vgl。由此，当信号线中因积累正电荷出现瞬时高压(如100v)时，其中一个“二极管”导通，释放信号线中的正电荷；而当信号线中因积累负电荷出现瞬时低压(如-100v)时，另一个“二极管”导通，释放信号线中的负电荷。
123.在一些示例性实施方式中，第一静电释放子电路st11包括的多个释放晶体管的排布方向与第二静电释放子电路st12包括的多个释放晶体管的排布互为反方向，如图10a所示。
124.在一些示例性实施方式中，如图10a所示，为本公开至少一实施例的静电释放电路的结构示意图。图10b为图10a中形成第二导电层后的静电释放电路的示意图。图10c为图10a中形成第三绝缘层后的静电释放电路的示意图。图10a为形成第三导电层后的静电释放电路的示意图。图10a至图10c中以两个第一静电释放子电路和两个第二静电释放子电路为例进行示意。第一静电释放子电路st11和第二静电释放子电路st12的等效电路图均如图9所示。例如，第一静电释放子电路st11可以包括第一释放晶体管st01a至第四释放晶体管st04a，第二静电释放子电路st12可以包括第一释放晶体管st01b至第四释放晶体管st04b。
125.在一些示例中，如图10a至图10b所示，第一静电释放子电路st11的第一释放晶体管st01a的第一有源层301、第二释放晶体管st02a的第二有源层302、第三释放晶体管st03a的第三有源层303和第四释放晶体管st04a的第四有源层304在衬底的正投影可以为矩形，且可以沿第二方向y依次排布。其中，第一释放晶体管st01a的第一有源层301、第二释放晶体管st02a的第二有源层302可以为一体结构，第三释放晶体管st03a的第三有源层303和第四释放晶体管st04a的第四有源层304可以为一体结构，或者，第一释放晶体管st01a的第一有源层301、第二释放晶体管st02a的第二有源层302、第三释放晶体管st03a的第三有源层303和第四释放晶体管st04a的第四有源层304可以为一体结构。第二静电释放子电路st12的第一释放晶体管st01b的第一有源层305、第二释放晶体管st02b的第二有源层306、第三释放晶体管st03b的第三有源层307和第四释放晶体管st04b的第四有源层308在衬底的正投影可以为矩形，且可以沿第二方向y依次排布。第二静电释放子电路的四个释放晶体管的排布方向与第一静电释放电路的四个释放晶体管的排布方向可以互为反方向。其中，第一释放晶体管st01b的第一有源层305、第二释放晶体管st02b的第二有源层306可以为一体结构，第三释放晶体管st03b的第三有源层307和第四释放晶体管st04b的第四有源层308可以为一体结构，或者第一释放晶体管st01b的第一有源层305、第二释放晶体管st02b的第二有源层306、第三释放晶体管st03b的第三有源层307和第四释放晶体管st04b的第四有源层308可以为一体结构。
126.在一些示例中，如图10a和图10b所示，第一静电释放子电路st11的第一导电层可以包括：第一静电释放子电路的多个释放晶体管的控制极(例如，第一释放晶体管st01a的控制极311、第二释放晶体管st02a的控制极312、第三释放晶体管st03a的控制极313和第四释放晶体管st04a的控制极314)、第二静电释放子电路st12的多个释放晶体管的控制极(例如，第一释放晶体管st01b的控制极321、第二释放晶体管st02b的控制极322、第三释放晶体管st03b的控制极323和第四释放晶体管st04b的控制极324)、第一转接连接电极341、第三
电源连接线的第一电源连接结构351、第三电源连接线的第二电源连接结构352(包括第一电源连接子结构352-1)。第一转接连接电极341的至少部分可以沿第二方向y延伸。第二静电释放子电路st12可以通过第一转接连接电极341与第一数据线d1电连接；第三电源连接线的第一电源连接结构351至少部分可以沿第一方向x延伸，一端与第三电源线vgh电连接，另一端分别与多个第一静电释放子电路st11电连接，第三电源连接线中第二电源连接结构352的第一电源连接子结构352-1至少部分可以沿第一方向x延伸，一端通过过孔与位于第三导电层的第二电源连接子结构352-2电连接，另一端通过过孔与位于第三导电层的第三电源线vgh电连接。在示例性实施方式中，第三释放晶体管st03b的控制极323可以与第一转接连接电极341一体成型。
127.在一些示例中，如图10a和图10b所示，静电释放电路的第二导电层可以包括：第二转接连接电极342。第二转接连接电极342的至少部分可以沿第二方向y延伸，第一静电释放子电路st11可以通过第二转接连接电极342与第一数据线d1电连接。
128.在一些示例中，如图10c所示，边框区域bb的第三绝缘层可以开设有多个过孔，例如可以包括第一过孔v1至第二十一过孔v21。第一过孔v1至第十过孔v10内的第三绝缘层、第二绝缘层和第一绝缘层可以被去掉，暴露出静电释放子电路的有源层的表面。第十一过孔v11至第二十过孔v20内的第三绝缘层和第二绝缘层可以被去掉，暴露出第一导电层的表面。第二十一过孔v21内的第三绝缘层可以被去掉，暴露出第二导电层的表面。
129.在一些示例中，如图10a所示，静电释放子电路的第三导电层可以包括：多个连接电极(例如，第一连接电极331至第八连接电极338)。第一连接电极331可以通过第一过孔v1与第一静电释放子电路的第一释放晶体管st01a的第一有源层301电连接，还可以通过第二十过孔v20与第一电源连接结构351电连接、通过第十一过孔v11与第一释放晶体管st01a的控制极311电连接。第二连接电极332可以通过第二过孔v2与第二释放晶体管st02a的第二有源层302电连接，还可以通过第十二过孔v12与第二释放晶体管st02a的控制极312电连接。第三连接电极333可以通过第十三过孔v13与第三释放晶体管st03a的控制极312电连接，还可以通过第三过孔v3与第三释放晶体管st03a的第二有源层302、第三释放晶体管st03a的第三有源层303电连接电连接，还可以通过第二十一过孔v21与第二转接连接电极342电连接。第四连接电极334可以通过第四过孔v4与第四释放晶体管st04a的控制极314电连接，还可以通过第十四过孔v14与第四释放晶体管st04a的第三有源层304电连接。第二电源线vgl可以复用为第四释放晶体管st04a的第二极，通过第五过孔v5与第四释放晶体管st04a的有源层304电连接。第五连接电极335可以通过第十过孔v10与第一释放晶体管st01b的第一有源层305电连接，还可以通过第十八过孔v18与第一释放晶体管st01b的控制极321电连接，还可以通过第十过孔v10、第十九过孔v19与第一电源连接子结构352-1电连接。第六连接电极336可以通过第九过孔v9与第二静电释放电路的第二释放晶体管st02b的第四有源层306电连接，还可以通过第十七过孔v17与第二释放晶体管st02b的控制极322电连接。第七连接电极337可以通过第八过孔v8与第三释放晶体管st03b的第三有源层307电连接，还可以通过第十六过孔v16与第三释放晶体管st02b的控制极323电连接。第八连接电极338可以通过第七过孔v7与第四释放晶体管st04b的第四有源层308电连接，还可以通过第十五v15与第四释放晶体管st04b的控制极324电连接。在图10a至图10b所示的结构中，第一释放晶体管st01a的第二极与第二释放晶体管st02a的第一极共用一个连接电极332，第
二释放晶体管st02a的第二极与第三释放晶体管st03a的第一极共用一个连接电极333，第三释放晶体管st03a的第二极与第四释放晶体管st04a的第一极共用一个连接电极334；第一释放晶体管st01b的第二极与第二释放晶体管st02b的第一极共用一个连接电极336，第二释放晶体管st02b的第二极与第三释放晶体管st03b的第一极共用一个连接电极337，第三释放晶体管st03b的第二极与第四释放晶体管st04b的第一极共用一个连接电极338。
130.图11a为本公开至少一实施例的静电释放电路的另一结构示意图。图11b为图11a中形成第二导电层后的静电释放电路的示意图，图11c为图11a中形成第三绝缘层后的静电释放电路的示意图。图11a为形成第三导电层后的静电释放电路的示意图。本示例中，如图6所示，多个第一静电释放电路st1成阶梯状排布，在同一个阶梯位置的多个第一静电释放电路st1沿第一方向x排布，第三导电层还可以设置第三转接连接电极37，第三转接连接电极37与第三释放晶体管st03的第一极333可以为一体成型结构，如图11d所示，为图6中其中一个阶梯位置对应的多个第一静电释放电路st11的结构示意图，多个第一转接连接电极341和多个第二转接连接电极342可以通过第三转接连接电极37与多个第一释放晶体管st1电连接。第一静电释放电路st1的一端与第三电源连接电极38电连接，另一端与第四电源连接电极39电连接，第四电源连接电极39通过第二十二过孔v22与第四释放晶体管st04中的第二极339电连接连接，第三电源连接电极38通过第二十三过孔v23与第一释放晶体管st01的第一极331电连接。在图11a至图11b所示的结构中，第一释放晶体管st01的第二极与第二释放晶体管st02的第一极共用一个连接电极332，第二释放晶体管st02的第二极与第三释放晶体管st03的第一极共用一个连接电极333，第三释放晶体管st03的第二极与第四释放晶体管st04的第一极共用一个连接电极334，关于本实施例的静电释放电路的其它结构可以参照前述实施例的说明，故于此不再赘述。
131.在一些示例性实施方式中，如图5a、图5b和图7所示，多个子像素列还可以包括多个第二子像素列px2，多条数据线还可以包括分别向多个第二子像素列px2中的子像素提供数据信号的多条第二数据线d2，第一边框区域b1或者第二边框区域b2还可以设置多个第二静电释放电路st2，多个第二静电释放电路st2分别与多条第二数据线d2电连接，设置为释放多条第二数据线d2中的静电，多个第二静电释放电路st2与多个第二子像素列px2对应，例如一一对应。
132.在一些示例性实施方式中，如图5a至图7所示，显示基板还可以包括位于边框区域bb的多条驱动信号线21和多个第三静电释放电路st3；多个第三静电释放电路st3分别与多条驱动信号线21电连接，并设置为释放驱动信号线21中的静电，多条驱动信号线位于第三边框区域b3和第四边框区域b4，位于第三边框区域b3的驱动信号线21延伸至第一拐角区域c1和第二拐角区域c2，位于第四边框区域b4的驱动信号线延伸至第三拐角区域c3和第四拐角区域c4；第三静电释放电路st3设置于第一拐角区域c1和第四拐角区域c4，或者第三静电释放电路st3设置于第二拐角区域c2和第三拐角区域c3。
133.本公开实施例中，在大尺寸设计方案中，在边框的至少一个拐角区域设置第三静电释放电路st3，将位于边框区域的多条驱动信号线21接入集中放置的多个第三静电释放电路st3，在消除静电的同时节省走线空间，有利于显示基板窄边框的实现。在示例性实施方式中，如图6和图7所示，驱动信号线21可以包括多条，例如，驱动信号线21可以包括：时钟信号线、栅极驱动信号线、初始信号供电线等。
134.在一些示例性实施方式中，如图6和图7所示，显示基板还可以包括位于边框区域bb的第三电源线vgh、第四电源线vgl；多个第三静电释放电路st3和多个第一静电释放电路st1均与第三电源线vgh和第四电源线vgl电连接；第三电源线vgh和第四电源线vgl位于第三边框区域b3和第四边框区域b4，位于第三边框区域b3的第三电源线vgh和第四电源线vgl延伸至第一拐角区域c1和第二拐角区域c2，位于第四边框区域b4的第三电源线vgh和第四电源线vgl延伸至第三拐角区域c3和第四拐角区域c4。
135.在一些示例性实施方式中，如图5a至图7所示，显示基板还可以包括位于边框区域bb的多个驱动电路40，驱动电路40位于第三边框区域b3、第四边框区域b4、第一拐角区域c1、第二拐角区域c2、第三拐角区域c3以及第四拐角区域c4；
136.多个驱动电路40与多条驱动信号线21、第三电源线vgh、第四电源线vgl电连接。
137.在示例性实施方式中，多个驱动电路40可以包括栅极驱动电路。
138.在一些示例性实施方式中，如图12所示，显示基板还可以包括位于边框区域bb的多个有效驱动电路区域t01(驱动电路40对应的区域)、多个第一虚拟驱动电路区域t02(多个虚拟驱动电路401对应的区域图12中未示出，图6和图7示出了虚拟驱动电路401)和多个第二虚拟驱动电路区域t03(多个第一静电释放电路st1对应的区域)，多个有效驱动电路区域沿边框区域bb延伸方向排布，多个第一虚拟驱动电路区域t02和多个第二虚拟驱动电路区域t03穿插排布在多个有效驱动电路区域t01之间，多个有效驱动电路区域t01分别设置多个驱动电路40，多个第一虚拟驱动电路区域t02分别设置多个虚拟驱动电路401，多个第二虚拟驱动电路区域t03位于边框区域的拐角区域，多个第一静电释放电路st1设置于多个第二虚拟驱动电路区域t02。虚拟驱动电路401的设置方式可以参考图6和图7所示，虚拟驱动电路401不与显示区域aa和驱动信号线21电连接，在实际制备显示基板过程中，在边框区的空白区域形成虚拟驱动电路401(dummy goa),可以提高工艺的均一性，本公开实施例利用制备虚拟驱动电路401的空白区域制备第一静电释放电路st1，可合理利用了空白区域，在不增加边框的情况下，实现了对数据线d中静电的释放。
139.在一些示例性实施方式中，如图12所示，显示基板还可以包括位于边框区域bb的第三电源线vgh、第四电源线vgl、多条驱动信号线21和多个第三静电释放电路st3；多个第三静电释放电路st3分别与多条驱动信号线电连接，设置为释放多条驱动信号线中的静电；多个第三静电释放电路st3和多个第一静电释放电路st1均与第三电源线vgh和第四电源线vgl电连接。图12中未示出第三静电释放电路st3，第三静电释放电路st3可以参考图6和图7所示。
140.在一些示例性实施方式中，在垂直于显示区域aa基板所在平面的方向上，显示区域aa基板可以包括衬底基板以及依次叠设在衬底基板上的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，第一导电层可以包括多个第一转接连接电极341，第二导电层可以包括多个第二转接连接电极342，多个第一转接连接电极341和多个第二转接连接电极342沿第一方向x交替排布，并且其中一端分别与多个第一数据线d1电连接，另一端分别与多个第一静电释放电路st1电连接。
141.图12中第一静电释放电路st1的电路结构可以如图13a至图13c所示，图13a为本公开至少一实施例的静电释放电路的另一结构示意图。图13b为图13a中形成第二导电层后的静电释放电路的示意图，图13c为图13a中形成第三绝缘层后的静电释放电路的示意图。本
示例中，如图12所示，多个第一静电释放电路st1设置于相邻两个驱动电路40之间的第二虚拟驱动电路区域t03，同一个第二虚拟驱动电路区域t03可以设置多个第一静电释放电路st1，例如可以设置两个第一静电释放电路st1，两个第一静电释放电路st1分别与两个第一数据线d1电连接，两个第一静电释放电路st1可以沿边框区域bb的拐角区域的弧形圆周所在的半径延伸方向排布，两个第一静电释放电路st1中第一静电释放晶体管st01共用一个第一极331，第一极331与第三电源线vgh电连接，两个第一静电释放电路st1中第四静电释放晶体管st04共用一个第二极339，该第二极339可以与第四电源线vgl一体成型。第一静电释放电路st1中第二静电释放晶体管st02的第二极和第三静电释放晶体管st03的第三极可以共用一个连接电极333，连接电极333可以通过第一层间转接连接电极221或者第二层间转接连接电极222与显示区域的第一数据线d1电连接，第一层间转接连接电极221可以设置于第一导电层，第二层间转接连接电极222可以设置于第二导电层。关于本实施例的静电释放电路的其它结构可以参照前述实施例的说明，故于此不再赘述。在一些示例性实施方式中，如图5a至图7所示，显示基板还可以包括：多个第一连接线23；
142.位于显示区域aa的多条第一信号线23；在平行于显示区域aa基板所在平面的方向上，多条第一信号线23沿第一方向x延伸并沿第二方向排布，多条数据线d沿第一方向x排布并沿第二方向y延伸；且多条第一信号线24与多条数据线d异层设置；
143.位于边框区域bb的多个驱动电路40、多个第三静电释放电路st3和多个驱动信号线；多个第一连接线23一端分别与多条第一信号线24电连接，另一端分别与多个驱动电路40、多个驱动信号线21电连接。
144.在一些示例性实施方式中，如图7和图8所示，多个第一静电释放电路st1呈阵列排布，第一转接连接电极341和第二转接连接电极342至少部分为弧形结构，第一静电释放电路st1通过弧形的第一转接连接电极341或者第二转接连接电极342与其中一个第一数据线d电连接，多个驱动信号线21设置于第三导电层；
145.第一连接线23以及至少一部分第一信号线24可以设置于第三导电层，多条数据线d可以设置于第四导电层；或者，第一连接线23以及至少一部分第一信号线24可以设置于第四导电层，多条数据线d可以设置于第三导电层。
146.在示例性实施方式中，第一信号线24可以包括：栅线、扫描信号线、初始信号线等。
147.在一些示例性实施方式中，如图7所示，显示基板还可以包括：位于边框区域bb的多个第三电源线vgh、多个第四电源线vgl；位于边框区域bb的至少一个拐角区域的多个第三电源连接线35、多个第四电源连接线36，多个第三电源连接线35一端分别与多个第三电源线vgh电连接，另一端分别与多个第三静电释放电路st3和多个第一静电释放电路st1电连接；多个第四电源连接线36一端分别与多个第四电源线vgl电连接，另一端分别与所述多个第三静电释放电路st3和多个第一静电释放电路st1电连接；
148.多个第三静电释放电路st3、多个第三电源连接线35、多个第四电源连接线36可以呈阶梯状排布，第三电源连接线35和第四电源连接线36可以为沿第一方向x延伸的折线状。
149.在一些示例性实施方式中，如图7和图8所示，多个第三电源线vgh、多个第四电源线vgl和多个第四电源连接线36设置于第三导电层，多个第三电源连接线35包括一个第一电源连接结构351和多个第二电源连接结构352，一个第一电源连接结构351设置于第一导电层，与其中一个第三电源线vgh、至少部分第三静电释放电路st3、第一行的多个第一静电
释放电路st1电连接；第二电源连接结构352可以包括第一电源连接子结构352-1和第二电源连接子结构352-2，第一电源连接子结构352-1可以为折线状并设置于第一导电层，并与多个第三静电释放子电路st3、多个第三电源线vgh、第二电源连接子结构352-2电连接，第二电源连接子结构352-2可以设置于第三导电层，并与第一电源连接子结构352-1和多个第一静电释放电路st1电连接。
150.在一些示例性实施方式中，如图6和图11a所示，图6中第一静电释放电路st1的局部放大结构可以如图11a所示，多个第一静电释放电路st1可以呈阶梯状排布，边框区域bb还可以包括多个第三转接连接电极37，多个第三转接连接电极37呈阶梯状排布，多个第一转接连接电极341和多个第二转接连接电极342通过多个第三转接连接电极37分别与多个第一静电释放电路st1电连接；
151.多个第三转接连接电极37可以设置于第三导电层，多条数据线d可以设置于第四导电层，多条第一信号线24可以设置于第一导电层至第三导电层中的一层或多层。
152.在一些示例性实施方式中，如图6所示，显示基板还可以包括位于边框区域bb的第三电源线vgh和第四电源线vgl；位于边框区域bb的至少一个拐角区域的多个第三电源连接线35、多个第四电源连接线36、第三电源连接电极38和第四电源连接电极39；
153.多个第三电源连接线35一端分别与多个第三电源线vgh电连接，另一端分别与多个第三静电释放电路st3电连接；其中一个第三电源连接线35与第三电源连接电极38电连接，其中一个第四电源连接线36与第四电源连接电极39电连接；
154.第三电源连接电极38与其中一个第三电源连接线35和多个第一静电释放电路st1的一端电连接，第四电源连接电极39与其中一个第四电源连接线36和多个第一静电释放电路st1的另一端电连接。
155.在一些示例性实施方式中，如图6所示，多个第三静电释放电路st3、多个第三电源连接线35、多个第四电源连接线36可以呈阶梯状排布，第三电源连接线35、第四电源连接线36可以为沿第一方向x延伸的折线结构，第三电源连接电极38和第四电源连接电极39可以为阶梯状的折线结构，并且延伸方向与边框区域bb中对应的拐角区域延伸方向一致；
156.第三电源线vgh、第四电源线vgl和第四电源连接线36可以设置于第三导电层，第三电源连接线35、第三电源连接电极38和第四电源连接电极39可以设置于第一导电层。
157.在本公开实施例中，图6和图7中所示的vss可以为第二电源线，设置为向发光元件提供电源信号，图12中vdd可以为第一电源线，设置为向显示区域的子像素提供电源信号。本公开实施例提供的方案，在实现窄边框的前提下，能够实现静电释放，在不减窄第一电源线vdd和第二电源线vss的前提下，通过不同位置的摆放，实现边框拐角区域线接入静电释放电路完成静电消除的操作，防止静电击穿，提升产品良率。
158.本公开实施例还提供一种显示装置，包括上述任一实施例所述的显示基板，以及设置于显示基板的显示区域的发光元件，所述发光元件阵列排布。
159.图14为本公开至少一实施例的显示装置的另一示意图。在一些示例中，如图14所示，显示装置可以包括显示基板。显示基板可以包括：显示区域aa、以及位于显示区域aa四周的边框区域bb。边框区域bb可以包括位于显示区域aa一侧的第一边框区域b1以及位于其余侧的其余边框区域b20。在本示例中，显示基板可以为圆形或椭圆形。图14中的m3区域的放大示意图可以如图12所示。关于本公开实施例的显示基板的其余结构可以参照前述实施
例的说明，故于此不再赘述。
160.在本公开实施方式中，第一静电释放电路st1、第二静电释放电路st2、第三静电释放电路st3的等效电路图均可以如图9所示，但不限于图9所示的等效电路。
161.本公开示例性实施例的显示基板的结构仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，显示区域可以设置第一半导体层和第三导电层，第三导电层可以包括晶体管的源电极和漏电极，第四导电层可以包括发光元件和晶体管的漏电极之间的连接电极。然而，本实施例对此并不限定。
162.图15为本公开至少一实施例的显示装置的示意图。在一些示例中，显示装置可以包括显示面板910，显示面板910可以为oled显示面板。显示面板910可以包括上述任一实施例所述的显示基板。显示装置91可以为：oled显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。然而，本实施例对此并不限定。
163.本公开实施例提供的显示基板、显示装置，通过优化显示基板中第一静电释放电路的设置位置，可以减小第一静电释放电路占用的排布空间，从而有利于实现显示基板的窄边框，在实现窄边框的情况下，可以实现对显示基板显示区域至少一个拐角区域的数据线中的静电进行释放。
164.本公开实施例中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。