专利名称：平坦化基底的方法
技术领域：
本发明涉及一种平坦化工艺，特别涉及一种在化学机械研磨之后，使用团簇离子束(cluster ion beam，简称CIB)进行基底平坦化的方法。
背景技术：
半导体集成电路工业已经历快速的成长。集成电路(IC)材料技术上的改进已制作出好几世代的集成电路，其中每个世代均较前一世代复杂。然而，上述的发展均使IC的工艺与制造变得更为复杂，因此，IC工艺也需要有相对应的进展，以实现先进的集成电路。在集成电路发展的过程中，功能密度(亦即每芯片区域的内连线元件的数量)增加，而几何尺寸(亦即使用半导体工艺能制作出的构件或线)缩小。此微缩工艺一般经由增加产率和减少相关成本得到益处。上述的微缩亦需要用来制作具有极小尺寸和几何变化的IC元件的各种工艺。对于先进的工艺技术，基底的平坦化使微小元件可进行图案化。传统的工艺技术可能于基底上留下具有变动步阶高度(St印height)和不需要的薄膜。这些变动步阶高度和不需要的残留薄膜造成粗劣的图案化和良率的降低。在以下内文中将揭示本发明。
发明内容
为克服现有技术中的缺陷，本发明提供一种平坦化基底的方法，包括沉积一第一层于一基底上，基底于一表面具有元件图样，元件图样的轮廓使沉积于基底上的第一层有一第一表面轮廓；使用化学机械研磨工艺从基底移除部分的第一层，以减少第一表面轮廓； 使用化学机械研磨工艺从基底移除部分的第一层后，收集基底一第二表面轮廓的数据；并于元件图样上方的剩余的部分第一层上进行一气体团簇离子束(gas cluster ion beam, GCIB)蚀刻，其通过使用收集到的基底的第二表面轮廓的数据，决定第一层在不同的位置要蚀刻多少量，使气体团簇离子束(GCIB)蚀刻减少第二表面轮廓，且改善基底的平坦度。本发明提供一种平坦化基底的方法，包括沉积一第一介电层于一基底上，基底在一表面上具有栅极结构；在沉积第一介电层之后，沉积一第二介电层于基底上，其中栅极结构的轮廓使沉积于基底上的第一介电层和第二介电层产生一第一表面轮廓；使用化学机械研磨工艺从基底移除部分的第二介电层，以减少第一表面轮廓；使用化学机械研磨工艺从基底移除部分的第二介电层后，收集基底的一第二表面轮廓的数据；并于栅极结构上方的剩余的部分第一介电层和第二介电层上进行至少一次气体团簇离子束(GCIB)蚀刻，其使用收集到的基底的第二表面轮廓的数据，决定第二介电层和第一介电层在不同的位置要蚀刻多少量，使至少一次气体团簇离子束(GCIB)蚀刻减少第二表面轮廓和改善基底的平坦度。本发明改善平坦度，符合先进工艺技术的需求。为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
图IA显示本发明一些实施例基底上的元件区域。图IB显示本发明一些实施例在化学机械平坦化工艺之后图IA的元件区。图IC显示本发明一些实施例研磨不足的沟槽的填充层。图ID显示本发明一些实施例过度研磨的沟槽的填充层。图IE显示本发明一些实施例在不同沟槽产生不同填充层厚度，使形成的取代栅极(!^placement gate，简称RPG)具有不同的高度。图IF显示本发明一些实施例以化学机械研磨工艺进行平坦化，直到暴露一些栅极结构的层间介电层。图2A显示本发明一些实施例气体团簇撞击基底表面。图2B显示本发明一些实施例在气体团簇离子束(GCIB)蚀刻移除表面轮廓之前和之后的基底。图3A显示本发明一些实施例在填充层以化学机械研磨工艺进行平坦化之前和之后具有沟槽的基底。图;3B显示本发明一些实施例气体团簇离子束(GCIB)蚀刻后的基底。图3C显示本发明一些实施例形成浅沟槽隔离结构的流程图。图4A显示本发明一些实施例具有两个栅极结构的元件区的剖面图。图4B显示本发明一些实施例在进行化学机械研磨工艺后的图4A的基底。图4C显示本发明一些实施例在进行气体团簇离子束(GCIB)蚀刻后的图4B的基底。图5A显示本发明一些实施例一基底上的元件区。图5B显示本发明一些实施例在进行化学机械研磨工艺和气体团簇离子束(GCIB) 蚀刻后基底上的元件区。其中，附图标记说明如下100 元件区域；101 基底；102 浅沟槽；103 浅沟槽；112 第一介电层；114 第二介电层；120 衬层；122 填充层；126 层间介电层；132 浅沟槽隔离；133 浅沟槽隔离；141 栅极结构；
142 栅极结构；143 栅极结构；150 栅极介电层；153 氮化间隙壁；155 虚设多晶硅层；200 基底；201 基底表面；202 方向；205 气体团簇；210 基底；215 薄膜；250 曲线；350 流程图；351 步骤；353 步骤；355 步骤；
356 步骤；357 步骤；358 步骤；359 步骤；360 步骤；400 元件区域；401a 栅极结构；401b 栅极结构；403a 栅极堆叠；40 栅极堆叠；405 基底；407 间隙壁；408 蚀刻停止层；410 层间介电层；411 第一硬式掩模层；412 第二硬式掩模层；430 栅极介电层；435 虚设栅极层；500 元件区域；501 基底；502 氧化层；503 硅鳍；504 硅鳍；505 硅鳍；506 硅结构；510 多晶硅层；520 曲线；525 曲线；530 曲线。
具体实施例方式以下提供许多不同实施例或范例，以实行本发明各种不同实施例的特征。以下将针对特定实施例的构成与排列方式作简要描述，当然，以下的描述仅是范例，非用来限定本发明。此外，本发明在各范例中，可能会出现重复的元件标号，但上述的重复仅用来简要和清楚的描述本发明，并不代表各实施范例和结构之间有所关联。化学机械研磨(chemical mechanical polishing，简称CMP)是用来从基底表面移除膜层的工艺，其通常用来移除基底表面起伏的薄膜。由于化学机械研磨的研磨垫施压于整个基底表面，此工艺可移除跨过整个基底的表面起伏。化学机械研磨可用来移除各种型态的薄膜，例如多晶硅、氧化物和金属等。然而，在一些应用中，化学机械研磨会导致晶片内 (within wafer，简称WIW)或裸片内(within die，简称WID)的不均勻，进而影响了形成微小元件的光刻工艺。图IA显示本发明一些实施例基底101上的半导体元件区域100。在一些实施例中，基底101是一半导体基底(或半导体晶片)。半导体基底101可包括元素半导体，其包括结晶、多晶或非晶结构的硅或锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化碘、砷化碘和锑化碘；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、(kJnP和GahP ；任何其它适合的材料；及/或上述的组合。在一些实施例中，合金半导体基底可具有梯度SiGe 图样，梯度SiGe图样的Si和Ge组成从一位置的一比例变化至另一位置的另一比例。在一些其它的实施例中，SiGe合金是形成在硅基底上方。在一些其它的实施例中，SiGe基底受到应变。另外，在一些实施例中，半导体基底可以是绝缘层上覆半导体(semiconductor on insulator，简称SOI)或薄膜晶体管(TFT)。在一些范例中，半导体基底可包括掺杂外延层或埋藏层。在一些其它的范例中，化合物半导体基底可具有多层结构，或者，硅基底可包括多层化合物半导体结构。在另一范例中，基底101可以是非半导体材料，例如玻璃基底。基底101上形成有浅沟槽102、103，其可通过蚀刻和图案化一第一介电层112和一第二介电层114形成。膜层112、114可通过沉积工艺形成，例如化学气相沉积法(chemical vapor exposition，以下可简称CVD)、等离子体辅助化学气相沉积法(plasma enhanced chemical vapor exposition，以下可简称 PECVD)、热化学气相沉积法(thermal CVD)、高密度等离子体化学气相沉积法(high density plasma CVD，简称HDCVD)或旋转涂布工艺。 本实施例可使用其它适合的工艺。在一范例中，形成第一介电层112的步骤可包括于半导体基底101上方成长一垫氧化层。另外，膜层112、114可包括任何适合的组成及/或厚度。 第二介电层114可包括含氮材料，例如氮化硅及/或氮氧化硅；非晶碳材料；碳化硅；其它适合的材料及/或上述的组成。在本实施例中，第二介电层114包括氮化硅层。可理解的是，膜层112、114可包括单一层或多层。另外，在一些实施例中，半导体元件区100可完全省略第一介电层112或第二介电层114。在一些实施例中，在形成沟槽102、103后，开口以衬层120和填充层122衬垫。衬层120可用任何适合的工艺形成于沟槽102、103上方。举例来说，形成衬层120的步骤可包括成长一热氧化沟槽衬层，以改善沟槽的界面。在一些实施例中，可完全省略半导体区域 100中的衬层120。沉积于半导体基底101上方的填充层122填入沟槽中。在一些实施例中， 填充层122包括介电材料，例如氧化硅、氮化硅、氮氧化硅、氟掺杂硅玻璃(fluoride-doped silicate glass，简称FSG)、低介电常数材料、其它适合的材料及/或上述的组合。另外， 填充层122可用任何适合的沉积工艺形成，例如化学气相沉积法(CVD)、物理气相沉积法 (PVD)、原子层沉积法(ALD)、溅镀、电镀、高密度等离子体(high-density plasma，简称 HDP)、高深宽比沉积工艺(high aspect ratio deposition process，简称HARP)、其它适合的方法及/或上述的组合。在一些实施例中，沟槽填入化学气相沉积(CVD)氧化物。之后，请参照图1B，于填充层122上进行一化学机械研磨工艺，以回蚀刻和平坦化填充层122，直到到达和暴露第二介电层114(亦即本实施例中的氮化硅层)。化学机械研磨工艺可选择性的停止在第二介电层114上，完成浅沟槽隔离(STIs) 132、133的制作，其中浅沟槽隔离包括衬层120和填充层122，遗留下的浅沟槽隔离具有步阶高度(st印height) 或厚度(Tl和T2)，如图IB所示。由于化学机械研磨工艺的变化(variation)，横跨基底 (晶片内WIW的变动)和横跨裸片(裸片内WID的变动)的沟槽中填充层122的厚度(例如Tl和T2)可不相同。图IC显示在一些实施例中，于部分的基底(或晶片)上，化学机械研磨工艺可使填充层122突出第二介电层114的上方，其所产生的厚度(Th)相对大于目标厚度(例如当化学机械研磨工艺停止在第二介电层的厚度)。相对的，在一些其它实施例中，如图ID所示，于基底的其它部分上，化学机械研磨工艺可使填充层122凹陷于第二介电层114下，其所产生的厚度(Ι；)相对小于目标厚度。化学机械研磨工艺的碟盘效应(Dish Effect)亦可改变沟槽中填充层122的高度。在图IB中，浅沟槽隔离结构133较浅沟槽隔离结构132宽许多，化学机械研磨工艺的碟盘效应使浅沟槽隔离结构133的填充层低于表面一深度D2，使浅沟槽隔离结构132的填充层122低于表面一深度D1, D2大于Dp不同填充层122的厚度(如图1B、图IC和图ID 所示)和不同沟槽的碟盘量于基底上产生横跨基底的不同步阶高度(st印height)，其会降低图案化(例如栅极结构的图案化)光刻工艺的品质。此外，在一些实施例中，如图IE所示，基底上不同沟槽的填充厚度会使形成的取代栅极(!^placement gate，简称RPG)具有不同的高度。图IE显示基底101上的3个示范栅极结构141、142和143。如图IE所示，在一些实施例中，由于上述栅极设置于非平坦化的表面，栅极结构I4I(H2)U42(H1)和143 (H3)的高度并不相同。在一些实施例中，栅极结构包括栅极介电层150、虚设(dummy)多晶硅层155和氮化间隙壁153。在一些实施例中， 栅极结构包括其它的材料及/或膜层。在形成栅极结构后，可于基底101上方(包括至少一栅极结构上方)，以任何适合的工艺形成蚀刻停止层(etch stop layer，简称ESL)和层间介电层126(interlayer dielectric，简称ILD)。蚀刻停止层(ESL)可包括氮化硅、氮氧化硅及/或其它适合的材料。蚀刻停止层(ESL)的组成可依据对于元件区100 —或多个额外图样的蚀刻选择性进行选择。在本实施例中，蚀刻停止层(ESL)是一接触蚀刻停止层 (contact etch stop layer，简称CESL)。层间介电层126 (ILD)可包括氮化硅或低介电常数材料。在一些实施例中，层间介电层包括高密度等离子体(HDP)氧化物。在另一些实施例中，层间介电层126可视需要的包括旋转涂布玻璃(spin-on-glass，简称S0G)或高深宽比工艺(HARP)氧化物。如图IF所示，在一些实施例中，使用化学机械研磨工艺平坦化层间介电层 126 (ILD)直到暴露半导体基底101上的至少一栅极结构(例如栅极结构141、142或143) 顶部。由于栅极结构(例如栅极结构141、142和143)具有不同的高度，可于虚设多晶硅层上方留下一些层间介电层1 (ILD)。如图IF所示，于栅极结构143上方有一厚度“L”的层间介电层U6(ILD)。对于取代栅极工艺，虚设多晶硅层155需要被蚀刻掉，且以其它材料 (例如金属材料及/或功函数材料)取代。栅极结构143上方剩余的层间介电层1 (ILD) 会防止栅极结构143中的虚设多晶硅层155被移除(例如以蚀刻工艺移除)，因而影响元件的良率。上述图IA IF的实施例揭示化学机械研磨工艺不平坦和不均勻造成的问题。气体团簇离子束(gas cluster ion beams，简称GCIBs)是团簇离子束且可用来移除(或蚀刻)基底表面的薄膜。气体团簇(gas clusters)是纳米尺寸的聚集材料，其在标准的条件和升高的温度和压力下是气态的。当一气态材料释入真空腔室作为一喷射物，静焓(static enthalpy)和动能交换，此喷射物会进行冷却。上述冷却是由于喷射物在真空状态下的扩张。部分的喷射物快速的冷却和冷凝，形成气体团簇(gas clusters)。气体团簇可通过离子轰击离子化，使气体团簇形成可控制能量的导引束。离子化的气体团簇亦可加速，以达到需求的动能。较大尺寸的离子团簇通常是最有用的，理由是其单位离子团簇能承载较大的能量，而单位分子具有较低的能量，且离子团簇会对基底造成冲击。一特定离子团簇的各单独分子仅负载小比例的总团簇能量。因此，较大离子团簇的冲击效应会大体上影响(但不限制于)非常浅的表面区域。此使气体团簇离子可应用于各种的表面调整，例如蚀刻，但不像其它离子束工艺，具有产生较深表面破坏的倾向。气体团簇离子束装置的范例可参考2007 年9月29日申请的美国专利公开号“2009/0087578”，其标题为“Method for depositing films using gas cluster ion beam processing，，。请参照图2A，通过释放一气态前驱物形成一气体团簇205，其在一些实施例中，可在真空腔室中移除二氧化硅。在一些实施例中，气体前驱物可包括用来移除介电薄膜(例如氧化物、氮化物、氮氧化物或含硅薄膜，如多晶硅)的蚀刻气体(例如NF3和CF4)。其它适合的气体前驱物可以是(或包括，但不限于)碳化物、含氟气体(例如CxFy或CmHnF。)、卤化物(例如HBr)、SF6, C12或HF。在一些实施例中，气体前驱物亦可包括蚀刻辅助气体，例如02、N2、或NH3。此外，在一些实施例中，气体前驱物亦包括载气(或稀释气体或钝气)例如Ar或He。气体前驱物可更包括一或多个掺杂气体，例如&H6、PH3、AsH3或GeH4。其它形态可用的气体亦可用作气体团簇离子束的气体前驱物。在一些实施例中，团簇(clusters)可进行离子化或过滤，大体上沿着垂直基底表面201的方向202移动。在一些实施例中，如图2A所示，离子团簇亦可通过电场加速，以得到需求的动能，且当离子团簇撞击基底表面201时，其可分离成气体物质，例如分子或带电荷分子。在一些实施例中，气体可以是在室温或更低的温度(例如15°C 200°C )不产生反应的两种或多种形态气体的混和。在一些实施例中，气体前驱物包括NF3气体。当混和气体的离子团簇撞击基底表面，离子团簇的动能转换至热能，其会导致非常高的局部温度 (例如大于400°C )，使混和气体反应形成金属薄膜，剩下的气体物质会离开基底表面。在一些实施例中，离子团簇可包含少量或数千个分子。在一些实施例中，离子团簇的动能可介于约IkeV至数十keV(例如90keV)。在一些其它的实施例中，离子团簇的动能可介于约20keV至60keV。在离子团簇撞击基底表面201后(例如在点A)，动能转换至产生局部高温的热能，帮助释放(或驱使)基底表面未反应的气体物质与反应的气体物质。 反应的气体物质是指蚀刻气体前驱物和表面薄膜的蚀刻副产物。在一些实施例中，撞击的时间非常短，例如仅具有数个兆分之一秒。由于撞击时间很短，离子团簇的动能范围不大， 影响的基底200表面层的深度是非常浅，例如介于约Inm至约50nm之间。虽然在撞击发生时，瞬间的局部温度(靠近撞击点A)非常高，因为撞击时间非常短，基底(或整个基底)的温度不会改变。在一些实施例中，在位置A的局部温度介于约700°C至约1000°C。气体团簇离子束(GCIB)可用来蚀刻(或移除)材料和平坦化不平的表面。在气体团簇离子束(GCIB)蚀刻后的表面层会变的与其下基底主体有些不同。图2B显示一些实施例具有薄膜215的基底210的表面轮廓(如曲线250所指)。在一些实施例中，表面轮廓可用表面轮廓测量仪器(例如原子力显微镜Atomic Force Microscopy，AFM或表面粗度仪)进行测量。在一些实施例中，亦可测量基底上的表面薄膜的薄膜厚度。在一些实施例中，所测量的轮廓图像(包括厚度数据)提供给气体团簇离子束(GCIB)装置以移除高起伏的表面区域，如图2B所示。在一些实施例中，除了移除表面轮廓，气体团簇离子束(GCIB) 可用来移除额外的薄膜厚度“C”，使薄膜215具有目标厚度“D”，如图2B所示。如上所述， 气体团簇离子束(GCIB)可对顶部表面造成损坏，然而，损害的表面非常浅(例如厚度约 Inm 50nm)。在一些实施例中，可使用湿蚀刻工艺移除损坏的表面，例如使用缓冲氧化物蚀刻(buffer oxide etch，简称B0E)来移除氧化层。表1显示一示范表面的均勻度数据，其中该表面是在沉积约3，600埃磷掺杂硅玻璃(phosphorous-doped glass，简称PSG)氧化物，和使用气体团簇离子束(GCIB)蚀刻移除约1，000埃PSG，减少表面轮廓，且在使用气体团簇离子束(GCIB)蚀刻移除表面层(可能于表面层造成损坏)之后，进行一短时间的缓冲氧化物蚀刻(BOE)。
权利要求
1.一种平坦化基底的方法，包括沉积一第一层于一基底上，该基底于一表面具有元件图样，该元件图样的轮廓使沉积于该基底上的第一层有一第一表面轮廓；使用化学机械研磨工艺从该基底移除部分的第一层，以减少该第一表面轮廓；在使用化学机械研磨工艺，从该基底移除部分的第一层后，收集该基底一第二表面轮廓的数据；及于该元件图样上方的剩余的部分第一层上进行一气体团簇离子束蚀刻，其通过使用收集到的基底的第二表面轮廓的数据，决定该第一层在不同的位置要蚀刻多少量，借以使该气体团簇离子束蚀刻减少该第二表面轮廓，且改善该基底的平坦度。
2.如权利要求1所述的平坦化基底的方法，其中该元件图样是沟槽结构，该沟槽结构彼此分隔，且其中沉积于该沟槽结构上的第一层是用来填满该沟槽结构。
3.如权利要求1所述的平坦化基底的方法，其中该第二表面轮廓的数据是通过原子力显微镜、表面粗度仪或光学厚度测量仪器收集。
4.如权利要求1所述的平坦化基底的方法，其中该收集数据的步骤包括收集晶片内或裸片内的数据。
5.如权利要求1所述的平坦化基底的方法，更包括在进行该气体团簇离子束蚀刻的步骤后，于该基底上进行一湿蚀刻，以移除该气体团簇离子束蚀刻损坏的表面层。
6.如权利要求1所述的平坦化基底的方法，其中该元件图样是栅极结构，该栅极结构彼此分隔，且其中沉积于该栅极结构上的第一层是用来填入该栅极结构间的间隙。
7.如权利要求1所述的平坦化基底的方法，其中该导电图样是鳍式场效应晶体管的鳍，该鳍彼此分隔，且其中沉积于该鳍上的第一层是一多晶硅薄膜。
8.一种平坦化基底的方法，包括沉积一第一介电层于一基底上，该基底在一表面上具有栅极结构；在沉积该第一介电层之后，沉积一第二介电层于该基底上，其中该栅极结构的轮廓使沉积于该基底上的第一介电层和第二介电层产生一第一表面轮廓；使用化学机械研磨工艺从该基底移除部分的第二介电层，以减少该第一表面轮廓；在使用化学机械研磨工艺从该基底移除部分的第二介电层后，收集该基底的一第二表面轮廓的数据；及于该栅极结构上方的剩余的部分第一介电层和第二介电层上，进行至少一次气体团簇离子束蚀刻，其使用收集到的基底的第二表面轮廓的数据，决定该第二介电层和该第一介电层在不同的位置要蚀刻多少量，借以使该至少一次气体团簇离子束蚀刻减少该第二表面轮廓和改善该基底的平坦度。
9.如权利要求8所述的平坦化基底的方法，其中该气体团簇离子束蚀刻是用来移除该第二介电层和该第一介电层两者。
10.如权利要求8所述的平坦化基底的方法，其中该气体团簇离子束蚀刻的气体前驱物包括NF3。全文摘要
本发明的实施例改进基底的平坦度，其中基底的平坦度对于图案化和良率的提升相当的重要。在达到最终厚度或研磨所有的薄膜之前，使用化学机械研磨法平坦化基底。之后测量基底的轮廓和薄膜厚度，气体团簇离子束(gas cluster ion beam，GCIB)蚀刻装置使用测量到的基底轮廓和薄膜厚度数据，决定在特定的位置要移除多少薄膜。气体团簇离子束蚀刻移除最终的层，使其符合基底均匀度和厚度目标的需求。此机制改进平坦度，以符合先进技术的需求。
文档编号B24B7/22GK102290346SQ201010551920
公开日2011年12月21日 申请日期2010年11月16日 优先权日2010年6月21日
发明者王祥保 申请人:台湾积体电路制造股份有限公司