专利名称：提高介质层的均匀性方法
技术领域：
本发明涉及半导体制作介质层领域，特别涉及一种提高介质层的均勻性方法。
背景技术：
在半导体器件的制作过程中，需要制作层间介质。层间介质充当了各层金属间及第一金属层与半导体器件的硅衬底之间的介质材料。通常，层间介质都是采用二氧化硅作为材料的，但是寄生电阻值比较高，会影响最终制作的半导体器件的性能，尤其随着半导体技术的发展，半导体器件的特征尺寸越来越小，这种情况就越来越严重。因此，在介质层上增加了可以降低寄生电阻值的低介电常数层，该低介电常数层采用低介电常数材料，例如含有硅、氧、碳和氢元素的类似氧化物的黑钻石(black diamond,BD)等，这样就可以降低整个介质层的寄生电阻值。为了进一步降低半导体器件各个膜层的寄生电阻，对各个膜层采用化学机械平坦化(CMP)，使得各个膜层的均勻性提高，从而降低各个膜层的寄生电阻值。比如，理论上，可以对在介质层上的，用于后续作为金属层的扩散阻挡层的氮化钛进行抛光以降低后续金属层的寄生电阻，但是，在实际上，却无法降低后续金属层的寄生电阻，这是因为在介质层中具有了低介电常数层，而低介电常数层由于材料是含氧的多种物质掺杂得到的，所以均勻性比较差，从而在其上沉积的氮化钛的均勻性也比较差，即使抛光也无法降低寄生电阻。因此，还可以尝试对层间介质中的低介电常数层进行CMP，以提高其均勻性的方式降低寄生电阻值，但是这样尝试的结构，使得其均勻性更加降低了。图1为现有技术提供的制作介质层的方法流程图，结合图2 图4所示的现有技术制作介质层过程剖面示意图，以制作大约1750埃厚的介质层为例，进行详细说明步骤101、如图2所示，在半导体器件的硅表面101上采用化学气相沉积(CVD)沉积二氧化硅层102 ；在本步骤中，半导体器件的硅表面可以为已经制作有源区的硅沉积，也可以为已经制作完通孔和钨塞的前层介质层；在本步骤中，采用的氧气容量为500标准立方厘米/每分钟(sccm)及0. 5克/每分钟(g*m-l)的八甲基环化四硅氧烷(OMCTS)，通入的时间为1秒，反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托，适用的半导体器件的特征尺寸为0. 45 0. 65英寸；步骤102、如图3所示，在二氧化硅层102上沉积刻蚀停止层103，该刻蚀停止层的材料为氮化硅；这个步骤也可以省略；步骤103、如图4所示，在刻蚀停止层上采用CVD方式沉积含氧的低介电常数层 104，这样，就得到了完整的介质层。在本步骤中，采用的氧气容量为160sccm及3g*m_l的0MCTS，通入的时间为23秒， 反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托，适用的半导体器件的特征尺寸为0. 45 0. 65英寸。但是，按照上述步骤制作介质层，经过测试，得到的介质层厚度为1346埃，厚度差异范围为170埃左右，均勻性为3. 2。也就是说，这样制作的介质层的均勻性比较差，使得寄生电阻值过高。
发明内容
有鉴于此，本发明提供一种提高介质层的均勻性方法，该方法能够提高介质层的均勻性。为达到上述目的，本发明实施的技术方案具体是这样实现的一种提高介质层的均勻性方法，该方法包括在半导体器件的硅表面沉积二氧化硅后，采用设置的沉积二氧化硅和后续沉积低介电常数层的两个过渡条件依次沉积第一传导氧化层和第二传导氧化层；在第二传导氧化层上，沉积低介电常数层，得到介质层。所述沉积二氧化硅的过程为在置入半导体器件的反应腔中采用氧气容量为500 标准立方厘米/每分钟sccm及0. 5克/每分钟g*m-l的八甲基环化四硅氧烷0MCTS，通入的时间为1秒，所述反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托。所述设置的第一过渡条件为在置入半导体器件的反应腔中采用氧气含量为250SCCm及1. 5g*m_l的0MCTS，通入的时间为1秒，所述反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托；所述设置的第二过渡条件为在置入半导体器件的反应腔中采用氧气含量为200SCCm及2. 5g*m_l的0MCTS，通入的时间为1秒，所述反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托。所述沉积低介电常数层的过程为半导体器件的特征尺寸为0. 45英寸，在置入半导体器件的反应腔中采用氧气含量为155sccm及3. 2g*m_l的0MCTS，通入的时间为12秒，所述反应腔的高频为350 450 赫兹，低频为350 450赫兹，压力为6 8托。所述沉积低介电常数层的过程为半导体器件的特征尺寸为0. 65英寸，在置入半导体器件的反应腔中采用的氧气含量为160sccm及3. 0g*m_l的0MCTS，通入的时间为5秒，反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托。在沉积低介电常数层之前，还包括沉积刻蚀停止层。由上述技术方案可见，本发明在制作介质层过程中，在制作二氧化硅层时，分三步进行，第一步按照现有技术的制作条件进行，后两步则制作条件为过渡条件，分别制作两层传导氧化层，使得在反应腔中从制作的二氧化硅的条件逐步过渡到制作低介电常数层的条件，而不像现有技术那样直接跳跃，从而可以提高低介电常数层的均勻性，从而降低了寄生
4电阻值。
图1为现有技术提供的制作介质层的方法流程图；图2 图4为现有技术制作介质层过程剖面示意图；图5为本发明提供的制作介质层的方法流程图；图6 图10所示的本发明制作介质层过程剖面示意图。
具体实施例方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。采用现有技术制作介质层时，其中的低介电常数层的均勻性不高的原因就是在制作低介电常数层时，其反应腔的制作条件与制作介质层中的二氧化硅层时的制作条件差异性较大，而不是平稳过渡。因此，本发明所提供的制作介质层的方法，就是使得从制作二氧化硅层的制作条件向制作低介电常数层的制作条件平稳过渡，使得最终制作的低介电常数层的均勻性提
尚ο具体地，在制作二氧化硅层时，分三步进行，第一步按照现有技术的制作条件进行，后两步则制作条件为过渡条件，分别制作两层传导氧化层，使得在反应腔中从制作的二氧化硅的条件逐步过渡到制作低介电常数层的条件，而不像现有技术那样直接跳跃，从而可以提高低介电常数层的均勻性。图5为本发明提供的制作介质层的方法流程图，结合图6 图10所示的本发明制作介质层过程剖面示意图，以制作大约1750埃厚的介质层为例，进行详细说明步骤301、如图6所示，在半导体器件的硅表面101上采用CVD沉积第一二氧化硅层 102，；在本步骤中，半导体器件的硅表面可以为已经制作有源区的硅沉积，也可以为已经制作完通孔和钨塞的前层介质层；在本步骤中，采用的氧气容量为500sccm及0. 5g*m_l的0MCTS，通入的时间为1 秒，反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托，适用的半导体器件的特征尺寸为0. 45 0. 65英寸；步骤302、如图7所示，在第一二氧化硅层102，沉积第一传导氧化层102” ；在本步骤中，采用的氧气含量为250sccm及1. 5g*m_l的0MCTS，通入的时间为1 秒，反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托，适用的半导体器件的大小为0. 45 0. 55英寸；步骤303、如图8所示，在第一传导氧化层102”上沉积第二传导氧化层102”，；在本步骤中，采用的氧气含量为200sccm及2. 5g*m_l的0MCTS，通入的时间为1 秒，反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托，适用的半导体器件的大小为0. 45 0. 55英寸；步骤304、如图9所示，在二氧化硅层102上沉积刻蚀停止层103，该刻蚀停止层的材料为氮化硅；本步骤也可以省略，或者按照现有技术进行，这里不再赘述；步骤305、如图10所示，在刻蚀停止层上采用CVD方式沉积含氧的低介电常数层 104，这样，就得到了完整的介质层；在本步骤中，采用的氧气含量为155sccm及3. 2g*m_l的0MCTS，通入的时间为12 秒，反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托，适用的半导体器件的特征尺寸为0. 45英寸；在本步骤中，当半导体器件的特征尺寸为0.65英寸时，采用的氧气含量为 160sccm及3. 0g*m_l的0MCTS，通入的时间为5秒，反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托。可以看出，相比于现有技术，低介电常数层的制作过程的时间长度明显少，而增加了制作两层传导氧化层的时间，因此，最终得到的介质层的总厚度不会有大的变化。采用图3所述的方法制作介质层后，经过测试可以得出，其实际得到的介质层厚度为1341埃，厚度差异范围为121埃左右，均勻性为2. 1。也就是说，这样制作的介质层的均勻性与现有技术制作的介质层的均勻性相比，提高了很多，使得寄生电阻值降低，最终得到的半导体器件的性能提高。以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种提高介质层的均勻性方法，该方法包括在半导体器件的硅表面沉积二氧化硅后，采用设置的沉积二氧化硅和后续沉积低介电常数层的两个过渡条件依次沉积第一传导氧化层和第二传导氧化层；在第二传导氧化层上，沉积低介电常数层，得到介质层。
2.如权利要求1所述的方法，其特征在于，所述沉积二氧化硅的过程为在置入半导体器件的反应腔中采用氧气容量为500标准立方厘米/每分钟sccm及0. 5克/每分钟g*m_l 的八甲基环化四硅氧烷0MCTS，通入的时间为1秒，所述反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托。
3.如权利要求2所述的方法，其特征在于，所述设置的第一过渡条件为在置入半导体器件的反应腔中采用氧气含量为250sCCm及1. 5g*m-l的0MCTS，通入的时间为1秒，所述反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8 托；所述设置的第二过渡条件为在置入半导体器件的反应腔中采用氧气含量为200sCCm及2. 5g*m-l的0MCTS，通入的时间为1秒，所述反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8 托。
4.如权利要求3所述的方法，其特征在于，所述沉积低介电常数层的过程为半导体器件的特征尺寸为0. 45英寸，在置入半导体器件的反应腔中采用氧气含量为 155sccm及3. 2g*m_l的0MCTS，通入的时间为12秒，所述反应腔的高频为350 450赫兹， 低频为350 450赫兹，压力为6 8托。
5.如权利要求3所述的方法，其特征在于，所述沉积低介电常数层的过程为半导体器件的特征尺寸为0. 65英寸，在置入半导体器件的反应腔中采用的氧气含量为160sccm及3. 0g*m_l的0MCTS，通入的时间为5秒，反应腔的高频为350 450赫兹，低频为350 450赫兹，压力为6 8托。
6.如权利要求4或5所述的方法，其特征在于，在沉积低介电常数层之前，还包括沉积刻蚀停止层。
全文摘要
本发明公开了一种提高介质层的均匀性方法，该方法包括在半导体器件的硅表面沉积二氧化硅后，采用设置的沉积二氧化硅和后续沉积低介电常数层的两个过渡条件依次沉积第一传导氧化层和第二传导氧化层；在第二传导氧化层上，沉积低介电常数层，得到介质层。本发明提供的方法提高了制作的介质层的均匀性。
文档编号C23C16/52GK102487001SQ20101056845
公开日2012年6月6日 申请日期2010年12月1日 优先权日2010年12月1日
发明者周鸣 申请人:中芯国际集成电路制造(上海)有限公司