专利名称：：提高圆片均匀性的方法及层间介质的制作方法
技术领域：
：本发明涉及半导体集成电路制作
技术领域：
，具体涉及一种提高对层间介质(ILD,Inter-layerdielectric)层进行化学机械抛光(CMP,ChemicalMechanicalPolishing)处理之后圆片的均勾性的方法及层间介质。
背景技术：
：在制作半导体集成电路时，半导体器件层形成之后，需要在半导体器件层之上形成ILD，然后才能在ILD层上形成布线层。由于使用磷烷(PH3)及硅烷(PH3)等形成的磷硅酸盐玻璃(PSG，phosphorusSilicateGlass)作为ILD层时，掺有P的PSG所引入的磷离子可以捕获游离的金属离子，例如Na离子，从而可以阻止这些离子向半导体器件层的扩散，从而提高半导体集成电路的使用寿命，即提高半导体集成电路的可靠性，并且抑制这些金属离子对金属氧化物半导体(MOS,MetalOxideSemiconductor)器件的阈值电压的影响。同时，铜价格便宜，且制造工艺简单，因此通常使用铜作为布线层的导体。而PSG中所含的P离子具有捕获离子的功能，可以阻止铜(Cu)互连线中铜离子向半导体器件层的扩散，从而提高半导体器件的可靠性。综上原因，目前通常使用PSG作为ILD层。图1为现有技术中使用PSG作为ILD层的圆片的局部剖视图。如图1所示，由于半导体器件层具有台阶结构，局部均勻性差，因此在半导体器件层之上生长的层间介质也具有台阶结构，使形成ILD层之后圆片的局部均匀性差。为了提高制作布线层之前圆片的局部均匀性，从而使得制作布线层时尽可能将布线图形完整准确地复制到圓片上，需要对生长ILD层之后的圆片进行CMP工艺处理。图2为现有技术中对圓片的ILD层进行CMP工艺处理后的局部剖视图。如图2所示，CMP工艺处理削除了ILD层的台阶，提高了CMP处理之后圆片的局部均匀性。但是由于PSG材料较软，且其中P的浓度及PSG层的厚度都会影响CMP处理时PSG材料的移除速率，从而在对圓片进行CMP工艺处理时，很难均匀地控制整个圓片上ILD层各部分的移除速率，使得CMP工艺处理的可控性差，从而使得CMP工艺处理之后圆片的整体均匀性变差。图3A和图3B分别为现有技术中对圓片的ILD层进行CMP工艺处理之前和处理之后的统计过程控制(SPC,StatisticalProcessControl)测试图。如图3A和图3B所示，对不同日期以相同的工艺条件进行处理的多个圓片的均匀性进行了统计，其中小方框对应的纵轴的值为圆片的厚度，同一圓片对应纵轴的最大值和最小值之间的差值表征圆片的均匀性，差值较大说明圆片的均匀性较差，差值较小说明圆片的均匀性较好。从图3A中可以看出，在对圆片的ILD层进行CMP工艺处理之前，圓片的厚度位于7700埃左右至8300埃左右，各圆片的厚度最大值与最小值的差值大约为500埃左右，而从图3B中可以看出，在对圆片的ILD层进行CMP工艺处理之后，大部分圆片的厚度最大值与最小值之间的差值超过了800埃，一些圓片的厚度甚至超出了所允许的最大值(4400埃)与最小值(3600埃)的范围，即对圓片的ILD层进行CMP工艺处理之后，圆片最大值和最小值之间的差值增大，说明在CMP工艺处理之后，圓片的整体均匀性变差。在对圓片进行CMP处理之后制作布线层时，圓片的整体均匀性不好会造成圓片上器件层各芯片同一点之上的ILD层厚度不均匀，后续从器件层各芯片的同一点引出到布线层的导线长度也就不均匀，使得从布线层到器件层各芯片同一点的导线电阻不同，导致同一圓片上各芯片的电学特性不一致。同时，在制作布线层时，首先需要对形成在ILD层之上的光刻胶进行曝光，如果圆片的整体均匀性不好，会使曝光时，圆片的各个位置聚焦不一致，从而在圓片各个位置形成的互连线宽度不一致，也会使得圆片上各芯片的电学5特性不一致。
发明内容有鉴于此，本发明的第一个目的在于提供一种提高圓片均匀性的方法，提高化学才儿械抛光处理后圆片的整体均匀性。本发明的另一目的在于提供一种层间介质，提高化学机械抛光处理后圓片的整体均匀性。为达到上述目的，本发明的技术方案是这样实现的一种提高圓片均匀性的方法，包括在半导体器件层之上形成磷硅酸盐玻璃PSG层；在所述PSG层上形成未掺杂的硅酸盐玻璃USG层；对所述USG层进行化学机械抛光CMP处理。丰i佳地，所述USG层的厚度为5000埃。所述PSG层的厚度为3000埃。较佳地，所述在PSG层上形成USG层为利用等离子体增强化学气相沉积PECVD或高密度等离子体HDP沉积或次常压化学气相沉积SACVD方法，在所述PSG层上形成USG层。所述在PSG层上形成USG层时，所使用的高频电压、低频电压和偏压分别为4000W、6000W和1800W;所使用的氧气、氦气、石圭烷和側边硅烷的流量分另'J为370sccm、130sccm、130sccm和41sccm。较佳地，进行化学机械抛光处理后的USG层的厚度为1000埃。一种半导体器件层与布线层之间的层间介质，包括形成在半导体器件层上的磷硅酸盐玻璃PSG层；以及在所述PSG层上，经化学机械抛光CMP处理的未掺杂的硅酸盐玻璃USG层。所述PSG层的厚度为3000埃。所述在PSG层上，经化学机械抛光处理的USG层的厚度为1000埃。其中，所述USG层为使用等离子体增强化学气相沉积PECVD或高密度等离子体HDP沉积或次常压化学气相沉积SACVD方法所形成的USG层。与现有技术相比，本发明所提供的技术方案，在半导体器件层之上形成PSG层之后，在PSG层上形成未掺杂的硅酸盐玻璃(USG，UndopedSilicateGlass)层，并对USG层进行CMP工艺处理，从而在保证使用PSG层提高半导体器件可靠性，并抑制游离金属离子对MOS器件阈值电压的影响的同时，利用USG层稳定了CMP工艺处理时ILD层的移除速率，提高了CMP工艺处理的可控性，从而提高了CMP处理后圓片的均匀性，从而提高了圆片上各芯片的电学特性的一致性。图1为现有技术中使用PSG作为ILD层的圆片的局部剖视图；图2为现有技术中使用CMP工艺对圓片的ILD层进行CMP工艺处理后的局部剖视图3A和图3B分别为现有技术中对圆片的ILD层进行CMP工艺处理之前和处理之后的SPC测试图4至图6为本发明中对层间介质进行处理的工艺流程图。具体实施例方式本发明提供的提高圓片均匀性的方法，首先在半导体器件层之上形成PSG层；然后在PSG层上形成USG层；并对USG层进行化学机械抛光处理。其中，PSG及在PSG层之上经化学机械抛光处理的USG层构成本发明的层间介质。图4至图6为本发明中对层间介质进行处理的工艺流程图。下面结合附图4至图6及具体实施例对本发明的技术方案进行详细说明。步骤a:首先在形成的半导体器件层上制作厚度大约为3000埃的第一ILD层，即PSG层，如图4所示。该层的形成方法及形成时的工艺条件与现有技术相同，在此不再赘述。步骤b:在步骤a形成的PSG层上形成厚度大约为5000埃的USG层，如图5所示。7为了提高生产量，本发明的较佳实施例中使用原位沉积(In-situdeposition)方法来形成USG层，即使用形成PSG层的同一设备中，通过改变工艺条件来形成USG层。例如，可以使用高密度等离子体(HDP，HighDensityPlasma)沉积方法形成PSG层后，改变工艺条件，直接在PSG层上形成USG层。具体来说，可以在形成PSG层后，将形成PSG层时所卩吏用的侧边磷烷(PH3)和顶部PH3(PH3top)的流量减小到0，并改变侧边硅烷(SiH4)和顶部SiH4(SiH4top)的流量，来形成USG层。表1为本发明较佳实施例中形成USG层时所使用的工艺条件。该表中给出的工艺参数及对应的数值只是本发明的一个实施例，实际应用中可以才艮据需要来修改其中的参数，例如可以根据所需的USG层的厚度来改变时间参数，或根据形成USG层所需的时间来改变所使用气体的流量。<table>tableseeoriginaldocumentpage8</column></row><table>表l本发明中形成USG层的工艺条件当然，实际应用中也可以采用与PSG层不同的沉积方法来形成USG层。例如还可以采用次常压化学气相沉积(SACVD，Sub-AtmosphericChemicalVaporDeposition)或等离子体增强化学气相沉积(PECVD,PlasmaEnhancedChemicalVaporDeposition)方法来形成USG层。步骤c:对形成USG层的圆片进行CMP工艺处理，即直接对USG层进行CMP处理。例如，进行CMP处理后的USG层的厚度可以为1000埃。由于USG的硬度高于PSG,因此，在CMP处理时，USG的移除速率较小，因此可其它参数或工艺环境的微小变化不会引起USG移除速率的很大变化，从而稳定了CMP处理时ILD层的移除速率。而且USG中不含P,使得在CMP处理时，ILD层的移除速率不会受到P浓度的影响，从而稳定了CMP处理时ILD层的移除速率。从而，提高了CMP处理后圆片的均勻性，并尽可能的改善了圆片上各芯片电学特性的一致性。至此形成了本发明的多层层间介质，该层间介质包括半导体器件层之上的PSG层，以及在该PSG层之上经CMP工艺处理的USG层。实际应用中，PSG层的厚度及形成第一ILD层所使用的时间可以小于现有技术中形成单层ILD的厚度及时间，具体的厚度或时间可以根据实际应用中所需的ILD层厚度，以及实验中所总结的圓片均匀性最佳时所对应的USG的厚度来确定。表2为对使用PSG作为ILD层及使用PSG和USG作为ILD层的圆片进行CMP工艺处理之前和之后，得到的圆片均匀性。如表2所示，现有4支术中使用PSG作为层间介质，在CMP工艺处理之前和之后圓片的厚度最大值与最小值之间的范围分别为465埃和439埃，而本发明的技术方案中使用原位沉积方法沉积的PSG和USG的双层结构作为层间介质，在CMP工艺处理之前和之后圓片的厚度最大值与最小值之间的范围分别为325埃和258埃，可见，本发明的技术方案中使用PSG和USG的双层结构作为层间介质，提高了CMP处理之后圓片的均匀性。CMP处理之前CMP处理之后HDPUSGHDPPSGHDPUSGHDPPSG最大值(埃)7476757541753946最小值(埃)7381711139173507平均值(埃)7430730540563719范围(埃)325465258439表2现有技术与本发明中圓片均匀性的比较由以上所述可以看出，本发明所提供的技术方案，在半导体器件层上形成PSG层之后，再在PSG层上形成USG层，对USG层进行CMP处理，由9于USG的硬度高于PSG，使得在CMP处理中层间介质的移除速率较小，从而易于控制C.MP处理时的移除速率，使得工艺稳定性提高；且USG中不含有P，使得CMP处理中的移除速率不会受到P浓度的影响，从而提高了CMP工艺处理的可控性。因此，本发明所提供的技术方案，在使用PSG提高半导体集成电路可靠性，并抑制游离的金属离子对MOS器件阈值电压的影响的同时，还使用USG稳定了利用CMP工艺处理层间介质的移除速率，提高了CMP工艺的可控性，从而提高了CMP处理后圆片的均匀性，使得后续布线时，制作的互连线宽度均匀，且从圓片上器件层各芯片的同一点引出的导线长度均匀，从而提高了圓片上各芯片电学特性的一致性。以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。权利要求1、一种提高圆片均匀性的方法，其特征在于，该方法包括在半导体器件层之上形成磷硅酸盐玻璃PSG层；在所述PSG层上形成未掺杂的硅酸盐玻璃USG层；对所述USG层进行化学机械抛光CMP处理。2、如权利要求1所述的方法，其特征在于，所述USG层的厚度为5000埃。3、如权利要求l所述的方法，其特征在于，所述在PSG层上形成USG层为利用等离子体增强化学气相沉积PECVD或高密度等离子体HDP沉积或次常压化学气相沉积SACVD方法，在所述PSG层上形成USG层。4、如权利要求2或3所述的方法，其特征在于，所述在PSG层上形成USG层时，所使用的高频电压、低频电压和偏压分别为4000W、6000W和1800W;所使用的氧气、氦气、石圭烷和侧边硅烷的流量分别为370sccm、130sccm、130sccm和41sccm。5、如权利要求1所述的方法，其特征在于，所述PSG层的厚度为3000埃。6、如权利要求1所述的方法，其特征在于，进行化学机械抛光处理后的USG层的厚度为1000埃。7、一种半导体器件层与布线层之间的层间介质，其特征在于，该层间介质包括磷硅酸盐玻璃PSG层；以及在所述PSG层上，经化学机械抛光CMP处理的未掺杂的硅酸盐玻璃USG层。8、如权利要求7所述的层间介质，其特征在于，所述PSG层的厚度为3000^矣9、如权利要求6所述的层间介质，其特征在于，所述在PSG层之上，经化学机械抛光处理后的USG层的厚度为1000埃。10、如权利要求6所述的层间介质，其特征在于，所述USG层为使用等离子体增强化学气相沉积PECVD或高密度等离子体HDP沉积或次常压化学气相沉积SACVD方法所形成的USG层。全文摘要本发明公开了一种提高圆片均匀性的方法，包括在半导体器件层之上形成磷硅酸盐玻璃(PSG)层；在所述磷硅酸盐玻璃层上形成未掺杂的硅酸盐玻璃(USG)层；对所述USG层进行化学机械抛光处理。使用本发明确保了使用PSG层提高半导体集成电路可靠性，并通过使用P捕获游离的金属离子来抑制这些金属离子对金属氧化物半导体(MOS)器件阈值电压的影响的同时，使用USG层稳定了化学机械抛光(CMP)处理时层间介质的移除速率，从而提高了CMP工艺的可控性及CMP处理后圆片的均匀性，还提高了圆片上各芯片电学特性的均匀性。文档编号H01L21/768GK101521159SQ200810034159公开日2009年9月2日申请日期2008年2月29日优先权日2008年2月29日发明者敏李,郑春生申请人:中芯国际集成电路制造(上海)有限公司