化合物半导体及化合物半导体单晶的制造方法与流程

本发明涉及一种作为化合物半导体的磷化铟(inp)单晶它的制造方法，尤其涉及一种在掺杂有适宜作为p型掺杂剂的锌(zn)的inp单晶中，所掺杂的锌可在半导体内有效且均一地生成有助于导电的载子的inp单晶基板与它的制造方法。

背景技术：

磷化铟(inp)是亦称为铟磷(インジウムリン)的由iii族的铟(in)与v族的磷(p)所构成的iii-v族化合物半导体材料。作为半导体材料的特性，有如下特性：带隙1.35ev、电子迁移率～5400cm/v·s，高电场下的电子迁移率成为高于硅或砷化镓等其他一般的半导体材料的值。又，具有如下特征：常温常压下的稳定的晶体结构为立方晶的闪锌矿型结构，其晶格常数具有大于砷化镓(gaas)或磷化镓(gap)等化合物半导体的晶格常数。

单晶化的inp是利用大于硅等的电子迁移率而用作高速电子装置。又，大于砷化镓(gaas)或磷化镓(gap)等的晶格常数可于使ingaas等三元系混晶或ingaasp等四元系混晶进行异质磊晶成长时缩小晶格失配率。因此，使用inp单晶作为将这些混晶化合物积层而形成的半导体激光、光调变器、光放大器、光波导、发光二极体、受光元件等各种光通讯用装置或将这些复合化而成的光积体电路用基板。

为了形成上述各种装置，使用有将inp单晶化而成的晶锭在特定的结晶方位切成薄板(晶圆)状而制成的inp基板。关于成为该基板的基础的inp单晶锭的制造，一直以来使用有如专利文献1或2等中所揭示的垂直布里基曼法(vb法)、如专利文献3等中所揭示的垂直温度梯度凝固法(vgf法)、或如专利文献4、5、或非专利文献1、2等中所揭示的液封直拉法(lec法)等方法。

vb法或vgf法是如下方法：对于保持在容器内的原料熔融液向垂直方向形成温度梯度，使容器或炉的温度分布的任一者向垂直方向移动，由此使晶体的凝固点(熔点)向垂直方向连续地移动，而在容器内的垂直方向上使单晶连续地成长。在vb法或vgf法中，可缩小在垂直方向的固液界面设定的温度梯度，可将晶体的平均的错位密度抑制得较低。然而，vb法或vgf法存在晶体成长速度相对较慢，生产性较低的问题，此外由于在容器内进行晶体成长，故而存在随着晶体成长，因由容器作用的应力导致局部产生成为高错位密度的区域等缺陷。

相对于此，lec法是将亦作为大型硅单晶的一般的制造方法而广泛使用的丘克拉斯基法(cz法)进行改变而成的，是使用氧化硼(b2o3)等软化点温度较低的氧化物等液体密封剂覆盖用以提拉单晶的原料熔融液表面的气液界面部分，防止因原料熔融液中的挥发成分的蒸发造成的逸散，并且使晶种接触于原料熔融液而使单晶锭进行提拉成长。关于lec法，虽然与上文所述的vb法或vgf法相比存在于熔融液与被提拉的晶体的固液界面所形成的温度梯度一般较大而错位密度变高的倾向，但有晶体成长速度较快而适于量产的特征。又，作为改善上述缺陷者，如专利文献4、5、非专利文献1所揭示，亦视需要使用在熔融液保持容器的上方设置具有隔热效果的间隔壁以提高lec法中的晶体成长时的固液界面的温度梯度的控制性的称为热挡板lec(tb-lec)法的改进型lec法。

inp单晶是在非掺杂状态下载子密度为10¹⁶cm^-3左右的显示n型的传导型的半导体，为了用在上述各种装置用途，而制成为了控制传导型与载子密度而刻意地掺杂了掺杂剂元素的材料使用。作为该掺杂剂，为了制成半绝缘性而使用铁(fe)，为了制成高载子浓度的n型而使用硅(si)、硫(s)、锡(sn)等，为了制成p型而优选使用锌(zn)。

如此，作为用以获得p型的inp单晶的掺杂剂，经常使用zn。然而，如非专利文献2中所揭示，已知在使用zn作为inp的p型掺杂剂的情形、尤其是欲在超过5×10¹⁸cm^-3的高掺杂区域获得高载子密度、低电阻率的inp单晶的情形时，存在所掺杂的zn中无助于载子的生成者的比率增加，而载子密度变得无法如愿设定得较高的问题。

在非专利文献2中，记载有：在掺杂于inp中的zn浓度为3×10¹⁸cm^-3左右之前，可实现与zn浓度相同程度的载子密度，另一方面，若zn浓度超过3×10¹⁸cm^-3，则即便使zn浓度增加，载子浓度亦不会相应地增加，载子密度显示饱和的倾向。该倾向自zn浓度超过5×10¹⁸cm^-3左右的浓度开始变得明显。关于该载子浓度的降低，在非专利文献2中揭示：可通过提高将单晶进行热处理后的冷却速度而进行改善，关于lec成长后的inp单晶锭，可通过将单晶成长后的炉内的冷却设为高速冷却(fastcooling)而进行改善。

背景技术文献

专利文献

专利文献1：国际公开第2004/106597号

专利文献2：日本特开2008-120614号公报

专利文献3：日本特开2000-327496号公报

专利文献4：国际公开第2005/106083号

专利文献5：日本特开2002-234792号公报

非专利文献

非专利文献1：r.hiranoetal.,j.appl.phys.,vol.71(1992),pp.659-663

非专利文献2：r.hiranoandm.uchida,j.electron.mater.,vol.25(1996),pp.347-351

技术实现要素：

发明所要解决的问题

如上所述，非专利文献2揭示有如下概略性见解：对于在掺杂有zn的inp单晶中，所掺杂的zn中有助于载子生成者的比率(zn的电性活化率)在高掺杂区域降低的问题，有效的是在通过lec法进行inp单晶制造后在炉内进行高速冷却。然而，该文献中并未揭示具体的冷却速度或冷却时的具体操作，关于lec炉的具体构成，亦无任何提示。

又，近年来，为了提高制造装置时的制造良率，亦愈发要求大口径且特性均一的inp单晶基板。在掺杂有zn的inp单晶基板中，zn的电性活化率为直接关系到基板的电特性的重要指标，故而当然要求在基板的面内zn均一地电性活化。前文所示的非专利文献2中，虽然有关于inp晶锭中的zn的电性活化率的改善的论述，但关于将其切出而制成基板时基板面内的zn的电性活化率的均一性并未作任何论述。

另一方面，在掺杂有特定掺杂剂的inp等化合物半导体单晶基板中，关于基板面内的掺杂剂浓度或载子密度的均一性，在专利文献1或专利文献2中讨论将这些抑制于一定范围内。然而，在这些背景技术文献中，并未意识到如非专利文献2中所论及的在inp中掺杂zn的情形时固有的zn的电性活化率降低的问题，更遑论意识到关于zn的电性活化率在基板面内的均一性的问题。

鉴于这些背景技术中的问题，本发明的目的在于提供一种掺杂有zn的inp单晶基板，其在直径75mm以上的大口径inp单晶基板中，即便是zn浓度为5×10¹⁸cm^-3以上的高掺杂区域，在晶圆状基板的表面的中心部的点与距晶圆外周5mm的内侧的圆周上的任意点的共计2点测量点，zn的电性活化率亦较高。又，本发明的目的同时在于提供一种上述大口径且zn的电性活化率较高的掺杂有zn的inp单晶基板的制造方法。

解决问题的手段

为了解决上述技术问题，本发明人进行了努力研究，结果，通过在lec法下的晶体成长后在特定的适当条件下对inp单晶锭进行处理，在直径75mm以上的大口径inp单晶基板中，即便是zn浓度为5×10¹⁸cm^-3以上的高掺杂区域，亦可在晶圆状基板的表面的中心部的点与距晶圆外周5mm的内侧的圆周上的任意点的共计2点测量点实现超过85％的zn的电性活化率，进而，亦可使该晶圆状基板的主面中的zn的电性活化率的偏差成为15％以下。

基于上述见解与结果，本发明提供以下发明。

1)一种掺杂有zn的inp单晶基板，其直径为75mm以上且zn浓度为5×10¹⁸cm^-3以上，其特征在于：在晶圆状基板的表面的中心部的点与距晶圆外周5mm的内侧的圆周上的任意点的共计2点测量点，zn的电性活化率超过85％；

2)如上述1)所述的掺杂有zn的inp单晶基板，其中，上述基板的主表面中的zn的电性活化率的偏差为15％以下；

3)如上述1)或2)所述的掺杂有zn的inp单晶基板，其中，上述基板的主表面中的平均错位密度为500cm^-2以下；

4)一种掺杂有zn的inp单晶基板的制造方法，为上述1)至3)中任一项所述的掺杂有zn的inp单晶基板的制造方法，其包括：一面以转速10rpm以下使inp单晶锭旋转，一面至少在上述inp单晶锭的冷却时将200℃的温度差在2～7.5分钟的时间内进行冷却；及通过将上述冷却后的inp单晶锭切成薄板状而制成inp单晶基板；

5)如上述4)所述的掺杂有zn的inp单晶基板的制造方法，其包括：在上述inp单晶锭的冷却时使成长用坩锅远离加热器发热部；

6)如上述4)或5)所述的掺杂有zn的inp单晶基板的制造方法，其进而包括：为了在上述inp单晶锭的冷却时使成长用坩锅远离加热器发热部，而使之向炉内的最下部下降；

7)如上述4)至6)中任一项所述的掺杂有zn的inp单晶基板的制造方法，其进而包括：在具有石墨制且厚度3～6mm的在直体状圆筒的上壁直接连接有圆锥形筒的构造的热挡板的炉中，利用通过直接掺杂zn来进行的液封直拉法提拉掺杂有zn的inp单晶锭；

8)如上述7)所述的掺杂有zn的inp单晶基板的制造方法，其进而包括：在上述inp单晶锭的冷却时，在通过lec法来进行的提拉结束后，在上述热挡板的内侧且在热挡板与inp单晶锭不接触的情况下一面使inp单晶锭旋转一面进行冷却。

发明的效果

根据本发明，在直径75mm以上的大口径inp单晶基板中，即便是zn浓度为5×10¹⁸cm^-3以上的高zn掺杂区域，亦可在晶圆状基板的表面的中心部的点与距晶圆外周5mm的内侧的圆周上的点的共计2点测量点实现超过85％的zn的电性活化率，故而可在基板整面进行一定特性的装置的设计与制造，从而可获得制造的良率提高与由此而达成的省力化、成本削减等效果。

附图说明

图1是晶圆表面的zn的电性活化率(载子浓度、zn浓度)测量位置。

图2是本发明中所使用的掺杂有zn的inp单晶制造装置的示例。

具体实施方式

本发明的掺杂有zn的inp单晶基板的zn浓度为5×10¹⁸cm^-3以上，且在基板的主表面中心部与距晶圆外周5mm的内侧，zn的电性活化率超过85％。基板的形状为圆形或大致圆形的薄板(晶圆)形状，所谓“主表面”是指基板的外表面中面积最大的面。基板的直径为75mm以上，优选为75mm以上且100mm以下，但亦可为100mm以上。又，在本发明中，所谓zn浓度为5×10¹⁸cm^-3以上的inp单晶基板，可为作为单晶培养条件，以可自单晶上部获取特定口径的单晶基板的方式调整熔融液中zn的添加量而制造的单晶，或，亦可为以如下方式培养而成的：在单晶的上部，zn浓度低于5×10¹⁸cm^-3，但自成为单晶固化率较大的部位的单晶的培养中间部、或培养后半部获取的inp单晶基板的zn浓度成为5×10¹⁸cm^-3以上。

又，本发明中的“zn的电性活化率”是以将载子密度相对于inp中所掺杂的zn浓度的比率以百分率进行百分数(％)表示的值算出。inp单晶基板中的zn的掺杂浓度nzn可通过二次离子质谱法(secondaryionmassspectrometry：sims)进行分析评价，载子密度na在zn掺杂inp的情形时成为大致相当于电洞密度的值，可通过hall测量法进行评价。zn的电性可称为在掺杂的zn中生成有助于电荷传输的载子者的比率，是通过(na/nzn)×100(％)而算出的值。本发明的基板的较大特征为：该zn的电性活化率的值在基板的晶圆状基板的表面的中心部的点与距晶圆外周5mm的内侧的圆周上的点的共计2点测量点超过85％。该zn的电性活化率的值优选为在晶圆状基板的表面的中心部的点与距晶圆外周5mm的内侧的圆周上的点的共计2点测量点超过90％，更优选为超过95％。

又，基板的主表面中的zn的电性活化率的偏差优选为15％以下，更优选为10％以下。本发明中所述的所谓“zn的电性活化率的偏差”是指如图1所示在晶圆状基板100的表面的中心部的点101与距晶圆外周5mm的内侧的圆周上的点102这2点测量点进行上述zn浓度与载子浓度的测量，将针对2点分别算出的zn的电性活化率的差的绝对值以相对于2点的平均值的百分率(％)表示的。在一般的晶圆状inp基板中，以zn的电性活化率为代表的各种特性在晶圆的中心部与外周部显示不同的倾向。因此，若对晶圆状基板100的表面的中心部的点101与距晶圆外周5mm的内侧的圆周上的点102这2点测量点的zn的电性活化率等特性的偏差进行评价，则可设为其特性于基板面内整体的均一性的大体指标。

此外，本发明的掺杂有zn的inp单晶基板的平均错位密度为500cm^-2以下，优选为300cm^-2以下，但根据自晶锭切取基板的部分，亦可设为100cm^-2以下、50cm^-2以下、进而20cm^-2以下。错位密度的评价可通过该领域中常用的公知的腐蚀坑观察而进行。在本发明中，错位密度的评价是根据对距晶圆中心以5mm的间距所取的各测量点中的每单位面积的腐蚀坑数量加权径向的面积而得的加权平均值算出。

其次，对于为了获得本发明的掺杂有zn的inp单晶基板而有效的制造方法进行说明。本发明的掺杂有zn的inp单晶基板本身丝毫不受制造方法限制，可通过任何制法进行制造。例如，亦可适合于上述vb法或vgf法中在坩锅上部设置如本发明的热挡板而培养单晶的情形。然而，作为实现上述特性的手段的例，有效的是通过以下所述的tb-lec(thermalbaffle-lec)法而进行的单晶锭的制造、及特定条件下的单晶锭的处理。

图2是表示优选用在制造本发明的掺杂有zn的inp单晶的装置的一示例的概略图。装置的构成除具有后述的存在于上部空间的热挡板的构成外，是通过液封直拉(lec)法来进行的晶体成长中的一般的，在成长容器201内具有：坩锅204，其保持原料202、液体密封剂203；坩锅支持轴205，其一面保持该坩锅一面能够旋转；提拉轴208，其一面使晶种206及成长的inp单晶207旋转一面进行提拉；加热器209，其环绕坩锅的外周对坩锅内的原料、液体密封剂等进行加热；及石墨制构件210，其在该加热器的外侧包围包括加热器、坩锅的构成。

进而，在自坩锅上部的原料熔融液提拉的inp单晶锭存在的空间中，石墨制遮罩状热挡板211设置在包围坩锅、加热器等的一套石墨制构件210的上部。亦如背景技术文献中所揭示(参照专利文献5、非专利文献1等)，该热挡板发挥于提拉单晶时适度地遮蔽来自坩锅周围的加热器的热，而对固液界面中的提拉轴方向的温度梯度进行调整的作用，由此可抑制错位的发生。除此以外，在本发明中，即便在提拉inp单晶锭后，该热挡板亦起到重要作用。刚提拉单晶后的炉内，因来自加热器或熔融液、或者装置内壁面的辐射热导致所提拉的单晶锭依然处于受到热负荷的状态。然而，通过将该热挡板制成适当的形状，亦可适当遮蔽提拉后的单晶锭于冷却时受到的热负荷。

利用此种构成的附带热挡板的lec(tb-lec)提拉装置，通过lec法提拉直径75mm以上的掺杂有zn的inp单晶。原料熔融液是向通过水平布里基曼(hb)法等而合成的inp多晶原料中直接添加zn浓度成为目标数值的分量的单质zn，进而将作为液体密封剂成分的氧化硼(b2o3)等会低温软化的氧化物掺合在坩锅中而进行加热熔解，由此获得液体状密封剂层。虽然与p同样地，掺杂剂元素zn亦为蒸气压相对较高而容易挥发的成分，但通过使用液体密封剂与控制挡板内的蒸气压，无需预先合成inp多晶中掺杂有zn的原料母合金(マザーアロイ)而可直接掺杂，因此可省略制造方法的步骤。直接掺杂于可微量且灵活地调整zn浓度的方面亦有利。

通过在熔解的原料熔融液中浸渍晶种并慢慢地提拉，而提拉inp单晶。通过lec法来进行的inp单晶的提拉可在通常所应用的条件下进行。例如，只要在提拉速度5～20mm/小时、晶体转数5～30rpm、坩锅转数5～30rpm、熔融液温度1060～1300℃、提拉轴方向的温度梯度1～50℃/cm等条件下适当调整而进行提拉即可。又，为了防止作为高蒸气压成分的p或zn等的解离、挥发，而将挡板内的空间在单晶提拉中控制为非活性环境且4mpa以上的加压状态。

inp单晶的提拉是在自晶种形成肩部、直体部后，进行尾部的形成处理，并通过将单晶锭自熔融液切断而结束。

在通常的inp单晶的培养中，有时在尾部的形成后，在将单晶锭自熔融液切断后，历时数小时(4～8小时左右)时间缓冷至室温。然而，在本发明中，不进行缓冷处理，而在单晶培养后进行单晶锭的急冷处理。通过该单晶锭的急冷处理，即便在zn浓度成为5×10¹⁸cm^-3以上的高掺杂区域中亦可将zn的电性活化率保持得较高。

此时的单晶锭冷却是以由坩锅下部的热电偶监控的温度在2分钟至7.5分钟的时间内降低200℃的温度差的方式进行。优选为可以1100℃、或1050℃、或1020℃的任一者作为基准，在直至较基准低200℃的温度的区域中以平均50℃/分钟以上、或60℃/分钟以上、或70℃/分钟以上的冷却速度进行冷却。由此，在5×10¹⁸cm^-3以上的高掺杂区域中，可实现85％以上的较高的zn的电性活化率。然而，在使单晶锭的冷却速度变得过高的情形时，产生由急冷引起的热应力而于晶体发生龟裂，亦可能导致晶锭的掉落或随之装置破损等事故，此外变得难以进行晶锭的均一的冷却，因此有zn的电性活化率的偏差变差的忧虑，故而欠佳。基于此种观点而设定的单晶锭的冷却速度的上限为100℃/分钟，在其他实施方案中亦可设为90℃/分钟。

关于通过lec法而提拉的单晶锭，就晶体成长的实施方案与晶体培养装置的物理构成而言，来自保持晶种的提拉轴的排热占主导性。另一方面，单晶锭的外周部由于暴露于来自热容量较大的加热器或装置壁、熔融液等的残留辐射，故而在提拉结束后亦处于受到特定热负荷的状态。因此，在提拉结束后的单晶锭中存在形成于晶锭的中心轴较高而在外周部较低的冷却速度分布的倾向。因此，若在该状态下进行晶锭的冷却，则在单晶锭的垂直于提拉轴的面内，在中心部附近与外周部附近冷却速度不同。冷却速度是对高zn掺杂区域的zn的电性活化率带来较大影响的因素，因此中心部附近与外周部附近之间的冷却速度的差异反映为zn的电性活化率的分布。即，即便将提拉后的高zn掺杂区域单纯地进行急冷，亦因在晶锭的中心轴与外周部所产生的冷却速度差，使得难以在晶锭的垂直于提拉轴的面内达成均一的zn的电性活化率。

因此，在本发明中，于在保持有单晶锭的挡板内的空间中填充有氮气或稀有气体等非活性气体的状态下，在使单晶锭连续地旋转的状态下进行上述inp单晶锭的急冷处理。由此，亦促进来自单晶锭的外周部的冷却，如上所述的垂直于提拉轴的面内的中心部附近与外周部附近的冷却速度差得以缓和。进而，作为用以促进急冷的方法，亦可进行使坩锅远离加热器发热部位置的处理。由此，可抑制由来自残留于坩锅内的原料的一部分或液体密封剂等内容物的辐射热(残热)引起的冷却速度的降低。

又，冷却时的单晶锭的转速优选为10rpm以下，进而优选为1～5rpm。通过这些条件、及前文所述的单晶锭周围的热挡板的形状的最佳化，可将单晶锭提拉轴与外周部的冷却速度均一化，由此可在高zn掺杂区域中达成较高且均一的zn的电性活化率，具体而言于在垂直于晶锭轴的方向上切出的面内的整个区域中达成85％以上的zn的电性活化率。

完成冷却处理的inp单晶锭被切成薄板状，继而经由磨削、镜面研磨、清洗等通常的晶圆加工步骤，而成为可用在装置制作等用途的基板。

实施例

以下，基于实施例、比较例对本发明进行具体说明。以下实施例、比较例的记载仅为用以使本发明的技术内容容易理解的具体例，本发明的技术范围并不受这些具体例限制。

(实施例1)

利用图1中所示的单晶制造装置进行掺杂有zn的inp单晶的提拉。首先，称量2400g的通过hb法而合成的inp多晶作为原料，并称量0.34g的zn作为掺杂剂，将这些混合并填充于坩锅内，并在其上配置400g的作为液体密封剂的b2o3。在坩锅的上方的空间配置圆锥形遮罩状的构成自圆筒直体状的构成的上部壁延伸而成的构造的厚度2～6mm的石墨制热挡板。

在将成长容器密闭后对容器内部暂时进行真空排气，然后导入作为非活性气体的氮气(n2)将容器内部加压至2mpa以上的压力。自该状态开始向加热器供电，而进行坩锅的加热。在坩锅内达到约450℃时液体密封剂b2o3熔解(软化)，进而继续加热达到约1060℃时，原料的inp多晶熔解。在inp多晶原料与液体密封剂熔解时，通过适当地调节加热器，而控制熔融液的温度。

其次，自坩锅内的熔融液上方浸渍提拉轴方向为[100]方位的晶种，而进行inp单晶的提拉。再者，该实施例1的直体部提拉时的直径为75mm(3寸)，提拉速度为7mm/小时，坩锅的转数为15rpm，晶种的转数为20rpm，晶体成长界面中的提拉方向的温度梯度是通过加热器的控制而设为30℃/cm。

在将直体部培养40mm后，进行尾部形成处理，继而进行所提拉的单晶锭与熔融液的切断。并且，在切断后立即停止对加热器的供电而开始冷却步骤。此时，将单晶锭在热挡板内保持在该挡板与单晶锭不会接触的位置，使坩锅位置自单晶的培养时的加热器发热附近的位置向炉内能够调整位置的最低的位置(最下部)下降，而避免由来自坩锅的残热引起的辐射热的影响。然后，一面使单晶锭在4mpa以上的压力的氮气环境中以3rpm连续地旋转一面进行保持。由此，使晶体整体的冷却速度在冷却步骤刚开始后的1020℃至820℃的温度区域，平均成为70℃/分钟。

在冷却至室温后，将单晶锭的直体部向垂直于提拉轴的方向切成薄板状而制成晶圆状基板，进行基板的主表面内的zn浓度、载子(电洞)密度、错位密度的各特性的测量，根据其结果进行zn的电性活化率与它的面内偏差的评价。再者，对各特性的测量方法与面内偏差的定义基于前文所述的内容进行评价。

其结果，晶圆中心部的zn浓度为5.5×l0¹⁸cm^-3，zn的电性活化率为87.9％，距晶圆外周5mm的内侧的点的zn浓度为6.0×l0¹⁸cm^-3，zn的电性活化率为86.5％，zn的电性活化率的面内偏差为1.6％。又，该基板的平均错位密度为19cm^-2。如此，在实施例1中，在基板的主表面整面达成85％以上的zn的电性活化率。

(实施例2)

通过与实施例1相同的方式，进行直体部的直径为75mm(3寸)的掺杂有zn的inp单晶的提拉。在培养单晶锭后，立即停止对加热器的供电，使坩锅自炉内的加热器发热中心位置急速下降至靠下侧的位置(中下部)而开始冷却步骤。此时，将单晶锭在热挡板内保持在该挡板与单晶锭不会接触的位置，并在4mpa以上的压力的氮气环境中一面以3rpm连续地旋转一面进行保持。由此，晶体整体的冷却速度自冷却步骤刚开始后的1020℃至820℃的温度区域，平均成为50℃/分钟。

其结果，晶圆中心部的zn浓度为5.3×l0¹⁸cm^-3，zn的电性活化率为89.6％，距晶圆外周5mm的内侧的点的zn浓度为5.9×l0¹⁸cm^-3，zn的电性活化率为87.1％，zn的电性活化率的面内偏差为2.8％。又，该基板的平均错位密度为42cm^-2。如此，在实施例2中，亦在基板的主表面整面达成85％以上的zn的电性活化率。

(实施例3)

通过与实施例1相同的方式，进行直体部的直径为75mm(3寸)的掺杂有zn的inp单晶的提拉。在培养单晶锭后，立即停止对加热器的供电而开始冷却步骤。此时，将单晶锭在热挡板内保持在该挡板与单晶锭不会接触的位置，并使坩锅位置自单晶的培养时的加热器发热附近的位置向炉内下部下降，此时，使坩锅下降至较实施例1的冷却步骤时上方的位置且较实施例2下方的位置，而避免由来自坩锅的残热引起的辐射热的影响。然后，在4mpa以上的压力的氮气环境中一面以3rpm连续地旋转一面进行保持。由此，晶体整体的冷却速度自冷却步骤刚开始后的1020℃至820℃的温度区域，平均成为65℃/分钟。

其结果，晶圆中心部的zn浓度为5.4×l0¹⁸cm^-3，zn的电性活化率为87.7％，距晶圆外周5mm的内侧的点的zn浓度为5.7×l0¹⁸cm^-3，zn的电性活化率为85.2％，zn的电性活化率的面内偏差为2.8％。又，该基板的平均错位密度为30cm^-2。如此，在实施例3中，亦在基板的主表面整面达成85％以上的zn的电性活化率。

(比较例1)

通过与实施例1相同的方式，进行直体部的直径为50mm(2寸)的掺杂有zn的inp单晶的提拉。在比较例1中，在切断步骤后，通过历时5小时自1050℃缓冷至500℃而进行单晶锭的冷却。由此而得的晶体整体的冷却速度自冷却步骤刚开始后的1020℃至820℃的温度区域，成为平均20℃/分钟的速度。

其结果，晶圆中心部的zn浓度为5.1×l0¹⁸cm^-3，zn的电性活化率为75.0％，距晶圆外周5mm的内侧的点的zn浓度为5.5×l0¹⁸cm^-3，zn的电性活化率为63.2％，zn的电性活化率的面内偏差为17.1％。又，该基板的平均错位密度为40cm^-2。如此，在比较例1中，结果未在基板的主表面整面达成85％以上的zn的电性活化率。

(比较例2)

通过与实施例1相同的方式，进行直体部的直径为50mm(2寸)的掺杂有zn的inp单晶的提拉。在比较例2中，在切断步骤后立即停止对加热器的供电，且不进行坩锅下降的操作而实施冷却步骤。由此而得的晶体整体的冷却速度自冷却步骤刚开始后的1020℃至820℃的温度区域，成为平均25℃/分钟的速度。

其结果，晶圆中心部的zn浓度为5.2×l0¹⁸cm^-3，zn的电性活化率为76.0％，距晶圆外周5mm的内侧的点的zn浓度为5.5×10¹⁸cm^-3，zn的电性活化率为65.2％，zn的电性活化率的面内偏差为15.3％。又，该基板的平均错位密度为42cm^-2。如此，在比较例2中，结果未在基板的主表面整面达成85％以上的zn的电性活化率。

表1

产业上的可利用性

在本发明中，关于用作半导体激光、光调变器、光放大器、光波导、发光二极体、受光元件等各种光通讯用装置或将这些复合化而成的光积体电路用基板的掺杂有zn的inp单晶基板，即便掺杂的zn为高浓度，亦可制成高效率、高精度、且在基板面内均一地活化的。因此，可高精度地设计并制造于基板整面具有均一的特性的装置，就制造的良率提高与由此而达成的省力化、成本削减等方面而言，本发明在半导体装置制造的领域中做出巨大贡献。